JP4606472B2 - 半導体モジュールおよびその製造方法 - Google Patents
半導体モジュールおよびその製造方法 Download PDFInfo
- Publication number
- JP4606472B2 JP4606472B2 JP2008005860A JP2008005860A JP4606472B2 JP 4606472 B2 JP4606472 B2 JP 4606472B2 JP 2008005860 A JP2008005860 A JP 2008005860A JP 2008005860 A JP2008005860 A JP 2008005860A JP 4606472 B2 JP4606472 B2 JP 4606472B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- resin substrate
- semiconductor chip
- semiconductor module
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Description
−半導体モジュールの構成−
図1は、本発明の第1の実施形態に係る多段構成半導体モジュールの全体構成を示す概略斜視図であり、図2は、図1に示すII-II線に沿って本実施形態の多段構成半導体モジュールを切断したときの断面図である。また、図3(a)は、本実施形態の多段構成半導体モジュールに用いられる樹脂基板を上面側から見た場合の概略平面図であり、(b)は、(a)に示すIIIb-IIIb線に沿って本実施形態の樹脂基板を切断したときの断面図であり、(c)は、本実施形態の樹脂基板を下面側から見た場合の概略平面図である。そして、図4(a)、(b)は、本実施形態の多段構成半導体モジュールに用いられるシート部材のうち接着部材を示す平面図、およびIVb-IVb線で切断した場合の接着部材を示す断面図である。また、図4(c)、(d)は、本実施形態の接着部材の一例を示す平面図、およびIVd-IVd線で切断した場合の第1の接着部材を示す断面図である。図5(a)、(b)は、それぞれ本実施形態のシート部材のうち第2の樹脂基材を示す平面図、および(a)に示すVb-Vb線で切断した該第2の樹脂基材を示す断面図である。なお、これらの図においては、それぞれの厚みや長さ等は図面の作成上から実際の形状とは異なる。また、埋め込み導体や外部接続用の外部接続端子の個数や形状も実際の形状とは異なり、図示しやすい形状としている。なお、本明細書中で、各部材の「上面」および「下面」は、図1、2の上下方向を基準として呼ぶものとする。
上述した本実施形態の多段構成の半導体モジュール1の構造によれば、最下層に配置された第2の樹脂基板4を第1の樹脂基板3よりも厚く形成しているので、モジュールを多段構成としたときでも反りを非常に小さくできる。その上、本実施形態の半導体モジュール1では、第1の接着部材151および第2の接着部材152が半導体チップ2の側面および上面を覆っているため、開口部10内に配線材料の腐食を引き起こす水分、湿気、腐食性ガスなどが入りにくくなり、配線の断線による故障の発生を防ぐことができる。すなわち、本実施形態の半導体モジュール1は、従来の半導体モジュールに比べて耐湿性を高くすることができる。この結果、半田ボール17を使用したマザーボードへの実装において不良が発生しにくくなり、端子数が増加した場合でも、低コストで信頼性の高い半導体モジュールを実現することができる。
以下、本実施形態の半導体モジュールの製造方法について、図を用いて説明する。
以下、本発明の第2の実施形態に係る多段構成の半導体モジュール100について、図11から図14を用いて説明する。
図11は、本実施形態の多段構成の半導体モジュール100の全体構成を示す概略斜視図であり、図12は、図11に示すXII-XII線に沿って本実施形態の多段構成半導体モジュールを切断したときの断面図である。なお、これらの図においては、それぞれの厚みや長さ等は図面の作成上から実際の形状とは異なる。また、埋め込み導体や外部接続用の外部接続端子の個数や形状も実際の形状とは異なり、図示しやすい形状としている。これは、以後の図面でも同様である。なお、図11および図12において、第1の実施形態と同じ部材については図1および図2と同一の符号を付している。
以下、それぞれ半導体チップ2が実装された第1の樹脂基板3および第2の樹脂基板4と樹脂基板の間に配置されたシート部材5とを積層一体化する工程について、図13と図14を用いて説明する。
以下、本発明の第3の実施形態に係る多段構成の半導体モジュール110について、図15から図18を用いて説明する。
図15および図16に示すように、本実施形態の半導体モジュール110は、半導体チップ2が実装された第2の樹脂基板4と、半導体チップ2を収容する開口部10が形成されたシート部材5と半導体チップ2が実装された第1の樹脂基板3とが交互に複数回積層されてなり、第2の樹脂基板4上に配置された積層体とを備えている。樹脂基板の中で最下段に配置された第2の樹脂基板4は、第1の樹脂基板3よりも厚くなっている。また、第2の樹脂基板4の下面には、マザーボード(図示せず)に接続するための外部接続端子となる半田ボール17が設けられている。そして、第2の樹脂基板4および第1の樹脂基板3はシート部材5の一部である接着層15によって接着され、一体化されている。
以下、それぞれ半導体チップ2が実装された第1の樹脂基板3および第2の樹脂基板4と樹脂基板の間に配置されたシート部材5とを積層一体化する工程について、図17と図18を用いて説明する。
以下、本発明の第4の実施形態に係る多段構成の半導体モジュールについて、図19を用いて説明する。図19は、第4の実施形態に係る半導体モジュールの全体構成を示す断面図である。
本発明の第5の実施形態に係る多段構成の半導体モジュール130について、図20を用いて説明する。図20は、第5の実施形態に係る半導体モジュール130の構成を示す断面図である。
本発明の第6の実施形態に係る多段構成の半導体モジュール170について、図22を参照して説明する。図22は、第6の実施形態に係る半導体モジュールの構成を示す断面図である。
本発明の第7の実施形態に係る多段構成半導体モジュールについて、図23から図25を参照して説明する。
本発明の第8の実施形態に係る多段構成の半導体モジュールについて、図26を参照して説明する。図26は、本実施形態の半導体モジュールに用いられる第1の樹脂基板400の平面図である。
以下、本発明の第9の実施形態に係る多段構成の半導体モジュール160について、図27から図29を用いて説明する。
2、2a、2b、2c、2d、200、210 半導体チップ
3、3a、3b、3c、300、400 第1の樹脂基板
4 第2の樹脂基板
5、5a、5b、5c、5d シート部材
7、7a、7b、132 第1の埋め込み導体
8、80 第1の樹脂基材
9、9a、9b 第2の埋め込み導体
10 開口部
11、116 半導体素子接続端子
12、120 配線
13、131 接続用ランド
15 接着層
16 第2の樹脂基材
17 半田ボール
18 両面銅張基板
19 銅箔
20 感光性膜
21 マスキングフィルム
22 剛性板
23 樹脂基材
24 封止樹脂
28、280 電極バンプ
30 半導体ウェハー
31 1段目第1の樹脂基板
32 2段目第1の樹脂基板
33 3段目第1の樹脂基板
41 1段目低応力樹脂
42 2段目低応力樹脂
43 3段目低応力樹脂
51 1段目第2の樹脂基材
52 2段目第2の樹脂基材
53 3段目第2の樹脂基材
60 金属細線
62 固着剤
64 樹脂成形金型
66 封止樹脂
68 液状封止樹脂
70、90、250 貫通孔
131 接続用ランド
140 ダミー電極
151 第1の接着部材
152 第2の接着部材
205 耐熱性保護膜
240 液状樹脂
251 1段目第1の接着部材
252 2段目第1の接着部材
253 3段目第1の接着部材
310 突起部
320 低応力樹脂
330 補助突起
351 1段目第2の接着部材
352 2段目第2の接着部材
353 3段目第2の接着部材
Claims (20)
- 第1の樹脂基材と、前記第1の樹脂基材を貫通する第1の埋め込み導体とを有し、上面上に半導体チップが実装された樹脂基板と、前記半導体チップを収納する開口部が形成された第2の樹脂基材と、前記第2の樹脂基材を貫通し、前記第1の埋め込み導体と電気的に接続された第2の埋め込み導体とを有するシート部材とが交互に積層されてなる半導体モジュールであって、
前記半導体チップの上面および側面を覆う接着部材をさらに備えており、
前記樹脂基板および前記シート部材は複数あり、
前記樹脂基板のうち最下段に配置された樹脂基板は他の前記樹脂基板よりも厚く、
前記シート部材は、前記第2の樹脂基材の上面および下面の少なくとも一方の、平面的に見て前記開口部を囲む領域上に設けられた第2の接着層をさらに有しており、
前記接着部材は、前記第2の接着層よりも軟化点が低く、前記第2の接着層よりも剛性が低い低応力樹脂から構成されていることを特徴とする半導体モジュール。 - 前記第2の樹脂基材の厚みは、前記半導体チップの厚みより大きいことを特徴とする請求項1に記載の半導体モジュール。
- 前記樹脂基板のうち最下段および最上段に配置された樹脂基板上に実装された前記半導体チップの少なくとも一方の厚みは、他の樹脂基板上に実装された前記半導体チップよりも厚いことを特徴とする請求項1に記載の半導体モジュール。
- 前記樹脂基板のうち最上段に配置された樹脂基板の上方に、前記樹脂基板よりも熱伝導率が大きく剛性が高い剛性板をさらに備えていることを特徴とする請求項1に記載の半導体モジュール。
- 前記樹脂基板のうち最下段および最上段に配置された樹脂基板以外の樹脂基板に設けられた前記第1の埋め込み導体の径、および前記最下段および最上段に配置された樹脂基板以外の樹脂基板に設けられた前記第1の埋め込み導体にと接触する前記第2の埋め込み導体の径は、ともに前記最下段および最上段に配置された樹脂基板に設けられた前記第1の埋め込み導体の径よりも大きいことを特徴とする請求項1に記載の半導体モジュール。
- 前記半導体チップは主面を前記樹脂基板に向けて前記樹脂基板上に搭載されており、
前記半導体チップの主面の中央領域には電極バンプが設けられており、
前記樹脂基板は、前記電極バンプに接合された接続端子と、前記第1の埋め込み導体の両端に接続された接続用ランドと、前記接続端子と前記接続用ランドとを接続し、前記樹脂基板の上面上および下面上に設けられた配線とをさらに有していることを特徴とする請求項1に記載の半導体モジュール。 - 前記半導体チップは、主面の両端部に設けられた互いに高さの等しい突起をさらに有しており、
前記樹脂基板は、前記突起と接触するダミー電極をさらに有していることを特徴とする請求項6に記載の半導体モジュール。 - 前記電極バンプに接続された前記第1の埋め込み導体のうち一部の埋め込み導体の径は、他の埋め込み導体の径よりも大きいことを特徴とする請求項6に記載の半導体モジュール。
- 前記半導体チップの主面上には電極バンプが設けられており、
前記樹脂基板は、前記電極バンプに接合された接続端子と、前記接続端子と前記第1の埋め込み導体とを接続する配線とをさらに有しており、
前記電極バンプに接続された前記第1の埋め込み導体のうち一部の埋め込み導体の径は、他の埋め込み導体の径よりも大きいことを特徴とする請求項1に記載の半導体モジュール。 - 前記半導体チップは、裏面を前記樹脂基板の上面に向けて搭載されており、
前記樹脂基板は、上面上に設けられた接続端子と、前記第1の埋め込み導体の両端に接続された接続用ランドと、前記接続端子と前記接続用ランドとを接続し、前記樹脂基板の上面上および下面上に設けられた配線とをさらに有しており、
前記半導体モジュールは、前記半導体チップの主面と前記接続端子とを接続する金属細線と、前記金属細線および前記半導体チップの主面とを封止し、且つ前記第2の樹脂基材より厚みが薄い封止樹脂とをさらに備えており、
前記接着部材は、前記封止樹脂の側面および上面を覆っていることを特徴とする請求項1に記載の半導体モジュール。 - 前記樹脂基板を構成する前記第1の樹脂基材が、70重量%以上95重量%以下の無機フィラーと熱硬化性樹脂とを含む混合物からなることを特徴とする請求項1に記載の半導体モジュール。
- 上面に半導体チップが実装され、第1の埋め込み導体を有する第1の樹脂基板と、上面に半導体チップが実装され、前記第1の埋め込み導体を有し、前記第1の樹脂基板よりも厚い第2の樹脂基板と、前記半導体チップより平面サイズが大きい開口部が形成された樹脂基材、前記樹脂基材の上面および下面の少なくとも一方に配置された接着部材、および前記樹脂基材を貫通する第2の埋め込み導体を有するシート部材とを準備する工程(a)と、
前記第2の樹脂基板を最下段とし、前記開口部内に前記半導体チップが配置されるように前記第2の樹脂基板上に前記シート部材と前記第1の樹脂基板とを交互に積層する工程(b)と、
前記工程(b)で積層された前記第1の樹脂基板、前記第2の樹脂基板および前記シート部材を、最下段および最上段から加熱および加圧して前記第1の樹脂基板および前記第2の樹脂基板と前記シート部材とを接着させ、前記第1の埋め込み導体と前記第2の埋め込み導体とを接続させ、且つ前記接着部材を流動させて前記半導体チップを覆わせる工程(c)とを備えていることを特徴とする半導体モジュールの製造方法。 - 前記工程(b)において、前記接着部材は、前記樹脂基材の上面および下面に配置されていることを特徴とする請求項12に記載の半導体モジュールの製造方法。
- 前記工程(b)において、前記接着部材は、前記樹脂基材の上面および下面のうちいずれか一方の面にのみ設けられており、
前記シート部材は、前記樹脂基材の他方の面のうち、平面的に見て前記開口部を囲む領域に設けられ、前記樹脂基材と前記第2の樹脂基板とを接着する第1の接着層をさらに備えていることをを特徴とする請求項12に記載の半導体モジュールの製造方法。 - 前記工程(c)の後に、最上段に配置された前記第1の樹脂基板の上方に、前記第1の樹脂基板および前記第2の樹脂基板よりも熱伝導率の大きい剛性板を接着する工程(d)をさらに備えていることを特徴とする請求項12に記載の半導体モジュールの製造方法。
- 前記工程(d)では、前記工程(c)で生じた前記半導体モジュールの反り量を求め、得られた反り量に応じて前記剛性板の材料および厚みを選択することを特徴とする請求項15に記載の半導体モジュールの製造方法。
- 前記工程(b)の後、且つ前記工程(c)の前に、最上段に配置された前記第1の樹脂基板の上方に、前記第1の樹脂基板および前記第2の樹脂基板よりも熱伝導率の大きい剛性板を配置する工程をさらに備えていることを特徴とする請求項12に記載の半導体モジュールの製造方法。
- 前記工程(a)は、
裏面を前記樹脂基板に向けた状態で前記樹脂基板上に前記半導体チップを実装する工程(a1)と、
前記樹脂基板上に設けられた接続端子と前記半導体チップの主面とを接続する金属細線を形成する工程(a2)と、
金型を用いて前記金属細線および前記半導体チップの主面を封止する封止樹脂を成型する工程(a3)とをさらに含んでいることを特徴とする請求項12に記載の半導体モジュールの製造方法。 - 前記工程(a)は、
裏面を前記樹脂基板に向けた状態で前記樹脂基板上に前記半導体チップを実装する工程(a1)と、
前記樹脂基板上に設けられた接続端子と前記半導体チップの主面とを接続する金属細線を形成する工程(a2)と、
前記封止樹脂を液体の状態で前記半導体チップの主面上に滴下し、前記金属細線および前記半導体チップの主面を封止する封止樹脂を成型する工程(a4)とをさらに含んでいることを特徴とする請求項12に記載の半導体モジュールの製造方法。 - 上面に半導体チップが実装され、第1の埋め込み導体を有する第1の樹脂基板と、上面に半導体チップが実装され、前記第1の埋め込み導体を有し、前記第1の樹脂基板よりも厚い第2の樹脂基板と、前記半導体チップより平面サイズが大きい開口部が形成された樹脂基材、前記樹脂基材の上面および下面のうち平面的に見て前記開口部を囲む領域に配置された接着層、および前記樹脂基材を貫通する第2の埋め込み導体を有するシート部材と、前記接着層よりも軟化点が低く、前記接着層よりも剛性が低い樹脂からなる平面サイズが前記開口部よりも小さい低応力部材とを準備する工程(a)と、
前記第2の樹脂基板を最下段とし、前記開口部内に前記半導体チップが配置されるように前記第2の樹脂基板上に前記シート部材と前記第1の樹脂基板とを交互に積層するとともに、前記半導体チップの上に前記低応力部材を配置する工程(b)と、
前記工程(b)で積層された前記第1の樹脂基板、前記第2の樹脂基板および前記シート部材を、最下段および最上段から加熱および加圧して、前記低応力部材を流動させて前記半導体チップを前記低応力部材で覆わせる工程(c)と、
前記工程(b)で積層された前記第1の樹脂基板、前記第2の樹脂基板および前記シート部材を、最下段および最上段から前記工程(c)より高い温度まで加熱しつつ加圧することにより、前記第1の樹脂基板および前記第2の樹脂基板と前記シート部材とを接着させ、且つ前記第1の埋め込み導体と前記第2の埋め込み導体とを接続させる工程(d)とを備えていることを特徴とする半導体モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008005860A JP4606472B2 (ja) | 2008-01-15 | 2008-01-15 | 半導体モジュールおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008005860A JP4606472B2 (ja) | 2008-01-15 | 2008-01-15 | 半導体モジュールおよびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005121484A Division JP4520355B2 (ja) | 2005-04-19 | 2005-04-19 | 半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008103768A JP2008103768A (ja) | 2008-05-01 |
JP4606472B2 true JP4606472B2 (ja) | 2011-01-05 |
Family
ID=39437794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008005860A Active JP4606472B2 (ja) | 2008-01-15 | 2008-01-15 | 半導体モジュールおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4606472B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001068617A (ja) * | 1999-08-27 | 2001-03-16 | Toshiba Corp | 半導体装置 |
JP2001267490A (ja) * | 2000-03-14 | 2001-09-28 | Ibiden Co Ltd | 半導体モジュール |
WO2003067656A1 (fr) * | 2002-02-06 | 2003-08-14 | Ibiden Co., Ltd. | Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur |
-
2008
- 2008-01-15 JP JP2008005860A patent/JP4606472B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001068617A (ja) * | 1999-08-27 | 2001-03-16 | Toshiba Corp | 半導体装置 |
JP2001267490A (ja) * | 2000-03-14 | 2001-09-28 | Ibiden Co Ltd | 半導体モジュール |
WO2003067656A1 (fr) * | 2002-02-06 | 2003-08-14 | Ibiden Co., Ltd. | Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur |
Also Published As
Publication number | Publication date |
---|---|
JP2008103768A (ja) | 2008-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4520355B2 (ja) | 半導体モジュール | |
JP4504798B2 (ja) | 多段構成半導体モジュール | |
JP4199588B2 (ja) | 配線回路基板の製造方法、及び、この配線回路基板を用いた半導体集積回路装置の製造方法 | |
US8390106B2 (en) | Circuit board with built-in semiconductor chip and method of manufacturing the same | |
US7319049B2 (en) | Method of manufacturing an electronic parts packaging structure | |
KR100987688B1 (ko) | 프린트 배선 기판 및 프린트 배선 기판의 제조 방법 | |
JP4830120B2 (ja) | 電子パッケージ及びその製造方法 | |
US20150003020A1 (en) | Electronic component-embedded printed circuit board having cooling member | |
US20110244636A1 (en) | Manufacturing method of semiconductor chip-embedded wiring substrate | |
US8049114B2 (en) | Package substrate with a cavity, semiconductor package and fabrication method thereof | |
US20100212939A1 (en) | Module, circuit board, and module manufacturing method | |
US20070262470A1 (en) | Module With Built-In Semiconductor And Method For Manufacturing The Module | |
CN103747616B (zh) | 元器件内置模块 | |
US20150062854A1 (en) | Electronic component module and method of manufacturing the same | |
JP2006165320A (ja) | 半導体積層モジュールとその製造方法 | |
JP4875925B2 (ja) | 多層配線板及びその製造方法 | |
JP2005191156A (ja) | 電気部品内蔵配線板およびその製造方法 | |
US20130070437A1 (en) | Hybrid interposer | |
JP4875926B2 (ja) | 多層配線板及びその製造方法 | |
JP2007103614A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4606472B2 (ja) | 半導体モジュールおよびその製造方法 | |
JP2002026244A (ja) | 多層モジュールおよびその製造方法 | |
JP2005268706A (ja) | 半導体装置と半導体装置用多層基板 | |
JP4635836B2 (ja) | シート状電子回路モジュール | |
KR102205195B1 (ko) | 반도체 칩 적층 패키지 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080321 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101005 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4606472 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |