WO2022243132A1 - Verfahren zur herstellung einer leiterplatte und leiterplatte mit mindestens einem eingebetteten elektronischen bauteil - Google Patents

Verfahren zur herstellung einer leiterplatte und leiterplatte mit mindestens einem eingebetteten elektronischen bauteil Download PDF

Info

Publication number
WO2022243132A1
WO2022243132A1 PCT/EP2022/062779 EP2022062779W WO2022243132A1 WO 2022243132 A1 WO2022243132 A1 WO 2022243132A1 EP 2022062779 W EP2022062779 W EP 2022062779W WO 2022243132 A1 WO2022243132 A1 WO 2022243132A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit board
layer
printed circuit
board module
electrically insulating
Prior art date
Application number
PCT/EP2022/062779
Other languages
English (en)
French (fr)
Inventor
Oliver Holz
Manuel SCHUMANN
Dieter Köhler
Original Assignee
Unimicron Germany GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Germany GmbH filed Critical Unimicron Germany GmbH
Priority to EP22723700.5A priority Critical patent/EP4342267A1/de
Priority to CN202280006754.0A priority patent/CN116326220A/zh
Priority to US18/027,134 priority patent/US20230337363A1/en
Publication of WO2022243132A1 publication Critical patent/WO2022243132A1/de

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer

Definitions

  • the invention relates to a method for producing a printed circuit board with at least one embedded electronic component and a printed circuit board with at least one embedded electronic component.
  • Electrical printed circuit boards which are sometimes also referred to as printed electrical circuits, have been used as carriers of electronic components in electrical devices, machines, systems and motor vehicles for many decades. These are usually rigid printed circuit boards, which on the one hand electrically connect discrete components and highly integrated components to one another and on the other hand act as carriers for the same.
  • the printed circuit boards usually consist of one or more individual layers that are copper-coated on one or both sides to form conductor tracks or conductor patterns. In the case of multi-layer printed circuit boards, the individual levels or the conductor tracks arranged on the individual layers are electrically connected to one another by metallized holes in the printed circuit board.
  • electrical or electronic components have not only been arranged or embedded on the two outer layers of a printed circuit board for several years, but also inside the printed circuit board.
  • These are active or passive electronic components or components, such as semiconductors or resistors, inductors and capacitors that are integrated into the printed circuit board.
  • the embedding of components in a printed circuit board has the advantage that the components are protected from environmental influences and high voltages.
  • the embedding also results in a better thermal connection and shielding of the components, so that the corresponding requirements with regard to EMC can be better met.
  • the construction part is first glued to a structured circuit board core with a conductive adhesive.
  • the printed circuit board core assembled in this way is then pressed into a multilayer, before further process steps that are customary in the production of multilayer printed circuit boards follow.
  • unpackaged electronic components bare dies
  • a similarly constructed printed circuit board is known from US 2009/0084596 A1.
  • a core layer in which a recess is formed, is first placed on a carrier layer which has a resin layer.
  • the carrier layer is heated to a temperature of 40 to 60° C., at which the resin used softens.
  • An unpackaged electronic component is then inserted into the recess in the core layer, with the carrier layer being heated again to a temperature of 40 to 60° C. in order to fix the component on the carrier layer.
  • an uncured resin layer is pressed onto the surface of the core layer, the resin layer being heated to a temperature of up to 150 to 180° C., so that the electronic component arranged in the recess is surrounded by the resin.
  • the object of the present invention is to provide a method by which printed circuit boards with at least one embedded electronic component can be produced easily and reliably.
  • a printed circuit board with at least one embedded electronic component should be specified, which can be easily manufactured.
  • the printed circuit board produced using the method according to the invention differs significantly from the known printed circuit boards with embedded electronic components in that the electronic component is embedded in a printed circuit board module.
  • the electronic component itself can be embodied as an unhoused electronic component (bare dies), which is arranged in an insulating individual layer, with an electrically conductive layer, for example a copper foil, being applied to the top and/or bottom of the individual layer.
  • the insulating layer or individual layer can be a base material, for example a composite material consisting of a thermoset and a reinforcing material based on different types of glass fiber fabric.
  • the base laminate can be, for example, an FR4 base laminate, as has been used extensively in the manufacture of printed circuit boards for years.
  • the electrical connection between the contacts of the electronic component and at least one electrically conductive layer or the connection surfaces formed on the conductive layer can be made in different ways. Contacting via metallized bores as well as via individual conductors or wires that are introduced into the insulating middle layer is conceivable. Such printed circuit board modules with an embedded electronic component are offered by various manufacturers of electronic components.
  • the printed circuit board module has at least one electrically conductive layer and at least one electrically insulating layer. It is preferably provided that the printed circuit board module has two outer electrically conductive layers, between which the min least one electrically insulating layer is arranged as the middle layer.
  • the electrically insulating layer can itself be composed of a plurality of electrically insulating individual layers, which are preferably connected to one another by pressing during manufacture of the printed circuit board module.
  • the specific design of the printed circuit board module and in particular the special type of electrical connection in the printed circuit board module is not of particular importance within the scope of the present application.
  • the embedded printed circuit board module is contacted via metallized holes that reach at least the connection surfaces of the printed circuit board module.
  • the pads can be arranged only on one side of the printed circuit board module or on both sides of the printed circuit board module - even with two outer electrically conductive layers.
  • soldering or gluing of the printed circuit board module inserted into the recess in the positioning layer can be dispensed with. It is also not necessary to heat the carrier layer before or when the printed circuit board module is inserted. Rather, the printed circuit board module can be positioned simply by being inserted into the corresponding recess in the positioning layer.
  • the recess in the positioning layer is adapted with its dimen- sions to the external dimensions of the printed circuit board module, d. H. the recess is only slightly larger than the printed circuit board module in the not yet pressed state.
  • the recess in the positioning layer is dimensioned so that after inserting the printed circuit board module into the recess, the lateral distance a between the printed circuit board module and the positioning layer surrounding the printed circuit board module is as small as possible to enable precise positioning.
  • there is a defined distance a between the printed circuit board module used and the at least one insulating layer surrounding the printed circuit board module in the not yet pressed state which is selected in such a way that both a sufficiently simple insertion of the printed circuit board module into the recess and a safe positioning of the Printed circuit board module can be guaranteed in the recess after pressing.
  • the distance is selected to be only large enough for the gap between the edge of the recess and the electronic component to be filled during pressing.
  • the distance is preferably less than 0.5 mm, in particular less than 0.3 mm.
  • the distance on the other side is preferably at least 0.1 mm, in particular approx. 0.2 mm, as a result of which both criteria can be met very well.
  • the insertion of a printed circuit board module into the recess can be done either manually or automatically, for example if several printed circuit boards are produced simultaneously in a corresponding panel.
  • the structure of the individual printed circuit boards can be achieved, for example, by positioning the individual layers on top of one another in a registration system. For the precise positioning of the individual layers on top of one another, corresponding recesses can be formed in the edge region of the individual layers or panels.
  • the layers of the printed circuit board are laid one on top of the other in succession, with the printed circuit board module to be embedded being inserted into the recess of the positioning layer in an intermediate step and being placed on the carrier layer.
  • the printed circuit board module used in this way is then covered by at least one electrically insulating layer before an outer electrically conductive layer is applied as the upper layer.
  • the layer sequence created in this way with the embedded printed circuit board module is then pressed, whereby the printed circuit board module is fixed in its position and at the same time the individual layers of the printed circuit board are mechanically connected to one another.
  • more than one circuit board module can also be embedded in a circuit board.
  • the positioning layer then has a number of recesses corresponding to the number of printed circuit board modules to be embedded, which are each adapted to the external dimensions of the individual printed circuit board modules.
  • holes are then made in the pressed layer sequence in the area of the connection surfaces of the printed circuit board module.
  • the holes have at least such a depth that the connection surfaces are drilled. This ensures that the subsequent measurement If the holes are drilled, a good electrical connection of the individual connection surfaces is guaranteed.
  • the holes made in the printed circuit board are preferably blind holes that penetrate a few micrometers into the connection surfaces.
  • the bores could also be in the form of through-holes, in which case the electrical connection of the connection surfaces to the at least one outer electrically conductive layer also takes place by metallizing the bores.
  • the electronic component is embedded in the printed circuit board module and therefore also in the printed circuit board, not only can the printed circuit board be packed more densely, heat generated in the component can also be better dissipated via the material immediately surrounding the component possible. This leads to increased performance of the component.
  • the embedding of the component also has the advantage that the circuit implemented by the printed circuit board is not immediately recognizable, so that there is improved protection against plagiarism.
  • the carrier layer initially serves as the lowest layer in the construction of the circuit board, so that the carrier layer should have sufficient stability.
  • the carrier layer can be an insulating layer, for example a hardened base material.
  • a composite material can be used as the base material, which consists of a duroplast and a reinforcement material based on different types of glass fiber fabric. If the carrier layer consists of an electrically insulating material, the bores are made in the layer sequence from the upper, electrically conductive layer, so that the bores extend through the electrically conductive layer and the at least one electrically insulating layer covering the printed circuit board module down to at least the connection surfaces of the printed circuit board module.
  • the carrier layer has an electrically conductive layer and an electrically insulating layer.
  • the electrically insulating layer is arranged between the electrically conductive layer and the printed circuit board module or the positioning layer, so that the electrically conductive layer forms the outer, lower layer.
  • the printed circuit board thus has two electrically conductive layers as outer layers, which are in particular can be copper foils.
  • the holes can only be made from one side in the layer sequence, in which case the holes can be made both from the top side and from the bottom, since both the top and the bottom of an electrically conductive layer is formed, so that in both cases the connection surfaces can be connected to an outer electrically conductive layer via the metallized holes.
  • the carrier layer has an electrically conductive layer, at least some of the bores can also extend through the carrier layer.
  • the printed circuit board module has an electrically conductive layer and at least one connection surface both on its upper side and on its lower side
  • Drillings are introduced in the area of the connection surfaces, each of which extends at least to the connection surfaces.
  • the bores each have at least such a depth that the upper side of the connection surfaces facing the respective electrically conductive layer is drilled.
  • the contacting of the individual connection surfaces is preferably carried out from the side of the layer sequence from which the connection surface has the smaller distance, so that the bores to be made have the smallest possible depth.
  • the positioning layer serves to position a printed circuit board module during the production of the printed circuit board.
  • the recess in the positioning layer, into which the printed circuit board module is inserted before pressing, defines the position of the printed circuit board module so precisely that when drilling the holes after pressing, it is ensured that the connection surfaces are also contacted with the holes.
  • the printed circuit board module used is thus positioned and fixed in its position by the positioning layer.
  • the positioning layer can consist of a single electrically insulating layer, the thickness of which is then adapted to the thickness of the printed circuit board module.
  • the positioning layer has at least two electrically insulating layers, the electrically insulating layers each having a recess for the printed circuit board module.
  • a fiberglass fabric impregnated with resin, which has dried but not yet hardened, is generally considered to be a prepreg.
  • at least one prepreg as an insulating layer, sufficient resin, mostly epoxy resin, is available when the finished layer sequence is pressed, so that the printed circuit board module inserted into the recess of the positioning layer is fixed in its position.
  • the use of at least one prepreg also improves the mechanical connection between the individual layers.
  • a prepreg layer is therefore also used for the insulating layer covering the printed circuit board module and possibly also for the insulating layer of the carrier.
  • the hardened base laminate used in comparison to the unhardened prepreg for at least a second insulating layer of the positioning layer serves to ensure sufficient stability of the printed circuit board and to ensure secure positioning of the printed circuit board module to be embedded in the recess of the positioning layer before pressing.
  • a composite material can be used as the cured base laminate, which consists of a duroplast and a reinforcing material based on glass fiber fabric types.
  • the base laminate can be, for example, an FR4 base laminate that is known in the production of printed circuit boards.
  • At least one insulating layer should not yet be used be cured and at least one insulating layer of the positioning layer be cured.
  • the positioning layer has a plurality of electrically insulating layers, each of which has a corresponding recess, these are placed one after the other on the first, lower insulating layer during the production of the positioning layer.
  • the recesses formed in the individual electrically insulating layers are each adapted to the corresponding outer dimensions of the printed circuit board module, with the recess always being selected to be somewhat larger than the corresponding outer dimensions.
  • the uppermost insulating layer can have a larger recess than the electrically insulating layer arranged underneath.
  • the recesses formed in the individual electrically insulating layers can also have recesses of the same size.
  • the electrically insulating layers of the positioning layer do not have to consist entirely of insulating material. It is thus possible, for example, for at least one electrically conductive section, in particular at least one conductor track, to be arranged on the underside and/or the upper side of at least one electrically insulating layer. Standard printed circuit boards can thus also be used as electrically insulating layers, in which corresponding conductor tracks are applied to the underside and/or the upper side.
  • a prepreg is preferably used for at least one of these electrically insulating layers and a cured base material is used for at least one other of the electrically insulating layers .
  • the middle insulating layer can preferably consist of a prepreg, while a hardened base material is used for each of the two outer insulating layers.
  • corresponding recesses are made in the insulating layers of the positioning layer into which the printed circuit board module is set, so that these electrical trically insulating layers are prepared accordingly with the recess before the individual layers are stacked.
  • the recesses in the electrically insulating layers can in particular be etched, milled, punched or produced by laser cutting. Depending on the design of the recess, a combination of the methods described above is also possible.
  • the electrically conductive layers which are usually copper foils, preferably have a thickness of at least 50 ⁇ m, preferably at least 75 ⁇ m, in particular about 105 ⁇ m.
  • the use of relatively thick copper foils for the electrically conductive layers has the advantage that a printed circuit board with relatively thick conductor tracks on the two outer sides can be easily produced as a result. As a result, larger currents can also flow through the conductor tracks without any impermissible heating of the conductor tracks and thus the printed circuit board as a whole.
  • the desired final thickness of the conductor tracks can be further increased to the desired thickness, for example by galvanic copper plating.
  • the bores are preferably made in the area of the contact terminals of the electronic component by means of mechanical drilling.
  • the methods otherwise used in the production of printed circuit boards for introducing bores, such as lasers or etching, are less suitable for the method according to the invention.
  • the diameter of the bores preferably corresponds at least to the depth of the bores. Because the ratio of hole diameter to hole depth is selected to be equal to or greater than 1, good metallization of the holes can be achieved.
  • connection surfaces of the embedded circuit board module arranged inside the circuit board to corresponding connection surfaces on the surface of the circuit board formed by the electrically conductive layer, as previously explained, bores are made in the circuit board, which at least reach into the connection surfaces, with the hole walls of the holes are then metalized.
  • the electrically conductive layer is preferably structured accordingly. In detail, the following steps can be carried out:
  • connection surfaces it is not necessary for all of the aforementioned steps for generating the connection surfaces to be carried out.
  • the galvanic copper plating and thus also the pressure of the plating resist can be omitted.
  • Fig. 1 is a schematic representation of individual steps of the inventions to the invention method for producing a circuit board with an embedded circuit board module
  • Fig. 2 is a schematic representation of a secondforsbei game of a printed circuit board according to the invention.
  • the electronic component 2 which can be a power semiconductor in particular, is an electronic component that has no housing, ie a so-called "bare die”.
  • the electronic component 2 is embedded in a printed circuit board module 3, for which purpose the printed circuit board module 3 consists of two outer electrically conductive layers 4 and a middle insulating layer 5 arranged between them.
  • the electronic component 2 is surrounded by the electrically insulating layer 5, which is a cured base laminate, in particular special can be an FR4 base laminate.
  • the electrically insulating layer 5 which is a cured base laminate, in particular special can be an FR4 base laminate.
  • its contacts 6 are conductively connected to connection surfaces 7 of the electrically conductive layers 4, which are only indicated in the figures.
  • the specific design of the printed circuit board module 3 and in particular the type of electrical connection between the contacts 5 of the electronic component 2 and the connection surfaces 7 on the conductive layers 4 can also be implemented differently.
  • the printed circuit board 1 shown schematically in FIG. 1 is produced in that first of all the individual layers described in more detail below are placed one on top of the other.
  • the individual layers or plies are positioned one above the other on a corresponding table, the table having appropriate devices which ensure that the individual layers are positioned precisely one above the other.
  • upwardly projecting pins can be arranged on the table and corresponding recesses can be formed in the edge area of the individual layers, so that the layers with the recesses can be pushed over the pins on the table and the individual layers can thus be positioned precisely.
  • a carrier layer 8 is first positioned or provided accordingly, on which a positioning layer 9 is arranged, which has a recess 10 which is larger than the corresponding base area of the printed circuit board module 3 .
  • a positioning layer 9 is arranged, which has a recess 10 which is larger than the corresponding base area of the printed circuit board module 3 .
  • each having a recess 10 the recesses 10 in the three insulating layers 17, 18, 19 being of equal size.
  • the printed circuit board module 3 is inserted into the recesses 10 in the positioning layer 9 or the individual electrically insulating layers 17, 18, 19.
  • the lateral distance a between the printed circuit board module 3 used and the insulating layer 17, 18, 19 surrounding the printed circuit board module 3 is selected in such a way that the printed circuit board module 3 can be inserted well into the recess 10 on the one hand, but is also positioned sufficiently la against it on the other .
  • this distance is a preferably at least approximately the same size on all sides and is preferably less than 0.3 mm. in particular about 0.2 mm.
  • Another insulating layer 11 is placed on the printed circuit board module 3 and the uppermost electrically insulating layer 19 of the positioning layer 9 surrounding the printed circuit board module 3 as shown in FIG.
  • This insulating layer 11 has no recess and corresponds in its dimensions to the insulating layer 16 of the carrier layer 8.
  • An electrically conductive layer 12 is then placed as the top layer on the insulating layer 11, which has the dimensions of the electrically conductive layer 15 the carrier layer 8 corresponds.
  • the two electrically conductive layers 12, 15 are, in particular, special copper foils which have a thickness d of more than 50 ⁇ m, in particular about 105 ⁇ m.
  • the layer sequence 13 produced in this way is pressed, which on the one hand connects the individual layers to one another and on the other hand also fills the gap laterally surrounding the embedded printed circuit board module 3.
  • prepregs are used for the electrically insulating layers 11, 16 and 18, ie a fiberglass fabric impregnated with reaction resin, which has dried but not yet cured.
  • sufficient resin in particular from the prepregs, gets into the intermediate space surrounding the embedded printed circuit board module 3, so that the printed circuit board module 3 is securely fixed in its position.
  • the previously individual insulating layers 11, 16 and 17 to 19 are connected to one another by pressing to form a common insulating layer 20.
  • holes 14 are made in the area of the connection surfaces 7 of the printed circuit board module 3 in the printed circuit board 1 previously produced by pressing the layer sequence 13, with the holes 14 passing through the upper electrically conductive layer 12 and the insulating layer 11 covering the printed circuit board module 3 walk.
  • a hole 14 is made in the layer sequence 13, which extends from the carrier layer 8, i.e. from the lower electrically conductive layer 15 through the insulating layer 16 to a connection surface 7 on the lower conductive layer 4 of the printed circuit board module 3 extends.
  • the holes 14 have while having such a depth that the connection surfaces 7 are drilled on their respective upper side.
  • the metallization of the bores 14 then takes place, as a result of which the connection surfaces 7 of the embedded circuit board module 3 are connected to the upper electrically conductive layer 12 and the lower electrically conductive layer 15 . Because the surface of the connection surfaces 7 was drilled in the previous step, a secure electrical connection to the connection surfaces 7 via the metallized bores 14 is ensured. Simultaneously with the metallization of the holes 14 are preferably on the surface of the circuit board 1, d. H. the upper electrically conductive layer 12 corresponding connection surfaces are produced, for which purpose the electrically conductive layer 12 is structured accordingly.
  • the thickness of the electrically conductive layer 12 does not correspond to the desired nominal thickness of the connection surfaces or the conductor tracks, it can be increased to the desired nominal thickness by galvanic copper plating. Similar to the upper electrically conductive layer 12, the electrically conductive layer 15 of the carrier layer 8, which represents the lower layer, can also be structured to produce corresponding connection areas and conductor tracks. Here, too, the thickness of the connection surfaces and conductor tracks can be further increased as required.
  • FIG. 2 shows a second embodiment of a printed circuit board 1, which is constructed and manufactured almost exactly like the printed circuit board 1 shown in FIG.
  • This metallized bore 14' extends both through the electrically conductive layers 12 and 15 and the insulating layers 11, 16 and 17 to 19 and through the printed circuit board module 3, i.e. its two outer conductive layers 4 and its middle insulating layer 5.
  • PCB module 4. conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung einer Leiterplatte (1) mit mindestens einem eingebetteten elektronischen Bauteil (2), mit folgenden Schritten: • Herstellen eines Leiterplattenmoduls (3) mit mindestens einer elektrisch leitenden Schicht (4) und mindestens einer elektrisch isolierenden Schicht (5), wobei die elektrisch isolierende Schicht (5) das elektronische Bauteil (2) umgibt und die Kontakte (6) des elektronischen Bauteils (2) mit Anschlussflächen (7) der mindestens einen elektrisch leitenden Schicht (4) leitend verbunden sind, • Bereitstellen einer Trägerschicht (8), • Bereitstellen einer Positionierungsschicht (9), die eine Ausnehmung (10) aufweist, die etwas größer als die entsprechende Grundfläche des Leiterplattenmoduls (3) ist, • Auflegen der Positionierungsschicht (9) auf die Trägerschicht (8), • Einsetzten des Leiterplattenmoduls (3) in die Ausnehmung (10) in der Positionierungsschicht (9), wodurch das Leiterplattenmodul (2) ohne Verlöten oder Verkleben positioniert wird, • Auflegen mindestens einer elektrisch isolierenden Schicht (11) auf das Leiterplattenmodul (3) und die das Leiterplattenmodul (3) umgebende Positionierungsschicht (9), • Auflegen einer elektrisch leitenden Schicht (12) auf die das Leiterplattenmodul (3) abdeckende mindestens eine elektrisch isolierende Schicht (11), • Verpressen der so erzeugten Schichtfolge (13), • Einbringen von Bohrungen (14) in die verpresste Schichtfolge (13) im Bereich der Anschlussflächen (7) des Leiterplattenmoduls (3) bis mindestens auf die Anschlussflächen (7) und • Metallisieren der Bohrungen (14).

Description

Verfahren zur Herstellung einer Leiterplatte und Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil
Die Erfindung betrifft ein Verfahren zur Herstellung einer Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil und eine Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil.
Elektrische Leiterplatten, die manchmal auch als gedruckte elektrische Schal tungen bezeichnet werden, werden seit vielen Jahrzehnten in elektrischen Geräten, Maschinen, Anlagen und auch Kraftfahrzeugen als Träger elektroni scher Komponenten eingesetzt. Es handelt sich hierbei üblicherweise um starre Leiterplatten, die einerseits diskrete Bauelemente und hoch integrierte Bauteile elektrisch miteinander verbinden und andererseits als Träger dersel ben fungieren. Die Leiterplatten bestehen zumeist aus einer oder mehreren Einzellagen, die zur Ausbildung von Leiterbahnen bzw. Leiterbildem ein- oder beidseitig kupferkaschiert sind. Bei mehrlagigen Leiterplatten sind die einzelnen Ebenen bzw. die auf den Einzellagen angeordneten Leiterbahnen durch metallisierte Bohrungen in der Leiterplatte elektrisch miteinander ver bunden.
Da die Anzahl der auf einer Leiterplatte anzuordnenden elektrischen und elektronischen Bauteile stetig zunimmt und für Leiterplatten immer weniger Bauraum zur Verfügung steht, besteht bereits seit mehreren Jahren das Be dürfnis, eine immer höhere Integration und Packungsdichte auf den Leiter platten zu ermöglichen. Um die Anzahl der elektronischen Bauteile zu erhö hen, die auf einer Leiterplatte einer bestimmten Größe angeordnet werden können, sind elektronische Bauteile mit immer kleineren Bauteilformen und kleineren Pitchmaßen der Anschlüsse entwickelt worden. Aber auch diese Maßnahmen reichen mittlerweile häufig nicht mehr aus, um alle erforderli chen elektronischen Bauteile auf den beiden äußeren Lagen einer Leiterplatte anordnen zu können.
Daher werden seit einigen Jahren elektrische oder elektronische Bauteile nicht nur auf den beiden äußeren Lagen einer Leiterplatte, sondern auch im Inneren der Leiterplatte angeordnet bzw. eingebettet. Hierbei handelt es sich um aktive oder passive elektronische Bauelemente bzw. Bauteile, beispiels weise Halbleiter oder Widerstände, Induktivitäten und Kapazitäten, die in die Leiterplatte integriert werden. Durch das Einbetten der elektronischen Bau teile in die Leiterplatte kann die Anzahl der elektronischen Bauteile pro Lei- terplatte weiter erhöht werden. Darüber hinaus hat die Einbettung von Bau teilen in einer Leiterplatte den Vorteil, dass die Bauteile vor Umwelteinflüs sen und gegen Hochspannungen geschützt sind. Außerdem erfolgt durch die Einbettung zugleich auch eine bessere thermische Anbindung sowie eine Schirmung der Bauteile sodass entsprechende Anforderungen hinsichtlich EMV besser erfüllt werden können.
Das Anordnen bzw. Einbetten der elektronischen Bauteile in die Leiterplatte ist jedoch mit einem erhöhten Aufwand bei der Herstellung der Leiterplatte verbunden.
Bei einem aus der Praxis bekannten Verfahren zur Herstellung einer Leiter platte mit einem eingebetteten elektronischen Bauteil wird zunächst das Bau teil mit einem leitfähigen Kleber auf einen strukturierten Leiterplattenkern geklebt. Der so bestückte Leiterplattenkem wird anschließend zu einem Mul- tilayer verpresst, bevor weitere, bei der Herstellung von mehrlagigen Leiter platten übliche Prozessschritte folgen. Bei diesem Verfahren werden unge- häuste elektronische Bauteile (bare dies) verwendet, deren Anschlusspads mit einer Goldschicht versehen sind, um eine ausreichende elektrische Kon taktierung zu gewährleisten.
Eine ähnlich aufgebaute Leiterplatte ist aus der US 2009/0084596 Al be kannt. Dabei wird zunächst eine Kemschicht, in der eine Ausnehmung aus gebildet ist, auf eine Trägerschicht aufgesetzt, die eine Harzschicht aufweist. Zur Lixierung der Kemschicht mit der Trägerschicht wird die Trägerschicht auf eine Temperatur von 40 bis 60° C erwärmt, bei der das verwendete Harz erweicht. Anschließend wird ein ungehäustes elektronisches Bauteil in die Ausnehmung der Kemschicht eingesetzt, wobei die Trägerschicht erneut auf eine Temperatur von 40 bis 60° C erwärmt wird, um das Bauteil auf der Trä gerschicht zu fixieren. Danach wird eine ungehärtete Harzschicht auf die Oberfläche der Kemschicht aufgedrückt, wobei die Harzschicht auf eine Temperatur von bis zu 150 bis 180° C erwärmt wird, sodass das in der Aus nehmung angeordnete elektronische Bauteil vom Harz umgeben ist.
Zur Kontaktiemng des derart eingebetteten elektronischen Bauteils werden mit einem Laser Löcher von der Oberseite der die Kemschicht und das elek tronische Bauteil abdeckenden Harzschicht bis auf das elektronische Bauteil eingebracht und anschließend metallisiert. Die der Kemschicht abgewandte Oberseite der Harzschicht weist dabei eine Kupferfolie auf, die durch ätzen strukturiert werden kann, um entsprechende Anschlussflächen zu erzeugen. Bei einem anderen bekannten Verfahren zur Einbettung von elektronischen Bauteilen in Leiterplatten werden Standard SMD-Bauteile verwendet, die zu nächst im Reflow- Verfahren auf einen strukturierten Leiterplattenkem aufge lötet werden. Anschließend wird dieser so bestückte Kern zu einem Multilay- er verpresst, bevor sich weitere Prozessschritte der Leiterplattenherstellung anschließen.
Diese bekannten Verfahren weisen jedoch den Nachteil auf, dass zur Positio nierung des elektronischen Bauteils das Bauteil verklebt bzw. verlötet oder die Trägerschicht erwärmt werden muss, bevor mit dem Aufbau der Leiter platte fortgefahren werden kann.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren anzu geben, mit dem Leiterplatten mit mindestens einem eingebetteten elektroni schen Bauteil einfach und zuverlässig hergestellt werden können. Darüber hinaus soll eine Leiterplatte mit mindestens einem eingebetteten elektroni schen Bauteil angegeben werden, die einfach hergestellt werden kann.
Diese Aufgabe ist bei einem Verfahren gemäß Patentanspruch 1 und bei der Leiterplatten gemäß Patentanspruch 9 unter anderem dadurch gelöst, dass das elektronische Bauteile beim Aufbau der Leiterplatte bereits in einem vor gefertigten Leiterplattenmodul eingebettet ist, das mindestens eine elektrisch leitende Schicht und mindestens eine elektrisch isolierende Schicht aufweist, wobei die elektrisch isolierende Schicht das elektronische Bauteil umgibt und die Kontakte des elektronischen Bauteils mit Anschlussflächen der min destens einen elektrisch leitenden Schicht leitend verbunden sind.
Das erfindungsgemäße Verfahren ist dabei durch folgende Schritte gekenn zeichnet:
• Bereitstellen einer Trägerschicht,
• Bereitstellen einer Positionierungsschicht, die eine Ausnehmung auf weist, die größer als die entsprechende Grundfläche des Leiterplattenmo duls ist,
• Auflegen der Positionierungsschicht auf die Trägerschicht,
• Einsetzten des Leiterplattenmoduls in die Ausnehmung in der Positionie rungsschicht, • Auflegen mindestens einer elektrisch isolierenden Schicht auf das Leiter plattenmodul und die das Leiterplattenmodul umgebende Positionierungs schicht,
• Auflegen einer elektrisch leitenden Schicht auf die das Leiterplattenmo dul abdeckende mindestens eine elektrisch isolierende Schicht,
• Verpressen der so erzeugten Schichtfolge,
• Einbringen von Bohrungen in die verpresste Schichtfolge im Bereich der Anschlussflächen des Leiterplattenmoduls bis mindestens auf die An schlussflächen und
• Metallisieren der Bohrungen.
Die mit dem erfindungsgemäßen Verfahren hergestellte Leiterplatte unter scheidet sich zunächst dadurch wesentlich von den bekannten Leiterplatten mit eingebetteten elektronischen Bauteilen, dass das elektronische Bauteile in einem Leiterplattenmodul eingebettet ist. Das elektronische Bauteil selber kann als ungehäuste elektronisches Bauteil (bare dies) ausgebildet sein, das in einer isolierenden Einzellage angeordnet ist, wobei auf der Oberseite und/oder auf der Unterseite der Einzellage eine elektrisch leitende Schicht, beispielsweise eine Kupferfolie, aufgebracht ist. Bei der isolierenden Schicht bzw. Einzellage kann es sich um ein Basismaterial handeln, beispielsweise einen Verbundwerkstoff, der aus einem Duroplast und einem Verstärkungs material auf Basis unterschiedlicher Glasfasergewebearten besteht. Bei dem Basislaminat kann es sich beispielsweise um ein FR4-Basislaminat handeln, wie es bei der Herstellung von Leiterplatten seit Jahren umfangreich einge setzt wird.
Die elektrische Verbindung zwischen den Kontakten des elektronischen Bau teils und mindestens einer elektrisch leitenden Schicht bzw. den auf der lei tenden Schicht ausgebildeten Anschlussflächen kann auf unterschiedliche Art und Weise erfolgen. Denkbar ist sowohl eine Kontaktierung über metalli sierte Bohrungen als auch über einzelne Leiter bzw. Drähte, die in die isolie rende mittlere Schicht eingebracht sind. Derartige Leiterplattenmodule mit eingebettetem elektronischen Bauteil werden von verschiedenen Herstellern von elektronischen Bauteilen angeboten.
Wie zuvor ausgeführt worden ist, weist das Leiterplattenmodul mindestens eine elektrisch leitende Schicht und mindestens eine elektrisch isolierende Schicht auf. Vorzugsweise ist dabei vorgesehen, dass das Leiterplattenmodul zwei äußere elektrisch leitende Schichten aufweist, zwischen denen die min destens eine elektrisch isolierende Schicht als mittlere Schicht angeordnet ist. Die elektrisch isolierende Schicht kann dabei selber aus mehreren elektrisch isolierenden Einzelschichten zusammengesetzt sein, die bei der Herstellung des Leiterplattenmoduls vorzugsweise durch Verpressen miteinander verbun den werden. Die konkrete Ausbildung des Leiterplattenmodules und insbe sondere die Art der elektrischen Verbindung im Leiterplattenmodul ist im Rahmen der vorliegenden Anmeldung jedoch nicht von besonderer Bedeu tung.
Die Kontaktierung des eingebetteten Leiterplattenmoduls erfolgt über metal lisierte Bohrungen, die zumindest bis auf die Anschlussflächen des Leiter plattenmoduls reichen. Die Anschlussflächen können dabei - auch bei zwei äußeren elektrisch leitende Schichten - nur auf einer Seite des Leiterplatten moduls oder auf beiden Seiten des Leiterplattenmoduls angeordnet sein.
Bei dem erfindungsgemäßen Verfahren kann auf ein Verlöten oder Verkleben des in die Ausnehmung in der Positionierungsschicht eingesetzten Leiterplat tenmoduls verzichtet werden. Auch ein Erwärmen der Trägerschicht vor oder beim Einsetzen des Leiterplattenmoduls ist nicht erforderlich. Das Leiterplat tenmodul kann vielmehr einfach dadurch positioniert werden, dass es in die entsprechende Ausnehmung in der Positionierungsschicht eingesetzt wird. Hierzu ist die Ausnehmung in der Positionierungsschicht mit ihren Abmes sungen an die Außenabmessungen des Leiterplattenmoduls angepasst, d. h. die Ausnehmung ist im noch nicht verpressten Zustand nur etwas größer als das Leiterplattenmodul.
Die Ausnehmung in der Positionierungsschicht ist dabei so dimensioniert, dass nach dem Einsetzen des Leiterplattenmoduls in die Ausnehmung der seitliche Abstand a zwischen dem Leiterplattenmodul und der das Leiterplat tenmodul umgebenden Positionierungsschicht möglichst gering ist, um eine genaue Positionierung zu ermöglichen. Hierzu ist zwischen dem eingesetzten Leiterplattenmodul und der das Leiterplattenmodul umgebenden mindestens einen isolierenden Schicht im noch nicht verpressten Zustand ein definierter Abstand a vorhanden, der so gewählt ist, dass sowohl ein ausreichend einfa ches Einsetzen des Leiterplattenmoduls in die Ausnehmung als auch eine si chere Positionierung des Leiterplattenmoduls in der Ausnehmung nach dem Verpressen gewährleistet werden. Der Abstand ist dabei nur so groß gewählt, dass die Lücke zwischen dem Rand der Ausnehmung und dem elektronischen Bauteil beim Verpressen ge füllt werden kann. Der Abstand beträgt dabei vorzugsweise weniger als 0,5 mm, insbesondere weniger als 0,3 mm. Um ein ausreichend einfaches Einset zen des Leiterplattenmoduls in die Ausnehmung zu ermöglichen, beträgt der Abstand auf der anderen Seite vorzugsweise mindestens 0,1 mm, insbesonde re ca. 0,2 mm, wodurch beide Kriterien sehr gut erfüllt werden können.
Das Einsetzen eines Leiterplattenmoduls in die Ausnehmung kann dabei so wohl von Hand als auch automatisiert erfolgen, wenn beispielsweise mehrere Leiterplatten gleichzeitig in einem entsprechenden Nutzen hergestellt wer den. Der Aufbau der einzelnen Leiterplatten kann beispielsweise dadurch er folgen, dass die einzelnen Schichten in einem Registriersystem übereinander positioniert werden. Zur genauen Positionierung der einzelnen Schichten übereinander können im Randbereich der einzelnen Schichten bzw. Nutzen entsprechende Ausnehmungen ausgebildet sein.
Bei dem erfindungsgemäßen Verfahren werden die Schichten der Leiterplatte nacheinander übereinandergelegt, wobei in einem Zwischenschritt das einzu bettende Leiterplattenmodul in die Ausnehmung der Positionierangsschicht eingesetzt und dabei auf die Trägerschicht aufgesetzt wird. Anschließend wird das so eingesetzte Leiterplattenmodul von mindestens einer elektrisch isolierenden Schicht abgedeckt, bevor eine äußere elektrisch leitende Schicht als obere Schicht aufgelegt wird. Die so erzeugte Schichtfolge mit dem ein gebetteten Leiterplattenmodul wird anschließend verpresst, wodurch das Lei terplattenmodul in seiner Position fixiert und gleichzeitig die einzelnen Schichten der Leiterplatte miteinander mechanisch verbunden werden. Selbstverständlich kann in einer Leiterplatte auch mehr als ein Leiterplatten modul eingebettet werden. Die Positionierangsschicht weist dann eine der Anzahl der einzubettenden Leiterplattenmodule entsprechende Anzahl an Ausnehmungen auf, die jeweils an die Außenabmessungen der einzelnen Leiterplattenmodule angepasst sind.
Zur elektrischen Kontaktierung des eingebetteten elektronischen Bauteils werden anschließend Bohrungen in die verpresste Schichtfolge im Bereich der Anschlussflächen des Leiterplattenmoduls eingebracht. Die Bohrungen weisen zumindest eine solche Tiefe auf, dass die Anschlussflächen angebohrt werden. Dadurch kann sichergestellt werden, dass bei der nachfolgenden Me- tallisierung der Bohrungen eine gute elektrische Anbindung der einzelnen Anschlussflächen gewährleistet ist.
Bei den in die Leiterplatte eingebrachten Bohrungen handelt es sich vorzugs weise um Sacklöcher, die einige Mikrometer in die Anschlussflächen ein- dringen. Daneben könnten die Bohrungen jedoch auch als Durchgangsboh- rangen ausgebildet werden, wobei auch in diesem Fall die elektrische Anbin dung der Anschlussflächen an die zumindest eine äußere elektrisch leitende Schicht durch Metallisieren der Bohrungen erfolgt.
Dadurch, dass das elektronische Bauteil in dem Leiterplattenmodul und da mit auch in der Leiterplatte eingebettet ist, kann nicht nur eine höhere Pa ckungsdichte der Leiterplatte erreicht werden, es ist auch eine verbesserte Abführung von im Bauteil entstehender Wärme über das das Bauteil unmit telbar umgebende Material möglich. Dies führt zu einer erhöhten Leistungs fähigkeit des Bauteils. Die Einbettung des Bauteils hat darüber hinaus den Vorteil, dass die durch die Leiterplatte realisierte Schaltung nicht unmittelbar erkennbar ist, sodass ein verbesserter Plagiatsschutz gegeben ist.
Bei der erfindungsgemäßen Leiterplatte dient die Trägerschicht zunächst als unterste Schicht beim Aufbau der Leiterplatte, sodass die Trägerschicht eine ausreichende Stabilität aufweisen sollte. Bei der Trägerschicht kann es sich um eine isolierende Schicht handeln, beispielsweise um ein ausgehärtetes Basismaterial. Als Basismaterial kann ein Verbundwerkstoff verwendet wer den, der aus einem Duroplast und einem Verstärkungsmaterial auf Basis unterschiedlicher Glasfasergewebearten besteht. Besteht die Trägerschicht aus einem elektrisch isolierenden Material, so werden die Bohrungen von der oberen, elektrisch leitenden Schicht in die Schichtfolge eingebracht, sodass sich die Bohrungen durch die elektrisch leitende Schicht und die das Leiter plattenmodul abdeckende mindestens eine elektrisch isolierende Schicht bis mindestens auf die Anschlussflächen des Leiterplattenmoduls erstrecken.
Gemäß einer bevorzugten Ausgestaltung des erfindungsgemäßen Verfahrens sowie der erfindungsgemäßen Leiterplatte weist die Trägerschicht eine elek trisch leitende Schicht und eine elektrisch isolierende Schicht auf. Die elek trisch isolierende Schicht ist dabei zwischen der elektrisch leitenden Schicht und dem Leiterplattenmodul bzw. der Positionierungsschicht angeordnet, so dass die elektrisch leitende Schicht die äußere, untere Schicht bildet. Bei die ser bevorzugten Ausgestaltung weist die Leiterplatte somit zwei elektrisch leitende Schichten als äußere Schichten auf, bei denen es sich insbesondere um Kupferfolien handeln kann. Auch bei einer derartigen Ausgestaltung der Leiterplatte können die Bohrungen nur von einer Seite in die Schichtfolge ein gebracht werden, wobei in diesem Fall die Bohrungen sowohl von der Ober seite als auch von der Unterseite eingebracht werden können, da sowohl die Oberseite als auch die Unterseite von einer elektrisch leitenden Schicht gebil det wird, sodass in beiden Fällen eine Anbindung der Anschlussflächen über die metallisierten Bohrungen mit einer äußeren elektrisch leitenden Schicht möglich ist. Weist die Trägerschicht eine elektrisch leitende Schicht auf, so können sich zumindest ein Teil der Bohrungen auch durch die Trägerschicht erstrecken.
Insbesondere in dem Fall, dass das Leiterplattenmodul sowohl auf seiner Oberseite als auch auf seiner Unterseite eine elektrisch leitende Schicht und mindestens eine Anschlussfläche aufweist, ist dabei vorgesehen, dass in die verpresste Schichtfolge von beiden Seiten, also sowohl von der Oberseite als auch von der Unterseite, Bohrungen im Bereich der Anschlussflächen einge bracht werden, die jeweils bis mindestens auf die Anschlussflächen reichen. Die Bohrungen weisen dabei jeweils zumindest eine solche Tiefe auf, dass die der jeweiligen elektrisch leitenden Schicht zugewandte Oberseite der An schlussflächen angebohrt wird. Die Kontaktierung der einzelnen Anschluss flächen erfolgt dabei bevorzugt von der Seite der Schichtfolge, zu der die Anschlussfläche den geringeren Abstand hat, sodass die einzubringenden Bohrungen eine möglichst geringe Tiefe aufweisen.
Bei der erfindungsgemäßen Leiterplatte dient die Positionierungsschicht zur Positionierung eines Leiterplattenmoduls bei der Herstellung der Leiterplatte. Durch die Ausnehmung in der Positionierungsschicht, in die das Leiterplat tenmodul vor dem Verpressen eingesetzt wird, wird die Position des Leiter plattenmodul so genau festgelegt, dass beim Einbringen der Bohrungen nach dem Verpressen sichergestellt ist, dass mit den Bohrungen die Anschlussflä chen auch kontaktiert werden. Durch die Positionierungsschicht wird das ein gesetzte Leiterplattenmodul somit positioniert und in seiner Position fixiert.
Grundsätzlich kann die Positionierungsschicht aus einer einzigen elektrisch isolierenden Schicht bestehen, deren Dicke dann an die Dicke des Leiterplat tenmoduls angepasst ist. Gemäß einer bevorzugten Ausgestaltung weist die Positionierungsschicht jedoch mindestens zwei elektrisch isolierende Schich ten auf, wobei die elektrisch isolierenden Schichten jeweils eine Aus nehmung für das Leiterplattenmodul aufweisen. Durch die Verwendung von mindestens zwei isolierenden Schichten für die Positionierangsschicht be steht die Möglichkeit, die beiden Schichten so zu wählen, dass sowohl die Positionierung des Leiterplattenmoduls beim Einsetzen als auch die Fixie rung des Leiterplattenmoduls beim Verpressen optimal erfolgen kann. Insbe sondere können hierfür zwei Schichten verwendet werden, die unterschied lich starr bzw. ausgehärtet sind. Vorzugsweise wird für mindestens eine elek trisch isolierende Schicht der Positionierangsschicht ein Prepreg und für mindestens eine elektrisch isolierende Schicht der Positionierangsschicht ein ausgehärtetes Basislaminat verwendet wird.
Als Prepreg wird in der Regel ein mit Harz getränktes Glasfasergewebe an gesehen, das zwar getrocknet aber noch nicht ausgehärtet ist. Durch die Ver wendung mindestens eines Prepregs als isolierende Schicht steht beim Ver pressen der fertigen Schichtfolge ausreichend Harz, zumeist Epoxidharz, zur Verfügung, sodass das in die Ausnehmung der Positionierangsschicht einge setzte Leiterplattenmodul in seiner Position fixiert wird. Darüber hinaus ver bessert die Verwendung mindestens eines Prepregs auch die mechanische Verbindung zwischen den einzelnen Schichten. Gemäß einer bevorzugten Ausgestaltung wird daher auch für die das Leiterplattenmodul abdeckende isolierende Schicht und ggf. auch für die isolierende Schicht der Träger schicht ein Prepreg verwendet.
Das im Vergleich zum nicht ausgehärteten Prepreg verwendete ausgehärtete Basislaminat für mindestens eine zweite isolierende Schicht der Positionie rangsschicht dient zur Sicherstellung der ausreichenden Stabilität der Leiter platte sowie zur Gewährleistung einer sicheren Positionierung des einzubet tenden Leiterplattenmoduls in der Ausnehmung der Positionierangsschicht vor dem Verpressen. Als ausgehärtetes Basislaminat kann ein Verbundwerk stoff verwendet werden, der aus einem Duroplast und einem Verstärkungs material auf Basis von Glasfasergewebearten besteht. Bei dem Basislaminat kann es sich beispielsweise um ein bei der Herstellung von Leiterplatten be kanntes FR4-Basislaminat handeln.
Sowohl für das Prepreg als auch für das ausgehärtete Basislaminat können neben mit Epoxidharz getränkten Glasfasergeweben auch andere geeignete Materialien verwendet werden, beispielsweise Duroplaste mit einem hohen Tg-Wert (Glasübergangstemperatur- Wert). Um die zuvor beschriebenen Vor teile zu erreichen, sollte dabei zumindest eine isolierende Schicht noch nicht ausgehärtet sein und mindestens eine isolierende Schicht der Positionierungs- schicht ausgehärtet sein.
Weist die Positionierungsschicht mehrere elektrisch isolierende Schichten auf, die jeweils eine entsprechende Ausnehmung aufweisen, so werden diese bei der Herstellung der Positionierungsschicht nacheinander auf die erste, untere isolierende Schicht aufgelegt. Die in den einzelnen elektrisch isolie renden Schichten ausgebildeten Ausnehmungen sind dabei jeweils an die ent sprechende Außenabmessungen des Leiterplattenmoduls angepasst, wobei die Ausnehmung stets etwas größer als die entsprechende Außenabmessun gen gewählt wird. Dabei kann die oberste isolierende Schicht eine größere Ausnehmung aufweisen als die darunter angeordnete elektrisch isolierende Schicht. Alternativ dazu können die in den einzelnen elektrisch isolierenden Schichten ausgebildeten Ausnehmungen jedoch auch gleich große Aus nehmungen aufweisen.
Die elektrisch isolierenden Schichten der Positionierungsschicht müssen nicht vollständig aus isolierendem Material bestehen. So ist es beispielsweise möglich, dass auf der Unterseite und/oder der Oberseite mindestens einer elektrisch isolierenden Schicht mindestens ein elektrisch leitender Abschnitt, insbesondere mindestens eine Leiterbahnen, angeordnet ist. Als elektrisch isolierende Schichten können somit auch Standard-Leiterplatten verwendet werden, bei denen entsprechende Leiterbahnen auf der Unterseite und/oder der Oberseite aufgebracht sind.
Wenn, wie zuvor ausgeführt worden ist, mehrere elektrisch isolierende Schichten übereinander angeordnet sind, die jeweils eine Ausnehmung für das Leiterplattenmodul aufweisen, so wird vorzugsweise für mindestens eine dieser elektrisch isolierenden Schichten ein Prepreg und für mindestens eine andere der elektrisch isolierenden Schichten ein ausgehärtetes Basismaterial verwendet. Bei Verwendung von beispielsweise drei elektrisch isolierenden Schichten, die jeweils eine Ausnehmung aufweisen, kann vorzugsweise die mittlere isolierende Schicht aus einem Prepreg bestehen, während für die bei den äußeren isolierenden Schichten jeweils ein ausgehärtetes Basismaterial verwendet wird.
Gemäß einer fertigungstechnisch vorteilhaften Ausgestaltung des erfindungs gemäßen Verfahrens werden zunächst in einem ersten Schritt in die isolieren den Schichten der Positionierungsschicht, in die das Leiterplattenmodul ein gesetzt wird, entsprechende Ausnehmungen eingebracht, so dass diese elek- trisch isolierenden Schichten mit der Ausnehmung entsprechend vorbereitet sind, bevor die einzelnen Schichten aufeinandergelegt werden. Die Aus nehmungen in den elektrisch isolierenden Schichten können dabei insbeson dere geätzt, gefräst, gestanzt oder durch Laserschneiden hergestellt werden. Je nach Ausgestaltung der Ausnehmung ist auch eine Kombination der zuvor beschriebenen Verfahren möglich.
Bei der erfindungsgemäßen Leiterplatte bzw. dem Verfahren weisen die elek trisch leitenden Schichten, bei denen es sich üblicherweise um Kupferfolien handelt, vorzugsweise eine Dicke von mindestens 50 pm, vorzugsweise min destens 75 pm, insbesondere etwa 105 pm auf. Die Verwendung von relativ dicken Kupferfolien für die elektrisch leitenden Schichten hat den Vorteil, dass dadurch einfach eine Leiterplatte mit relativ dicken Leiterbahnen an den beiden Außenseiten erzeugt werden können. Dadurch können auch größere Ströme problemlos durch die Leiterbahnen fließen, ohne dass es zu einer un zulässigen Erwärmung der Leiterbahnen und damit der Leiterplatte insge samt kommt. Die gewünschte Enddicke der Leiterbahnen kann beispielswei se durch galvanische Verkupferung bis zur Sollstärke weiter erhöht werden.
Insbesondere bei der Herstellung einer Leiterplatte, bei der die fertigen Lei terbahnen eine Dicke von mindestens 100 pm aufweisen, erfolgt das Einbrin gen der Bohrungen im Bereich der Kontaktanschlüsse des elektronischen Bauteils vorzugsweise mittels mechanischem Bohren. Die ansonsten bei der Herstellung von Leiterplatten verwendeten Verfahren zum Einbringen von Bohrungen wie Lasern oder Ätzen sind demgegenüber bei dem erfindungsge mäßen Verfahren weniger gut geeignet. Vorzugsweise entspricht dabei der Durchmesser der Bohrungen mindestens der Tiefe der Bohrungen. Dadurch, dass das Verhältnis von Bohrungsdurchmesser zur Bohrungstiefe gleich oder größer als 1 gewählt wird, kann eine gute Metallisierung der Bohrungen er reicht werden.
Zum elektrischen Anbinden der im Inneren der Leiterplatte angeordneten Anschlussflächen des eingebetteten Leiterplattenmoduls an entsprechende Anschlussflächen auf der von der elektrisch leitenden Schicht gebildete Oberfläche der Leiterplatte werden, wie zuvor ausgeführt, Bohrungen in die Leiterplatte eingebracht, die zumindest bis in die Anschlussflächen reichen, wobei die Lochwandungen der Bohrungen anschließend metallisiert werden. Zur Erzeugung der Anschlussflächen auf der Oberfläche der Leiterplatte wird die elektrisch leitende Schicht vorzugsweise entsprechend strukturiert. Im Einzelnen können dabei folgende Schritte durchgeführt werden:
• Drucken eines Platierungsresists,
• galvanische Verkupferung bis zur Sollstärke,
• Abscheiden eines Metallresists,
• Strippen des Platierungsresits und
• Ätzen der Anschlussflächen.
Dabei ist es nicht erforderlich, dass alle der zuvor genannten Schritte zur Er zeugung der Anschlussflächen durchgeführt werden. Ist beispielsweise die Dicke der elektrisch leitenden Schicht ausreichend groß, so können die gal vanische Verkupferung und damit auch der Druck des Platierungsresists ent fallen.
Im Einzelnen gibt es eine Vielzahl von Möglichkeiten, das erfindungsgemä ße Verfahren bzw. die Leiterplatte auszugestalten und weiterzubilden. Hierzu wird verwiesen sowohl auf die den unabhängigen Patentansprüchen nachge- ordneten Patentansprüche, als auch auf die nachfolgende Beschreibung zweier bevorzugter Ausführungsbeispiele in Verbindung mit der Zeichnung. In der Zeichnung zeigen
Fig. 1 eine schematische Darstellung einzelner Schritte des erfin dungsgemäßen Verfahrens zur Herstellung einer Leiterplatte mit einem eingebetteten Leiterplattenmodul, und
Fig. 2 eine schematische Darstellung eines zweiten Ausführungsbei spiels einer erfindungsgemäßen Leiterplatte.
In Fig. 1 sind fünf aufeinander folgende Schritte des Verfahrens zur Herstel lung einer Leiterplatte 1 mit einem eingebetteten elektronischen Bauteil 2 schematisch dargestellt. Das elektronische Bauteil 2, bei dem es sich insbe sondere um einen Leistungshalbleiter handeln kann, ist ein elektronisches Bauteil, das keine Umhausung aufweist, also ein sogenanntes "bare die".
Das elektronische Bauteil 2 ist in einem Leiterplattenmodul 3 eingebettet, wozu das Leiterplattenmodul 3 aus zwei äußeren elektrisch leitenden Schich ten 4 und einer dazwischen angeordneten mittleren isolierenden Schicht 5 be steht. Das elektronische Bauteil 2 ist dabei von der elektrisch isolierenden Schicht 5 umgeben, bei der es sich um ein ausgehärtetes Basislaminat, insbe- sondere um ein FR4-Basislaminat handeln kann. Zur elektrischen Kontaktie rung des elektronische Bauteils 2 sind dessen Kontakte 6 mit Anschlussflä chen 7 der elektrisch leitenden Schichten 4 leitend verbunden, die in den Fi guren nur angedeutet sind. Die konkrete Ausbildung des Leiterplattenmoduls 3 und insbesondere die Art der elektrischen Verbindung zwischen den Kon takten 5 des elektronischen Bauteils 2 und den Anschlussflächen 7 auf den leitenden Schichten 4 kann jedoch auch anders realisiert sein.
Die in Fig. 1 schematisch dargestellte Leiterplatte 1 wird dadurch hergestellt, dass zunächst die einzelnen, nachfolgend näher beschriebenen Schichten auf- einandergelegt werden. Die einzelnen Schichten bzw. Lagen werden dazu auf einem entsprechenden Tisch übereinander positioniert, wobei der Tisch ent sprechende Vorrichtungen aufweist, die eine lagegenaue Positionierung der einzelnen Schichten übereinander gewährleistet. Dazu können am Tisch nach oben ragende Stift angeordnet und im Randbereich der einzelnen Schichten entsprechende Ausnehmungen ausgebildet sein, so dass die Schichten mit den Ausnehmungen über die Stifte am Tisch geschoben und somit die einzelnen Schichten lagegenau positioniert werden können.
Bei dem erfindungsgemäßen Verfahren wird zunächst eine Trägerschicht 8 entsprechend positioniert bzw. bereitgestellt, auf der eine Positionierungs schicht 9 angeordnet wird, die eine Ausnehmung 10 aufweist, die größer als die entsprechende Grundfläche des Leiterplattenmoduls 3 ist. Bei dem in Fig. la dargestellten Ausführungsbeispiel besteht die Trägerschicht 8 ihrerseits aus zwei Schichten, nämlich einer unteren, elektrisch leitenden Schicht 12 und einer darüber angeordneten elektrisch isolierenden Schicht 13. Die Posi tionierungsschicht 9 besteht vorliegend aus drei elektrisch isolierenden Schichten 17, 18, 19, die jeweils eine Ausnehmung 10 aufweisen, wobei die Ausnehmungen 10 in den drei isolierenden Schichten 17, 18, 19 gleich groß sind.
In einem nächsten Verfahrensschritt, der in Fig. lb dargestellt ist, wird das Leiterplattenmodul 3 in die Ausnehmungen 10 in der Positionierungsschicht 9 bzw. den einzelnen elektrisch isolierenden Schichten 17, 18, 19 eingesetzt. Der seitliche Abstand a zwischen dem eingesetzten Leiterplattenmodul 3 und der das Leiterplattenmodul 3 umgebenden isolierenden Schicht 17, 18, 19 ist dabei so gewählt, dass das Leiterplattenmodul 3 einerseits gut in die Aus nehmung 10 eingesetzt werden kann, andererseits aber auch ausreichend la gegenaue positioniert wird. Wie aus Fig. lb ersichtlich ist, ist dieser Abstand a vorzugsweise an allen Seiten zumindest näherangsweise gleich groß und beträgt vorzugsweise weniger als 0,3 mm. insbesondere ca. 0,2 mm.
Nachdem das Leiterplattenmodul 3 in die Ausnehmungen 10 eingesetzt wor den ist, wird gemäß Fig. lc als nächstes eine weitere isolierende Schicht 11 auf das Leiterplattenmodul 3 und die das Leiterplattenmodul 3 umgebende, oberste elektrisch isolierende Schicht 19 der Positionierangsschicht 9 aufge legt. Diese isolierende Schicht 11 weist keine Ausnehmung auf und ent spricht in ihren Abmessungen der isolierenden Schicht 16 der Trägerschicht 8. Auf die isolierende Schicht 11 wird dann als oberste Schicht eine elek trisch leitende Schicht 12 aufgelegt, die von ihren Abmessungen der elek trisch leitenden Schicht 15 der Trägerschicht 8 entspricht.
Bei den beiden elektrisch leitenden Schichten 12, 15 handelt es sich insbe sondere um Kupferfolien, die eine Dicke d von mehr als 50 pm, insbesonde re etwa 105 pm aufweisen. Nach dem Auflegen der oberen elektrisch leiten den Schicht 12 wird die so erzeugte Schichtfolge 13 verpresst, wodurch zum einen die einzelnen Schichten miteinander verbunden werden, zum anderen auch die das eingebettete Leiterplattenmodul 3 seitlich umgebende Lücke ge füllt wird. Hierzu werden für die elektrisch isolierenden Schichten 11, 16 und 18 Prepregs verwendet, also ein mit Reaktionsharz getränktes Glasfaserge webe, das zwar getrocknet aber noch nicht ausgehärtet ist. Beim Verpressen der Schichtfolge 13 gelangt so ausreichend Harz insbesondere aus den Pre pregs in den das eingebettete Leiterplattenmodul 3 umgebenden Zwischen raum, sodass das Leiterplattenmodul 3 sicher in seiner Position fixiert wird.
Gemäß der Abbildung in Fig. Id sind die zuvor einzelnen isolierenden Schichten 11, 16 und 17 bis 19 durch das Verpressen zu einer gemeinsamen isolierenden Schicht 20 miteinander verbunden. Als nächstes werden in die zuvor durch das Verpressen der Schichtfolge 13 erzeugte Leiterplatte 1 Boh rungen 14 im Bereich der Anschlussflächen 7 des Leiterplattenmoduls 3 ein gebracht, wobei die Bohrungen 14 durch die obere elektrisch leitende Schicht 12 und die das Leiterplattenmodul 3 abdeckende isolierende Schicht 11 durch gehen. Zusätzlich ist bei dem dargestellten Ausführangsbeispiel auch eine Bohrung 14 in die Schichtfolge 13 eingebracht, die sich von der Trägerschicht 8, also von der unteren elektrisch leitende Schicht 15 durch die isolierende Schicht 16 bis zu einer Anschlussfläche 7 auf der unteren leiten den Schicht 4 des Leiterplattenmoduls 3 erstreckt. Die Bohrungen 14 weisen dabei eine solche Tiefe auf, dass die Anschlussflächen 7 auf ihrer jeweiligen Oberseite angebohrt werden.
Gemäß dem in Fig. le dargestellten letzten Schritt erfolgt dann die Metalli sierung der Bohrungen 14, wodurch die Anschlussflächen 7 des eingebette ten Leiterplattenmoduls 3 an die obere elektrisch leitende Schicht 12 bzw. die untere elektrisch leitende Schicht 15 angebunden werden. Dadurch, dass in dem vorherigen Schritt die Oberfläche der Anschlussflächen 7 angebohrt worden ist, wird eine sichere elektrische Verbindung zu den Anschlussflä chen 7 über die metallisierten Bohrungen 14 gewährleistet. Gleichzeitig mit der Metallisierung der Bohrungen 14 werden dabei vorzugsweise auf der Oberfläche der Leiterplatte 1, d. h. der oberen elektrisch leitenden Schicht 12 entsprechende Anschlussflächen erzeugt, wozu die elektrisch leitende Schicht 12 entsprechend strukturiert werden.
Sofern dabei die Dicke der elektrisch leitenden Schicht 12 nicht der ge wünschten Solldicke der Anschlussflächen bzw. der Leiterbahnen entspricht, kann diese durch eine galvanische Verkupferung auf die gewünschte Solldi cke erhöht werden. Ähnlich wie die obere elektrisch leitende Schicht 12 kann auch die elektrisch leitende Schicht 15 der Trägerschicht 8, die die untere Schicht darstellt, zur Erzeugung von entsprechenden Anschlussflächen und Leiterbahnen strukturiert werden. Auch hierbei kann die Dicke der An schlussflächen und Leiterbahnen bedarfsweise weiter erhöht werden. Hierbei handelt es sich um bei der Herstellung von Leiterplatten bekannte Verfahren, sodass diese an dieser Stelle nicht weiter erläutert werden müssen.
In Fig. 2 ist eine zweite Ausführungsform einer Leiterplatte 1 dargestellt, die fast genauso wie die in Fig. 1 dargestellte Leiterplatte 1 aufgebaut und herge- stellt ist. Der einzige Unterschied zur Leiterplatte 1, wie sie in Fig. le gezeigt ist, besteht darin, dass in der Leiterplatte 1 neben mehreren metallisierten Bohrungen 14, die als Sacklöcher ausgebildet sind, nun auch eine metallisier te Bohrung 14' in der Leiterplatte 1 vorgesehen ist, die als Durchgangsboh rung ausgebildet ist. Diese metallisierte Bohrung 14' erstreckt sich dabei so wohl durch die elektrisch leitenden Schichten 12 und 15 und die isolierenden Schichten 11, 16 und 17 bis 19 als auch durch das Leiterplattenmodul 3, also dessen beiden äußeren leitenden Schichten 4 und dessen mittlere isolierende Schicht 5. Bezugszeichen:
1. Leiterplatte
2. Bauteil
3. Leiterplattenmodul 4. leitende Schichten
5. isolierende Schicht
6. Kontakte Bauteil
7. Anschlussflächen LP-Modul
8. Trägerschicht 9. Positionierungsschicht
10. Ausnehmungen
11. isolierende S chicht
12. leitende Schicht
13. Schichtfolge 14. Bohrung
15. leitende Schicht
16. isolierende Schicht
17.-19 isolierende Schichten
20. gemeinsame Schicht a. Abstand d. Dicke

Claims

Patentansprüche
1. Verfahren zur Herstellung einer Leiterplatte (1) mit mindestens einem eingebetteten elektronischen Bauteil (2), mit folgenden Schritten:
Herstellen eines Leiterplattenmoduls (3) mit mindestens einer elektrisch leitenden Schicht (4) und mindestens einer elektrisch isolierenden Schicht (5), wobei die elektrisch isolierende Schicht (5) das elektronische Bauteil (2) umgibt und die Kontakte (6) des elektronischen Bauteils (2) mit An schlussflächen (7) der mindestens einen elektrisch leitenden Schicht (4) leitend verbunden sind,
• Bereitstellen einer Trägerschicht (8),
Bereitstellen einer Positionierungsschicht (9), die eine Ausnehmung (10) aufweist, die etwas größer als die entsprechende Grundfläche des Leiter plattenmoduls (3) ist,
Auflegen der Positionierungsschicht (9) auf die Trägerschicht (8),
• Einsetzten des Leiterplattenmoduls (3) in die Ausnehmung (10) in der Positionierungsschicht (9), wodurch das Leiterplattenmodul (2) ohne Ver löten oder Verkleben positioniert wird,
• Auflegen mindestens einer elektrisch isolierenden Schicht (11) auf das Leiterplattenmodul (3) und die das Leiterplattenmodul (3) umgebende Positionierungsschicht (9),
Auflegen einer elektrisch leitenden Schicht (12) auf die das Leiterplatten modul (3) abdeckende mindestens eine elektrisch isolierende Schicht (11),
Verpressen der so erzeugten Schichtfolge (13),
Einbringen von Bohrungen (14) in die verpresste Schichtfolge (13) im Bereich der Anschlussflächen (7) des Leiterplattenmoduls (3) bis mindes tens auf die Anschlussflächen (7) und
Metallisieren der Bohrungen (14).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Aus nehmung (10) in der Positionierungsschicht (9) so dimensioniert ist, dass nach dem Einsetzen des Leiterplattenmoduls (3) in die Ausnehmung (10) der seitliche Abstand (a) zwischen dem Leiterplattenmodul (3) und der das Lei terplattenmodul (3) umgebenden Positionierungsschicht (9) weniger als 0,5 mm, insbesondere weniger als 0,3 mm, vorzugsweise ca. 0,2 mm beträgt.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Einbringen der Bohrungen (14) in die verpresste Schichtfolge (13) im Be reich der Anschlussflächen (7) des Leiterplattenmoduls (3) mittels mechani schem Bohren erfolgt.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Trägerschicht (8) eine elektrisch leitende Schicht (15) und eine elek trisch isolierende Schicht (16) aufweist, wobei die elektrisch isolierende Schicht (16) zwischen der elektrisch leitenden Schicht (15) und dem Leiter plattenmodul (3) bzw. der Positionierangsschicht (9) angeordnet ist.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass sich zumin dest ein Teil der Bohrungen (14) durch die elektrisch leitende Schicht (12) und die das Leiterplattenmodul (3) abdeckende mindestens eine elektrisch isolierende Schicht (11) erstreckt, und/oder dass sich ein Teil der Bohrungen (14) durch durch die Trägerschicht (8) erstreckt.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Positionierungsschicht (9) mindestens zwei elektrisch isolierende Schichten (17, 18, 19) aufweist, wobei die elektrisch isolierenden Schichten (17, 18, 19) jeweils eine Ausnehmung (10) für das Leiterplattenmodul (3) aufweisen.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass für mindes tens eine elektrisch isolierende Schicht (18) der Positionierungsschicht (9) ein Prepreg und für mindestens eine elektrisch isolierende Schicht (17, 19) der Positionierungsschicht (9) ein ausgehärtetes Basislaminat verwendet wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass in einem ersten Schritt in die elektrisch isolierenden Schichten (17, 18, 19) der Positionierungsschicht (9) Ausnehmungen (10) eingebracht werden, wobei die Ausnehmungen (10) vorzugsweise durch Ätzten, Lräsen, Stanzen oder Laserschneiden hergestellt werden.
9. Leiterplatte (1) mit mindestens einem eingebetteten elektronischen
Bauteil (2), wobei das elektronische Bauteil (2) in einem Leiterplattenmodul (3) angeordnet ist und wobei das Leiterplattenmodul (3) mindestens eine elektrisch leitende Schicht (4) und mindestens eine elektrisch isolierende Schicht (5) aufweist, wobei die elektrisch isolierende Schicht (5) das elektro- nische Bauteil (2) umgibt und die Kontakte (6) des elektronischen Bauteils (2) mit Anschlussflächen (7) der mindestens einen elektrisch leitenden Schicht (4) leitend verbunden sind, wobei die Leiterplatte (1) in einem Ver fahren nach einem der Ansprüche 1 bis 8 hergestellt ist und zumindest folgen de Schichtfolge (13) aufweist:
• eine Trägerschicht (8),
• eine Positionierungsschicht (9), die eine Ausnehmung (10) aufweist, die größer als die entsprechende Grundfläche des Leiterplattenmoduls (3) ist,
• eine elektrisch isolierende Schicht (11) und
• eine elektrisch leitende Schicht (12), wobei das Leiterplattenmodul (3) in die Ausnehmung (10) in der Positionie rungsschicht (9) eingesetzt ist, wobei Bohrungen (14) im Bereich der Anschlussflächen (7) des Leiterplat tenmoduls (3) von mindestens einer der beiden äußeren Schichten (8, 12) der Schichtfolge (13) bis mindestens auf die Anschlussflächen (7) eingebracht sind und wobei die Bohrungen (14) metallisiert sind.
10. Leiterplatte (1) nach Anspruch 9, dadurch gekennzeichnet, dass sich zumindest ein Teil der Bohrungen (14) durch die elektrisch leitende Schicht (12) und die das Leiterplattenmodul (3) abdeckende mindestens eine elek trisch isolierende Schicht (11) erstreckt.
11. Leiterplatte (1) nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass die Trägerschicht (8) eine elektrisch leitende Schicht (15) und eine elek trisch isolierende Schicht (16) aufweist, wobei die elektrisch isolierende Schicht (16) zwischen der elektrisch leitenden Schicht (15) und dem Leiter plattenmodul (3) bzw. der Positionierungsschicht (9) angeordnet ist.
12. Leiterplatte (1) nach Anspruch 11, dadurch gekennzeichnet, dass sich zumindest ein Teil der Bohrungen (14) durch die Trägerschicht (8) erstreckt.
13. Leiterplatte (1) nach einem der Ansprüche 9 bis 12, dadurch gekenn zeichnet, dass die Positionierungsschicht (9) aus mindestens zwei elektrisch isolierenden Schichten (17, 18, 19) besteht, wobei die elektrisch isolierenden Schichten (17, 18, 19) jeweils eine Ausnehmung (10) für das Leiterplatten modul (3) aufweisen.
14. Leiterplatte (1) nach Anspruch 13, dadurch gekennzeichnet, dass auf der Unterseite und/oder der Oberseite mindestens einer elektrisch isolierenden Schicht (17, 19) der Positionierangsschicht (9) mindestens ein elektrisch lei tender Abschnitt, insbesondere mindestens eine Leiterbahn (21), angeordnet ist.
15. Leiterplatte (1) nach Anspruch 13 oder 14, dadurch gekennzeichnet, dass die das Leiterplattenmodul (3) abdeckende elektrisch isolierende Schicht (12) und mindestens eine elektrisch isolierende Schicht (17, 19) der Positionierungsschicht (9) als Prepreg und/oder mindestens eine elektrisch isolierende Schicht (18) der Positionierungsschicht (9) als ausgehärtetes Ba sislaminat ausgebildet ist.
16. Leiterplatte nach einem der Ansprüche 9 bis 15, dadurch gekennzeich net, dass der Durchmesser der Bohrungen (14) mindestens der Tiefe der Boh rungen (14) entspricht.
17. Leiterplatte (1) nach einem der Ansprüche 9 bis 16, dadurch gekenn zeichnet, dass mindestens eine elektrisch leitende Schicht (8, 15) eine Dicke (d) von mindestens 50 pm, vorzugsweise mindestens 75 mih, insbesondere etwa 105 mih aufweist.
PCT/EP2022/062779 2021-05-18 2022-05-11 Verfahren zur herstellung einer leiterplatte und leiterplatte mit mindestens einem eingebetteten elektronischen bauteil WO2022243132A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP22723700.5A EP4342267A1 (de) 2021-05-18 2022-05-11 Verfahren zur herstellung einer leiterplatte und leiterplatte mit mindestens einem eingebetteten elektronischen bauteil
CN202280006754.0A CN116326220A (zh) 2021-05-18 2022-05-11 用于制造印刷电路板的方法和具有至少一个嵌入式电子组件的印刷电路板
US18/027,134 US20230337363A1 (en) 2021-05-18 2022-05-11 Method for producing a printed circuit board, and printed circuit board having at least one embedded electronic component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102021112814.5 2021-05-18
DE102021112814.5A DE102021112814A1 (de) 2021-05-18 2021-05-18 Verfahren zur Herstellung einer Leiterplatte und Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil

Publications (1)

Publication Number Publication Date
WO2022243132A1 true WO2022243132A1 (de) 2022-11-24

Family

ID=81654538

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2022/062779 WO2022243132A1 (de) 2021-05-18 2022-05-11 Verfahren zur herstellung einer leiterplatte und leiterplatte mit mindestens einem eingebetteten elektronischen bauteil

Country Status (6)

Country Link
US (1) US20230337363A1 (de)
EP (1) EP4342267A1 (de)
CN (1) CN116326220A (de)
DE (1) DE102021112814A1 (de)
TW (1) TW202301931A (de)
WO (1) WO2022243132A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090084596A1 (en) 2007-09-05 2009-04-02 Taiyo Yuden Co., Ltd. Multi-layer board incorporating electronic component and method for producing the same
US20190320534A1 (en) * 2017-01-11 2019-10-17 Mitsubishi Electric Corporation Printed circuit board and method for manufacturing printed circuit board
US20210112666A1 (en) * 2019-10-14 2021-04-15 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component Carrier and Method of Manufacturing the Same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005032489B3 (de) 2005-07-04 2006-11-16 Schweizer Electronic Ag Leiterplatten-Mehrschichtaufbau mit integriertem elektrischem Bauteil und Herstellungsverfahren
DE102017220175A1 (de) 2017-11-13 2019-05-16 Andus Electronic Gmbh Leiterplattentechnik Platinentechnologie für leistungselektronische Schaltungen

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090084596A1 (en) 2007-09-05 2009-04-02 Taiyo Yuden Co., Ltd. Multi-layer board incorporating electronic component and method for producing the same
US20190320534A1 (en) * 2017-01-11 2019-10-17 Mitsubishi Electric Corporation Printed circuit board and method for manufacturing printed circuit board
US20210112666A1 (en) * 2019-10-14 2021-04-15 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component Carrier and Method of Manufacturing the Same

Also Published As

Publication number Publication date
EP4342267A1 (de) 2024-03-27
DE102021112814A1 (de) 2022-11-24
US20230337363A1 (en) 2023-10-19
TW202301931A (zh) 2023-01-01
CN116326220A (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
AT503191B1 (de) Leiterplattenelement mit wenigstens einem eingebetteten bauelement sowie verfahren zum einbetten zumindest eines bauelements in einem leiterplattenelement
DE112004001727B4 (de) Verfahren zur Herstellung eines elektronischen Moduls
AT515101B1 (de) Verfahren zum Einbetten einer Komponente in eine Leiterplatte
EP2524394B1 (de) Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil
EP2286644B1 (de) Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
EP2973671B1 (de) Verfahren zum herstellen eines elektronischen bauteils
WO2011003123A1 (de) Verfahren zum herstellen einer aus wenigstens zwei leiterplattenbreichen bestehenden leiterplatte sowie leiterplatte
EP1900264A1 (de) Leiterplatten-mehrschichtaufbau mit integriertem elektrischem bauteil und herstellungsverfahren
DE19650296A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
EP3231261A1 (de) Leiterplatte mit einem asymmetrischen schichtenaufbau
WO2011082778A2 (de) Verfahren zur herstellung einer elektronischen baugruppe und elektronische baugruppe
WO2021224204A1 (de) Verfahren zur herstellung einer leiterplatte und leiterplatte mit mindestens einem eingebetteten elektronischen bauteil
EP4342267A1 (de) Verfahren zur herstellung einer leiterplatte und leiterplatte mit mindestens einem eingebetteten elektronischen bauteil
WO2002067642A1 (de) Verfahren zur herstellung einer multiwire-leiterplatte und nach diesem verfahren hergestellte multiwire-leiterplatte
WO2003105222A1 (de) Verfahren zur anschlusskontaktierung von elektronischen bauelementen auf einem isolierenden substrat und nach dem verfahren hergestelltes bauelement-modul
WO2018220044A1 (de) Elektrische komponente und verfahren zu deren herstellung
DE102016225029A1 (de) Getriebesteuermodul zur Ansteuerung eines Kraftfahrzeuggetriebes und Verfahren zur Herstellung eines Getriebesteuermoduls
WO2008119586A1 (de) Verfahren zur herstellung einer elektronischen baugruppe sowie elektronische baugruppe
DE102006038645A1 (de) Leiterplatte zum Bestücken mit einem SMD-Bauteil auf einer Innenlage und Verfahren zur Herstellung
DE10330754A1 (de) Verfahren zur Herstellung einer elektrischen Schaltung
WO2018069319A1 (de) Verfahren zur herstellung einer mehrlagigen leiterplatte
DE102016225025A1 (de) Getriebesteuermodul zur Ansteuerung eines Kraftfahrzeuggetriebes

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22723700

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2301007414

Country of ref document: TH

WWE Wipo information: entry into national phase

Ref document number: 2022723700

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2022723700

Country of ref document: EP

Effective date: 20231218