JP4514459B2 - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
JP4514459B2
JP4514459B2 JP2004014178A JP2004014178A JP4514459B2 JP 4514459 B2 JP4514459 B2 JP 4514459B2 JP 2004014178 A JP2004014178 A JP 2004014178A JP 2004014178 A JP2004014178 A JP 2004014178A JP 4514459 B2 JP4514459 B2 JP 4514459B2
Authority
JP
Japan
Prior art keywords
solder
connection pad
connection
connection pads
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004014178A
Other languages
English (en)
Other versions
JP2005209848A (ja
Inventor
理 明石
達海 坂元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004014178A priority Critical patent/JP4514459B2/ja
Publication of JP2005209848A publication Critical patent/JP2005209848A/ja
Application granted granted Critical
Publication of JP4514459B2 publication Critical patent/JP4514459B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、半導体素子等を搭載するために用いられる配線基板およびその製造方法に関する。
従来、半導体集積回路素子等の半導体素子を搭載するために用いられる配線基板は、例えばガラス−エポキシ板等から成る絶縁層やエポキシ樹脂等から成る絶縁層が複数層積層された絶縁基板の内部および表面に銅箔や銅めっき膜等の導体層から成る配線導体が配設されている。配線導体には半導体素子に接地電位を供給するための接地用の配線導体と、電源電位を供給するための電源用の配線導体と、半導体素子との間で信号の入出力を行なうための信号用の配線導体とがある。また、絶縁基板の上面中央部には半導体素子の電極が半田バンプを介して電気的に接続される接地用や電源用、信号用の第1の接続パッドが複数形成されているとともに、絶縁基板の下面外周部には外部電気回路基板の配線導体に半田ボールを介して電気的に接続される外部接続用の第2の接続パッドが形成されており、これらの第1の接続パッドおよび第2の接続パッドはそれぞれ対応する配線導体に電気的に接続されている。
さらに、近時の高集積化および高速化した半導体素子を搭載する配線基板においては、例えば絶縁基板の下面中央部に接地用の配線導体や電源用の配線導体に電気的に接続されたコンデンサ素子接続用の複数対の第3の接続パッドが形成されており、これらの第3の接続パッドにはセラミックチップコンデンサ等のコンデンサ素子が接地用の配線導体と電源用の配線導体との間に電気的に接続されるようにして半田を介して接続されている。このコンデンサ素子は、接地用の配線導体と電源用の配線導体との間に電気的に接続されることにより接地電位や電源電位の変動を抑制して半導体素子の誤動作を防止するためのデカップリングコンデンサとして機能する。
なお、このような配線基板においては、第1の接続パッドには半導体素子との電気的な接続を容易なものとするために半田バンプが予め溶着されている。
そして、半導体素子を第1の接続パッドに溶着させた半田バンプ上にその電極が当接するように載置するとともに、第1の接続パッドに溶着させた半田バンプを加熱溶融させることによって半導体素子が配線基板上に搭載されるとともに半導体素子の電極が第1の接続パッドに半田バンプを介して電気的に接続される。
また、第2の接続パッド上に半田ボールを載置するとともに半田ボールを加熱溶融させることによって、第2の接続パッド上に半田ボールが溶着され、この半田ボールを外部電気回路基板の配線導体上に接触させた状態で加熱溶融させることによって、配線基板が半田ボールを介して外部電気回路基板上に実装されるとともに、配線基板に搭載された半導体素子が外部電気回路に電気的に接続されることとなる。
ところで、このようなコンデンサ素子付きの配線基板において、コンデンサ素子を第3の接続パッドに接続する半田としては、第1の接続パッドに溶着された半田バンプよりも融点の高い半田が使用されている。これは第1の接続パッドに半導体素子を接続する際に、コンデンサ素子を接続する半田を溶融させることなくコンデンサ素子をしっかりと固定した状態で半導体素子の電極と第1の接続パッドとを半田バンプを介して良好に接続させることを可能とするためである。また、このようなコンデンサ素子付きの配線基板において絶縁基板の下面中央部に設けた第3の接続パッドにコンデンサ素子を接続するとともに絶縁基板の上面に設けた第1の接続パッドに半田バンプを溶着させるには、絶縁基板をその下面側が上になるようにして印刷用のテーブルに載置した状態で絶縁基板の下面中央部に設けた第3の接続パッド上に半田ペーストを印刷し、次にその半田ペースト上にコンデンサ素子を載置するとともに半田ペースト中の半田を加熱溶融させてコンデンサ素子と第3の接続パッドとを半田を介して接続し、次にコンデンサ素子が接続された絶縁基板をコンデンサ素子が下になるようにして印刷用のテーブル上に載置した状態で第1の接続パッド上に半田バンプ用の半田ペーストを印刷した後、コンデンサ素子を接続する半田の融点より低い温度で半田ペースト中の半田を加熱溶融させて第1の接続パッドに半田バンプを形成する製造方法が採用されている。
特開2002−204046号公報
ところで、このような従来のコンデンサ素子付きの配線基板の製造方法によれば、絶縁基板の下面中央部に設けた第3の接続パッドにコンデンサ素子を接続した後、絶縁基板の上面中央部に形成された第1の接続パッドに半田ペーストを印刷する際に、絶縁基板ががたついたりコンデンサ素子が印刷テーブルに接触して傷ついたり破壊されたりすることを防止するために、印刷用のテーブルの絶縁基板下面中央部に対応する位置にコンデンサ素子を収容可能な凹部を形成しておき、コンデンサ素子をテーブルから浮かした状態で印刷する方法が採用されている。
しかしながら、近時の配線基板への薄型化の要求に伴い、絶縁基板も厚みが0.5〜1mm程度と薄型化しており、そのため絶縁基板が外力により撓みやすいものとなってきている。そして、このように薄型化した絶縁基板に従来の製造方法を用いて絶縁基板の下面中央部にコンデンサ素子を接続するとともに絶縁基板の上面中央部に半田バンプを溶着すると、絶縁基板の上面中央部に形成された第1の接続パッドに半田ペーストを印刷する際に、印刷用のテーブルに設けられた凹部に対応する部位において絶縁基板が印刷の圧力によって撓んでしまい、そのため第1の接続パッドの全てに均一に半田ペーストを印刷することができず、得られる半田バンプの大きさに大きなばらつきが発生してしまう。その結果、得られる配線基板において、第1の接続パッドと半導体素子の電極とを半田バンプを介して良好に接続することが困難であるという問題があった。
また、特許文献1に示したような従来の配線基板においては、第2の接続パッドが剥き出しとなっているので、第1の接続パッドに半田バンプを溶着させる際や、第3の接続パッドに半田を介してコンデンサ素子を接続する際に第2の接続パッドの表面が酸化されやすく、第2の接続パッドの表面が酸化された場合、第2の接続パッドに半田ボールを溶着させる際に加熱溶融された半田ボールが第2の接続パッド上に良好に濡れず、その結果、第2の接続パッドと半田ボールとの接合が弱いものとなって、配線基板を外部電気回路基板に実装した後に、半導体素子が作動時に発生する熱や外部環境の温度変化に伴う熱が長期間にわたり繰り返し加えられた場合、熱により発生する応力により半田ボールが第2の接続パッドから外れて、配線基板に搭載された半導体素子と外部電気回路との電気的な接続を良好に保つことが困難であるという問題を有していた。
本発明は、かかる従来の問題に鑑み案出されたものであり、その目的は、外部接続用の第2の接続パッドに半田ボールを溶着させた際、第2の接続パッドと半田ボールとが強固に接合され、半田ボールを介して外部電気回路基板に実装された後、半導体素子が作動時に発生する熱や外部環境の温度変化による熱が長期間にわたり繰り返し加えられたとしても、半導体素子が半田ボールを介して外部電気回路に良好に電気的に接続される電気的接続信頼性の高い配線基板を提供することにある。また、半導体素子が電気的に接続される第1の接続パッドに溶着された半田バンプの大きさに大きなばらつきがなく、第1の接続パッドに半導体素子の電極を半田バンプを介して良好に接続することが可能なコンデンサ素子付きの配線基板を提供することにある。
本発明の配線基板は、絶縁基板と、前記絶縁基板の上面に形成された、半導体素子を実装するための第1の接続パッドと、前記絶縁基板の下面に形成された、半田ボールを接合するための第2の接続パッドと、前記絶縁基板の下面に形成された、コンデンサ素子が電気的に接続され第3の接続パッドと、前記絶縁基板の下面に形成された、前記第2の接続パッドを露出させる第1の開口部および前記第3の接続パッドを露出させる第2の開口部を複数有する第1のソルダーレジスト層と、前記第1の接続パッドに溶着された半田バンプと、前記第2の接続パッドに溶着された、前記半田バンプよりも融点が高い、前記半田ボールの接合前に第2の接続パッドを保護するための半田保護層と、前記第3の接続パッドに前記半田保護層と同じ組成の半田接合層を介して電気的に接続された前記コンデンサ素子と、を備え、前記半田保護層及び前記半田接合層は、厚みが前記第1のソルダーレジスト層の厚みよりも薄く、前記第1のソルダーレジスト層は前記第2の開口部間の厚みが残部の厚みよりも薄く、且つ、前記半田保護層上に前記第1の開口部による窪みが形成されていることを特徴とするものである。
さらに、本発明の配線基板は、好ましくは前記絶縁基板の上面に形成された、前記第1の接続パッドを露出させる第3の開口部を複数有する第2のソルダーレジスト層を更に備え、前記半田バンプは、厚みが前記第2のソルダーレジスト層の厚みよりも厚いことを特徴とするものである。
また、本発明の配線基板の製造方法は、上面に半導体素子が電気的に接続される第1の接続パッドおよび下面に外部電気回路に電気的に接続される第2の接続パッドならびに下面にコンデンサ素子が電気的に接続される第3の接続パッドが形成されているとともに、下面に前記第2の接続パッドを露出させる第1の開口部および前記第3の接続パッドを露出させる第2の開口部を複数有するソルダーレジスト層が形成された絶縁基板の前記第1の接続パッドに半田バンプおよび前記第2の接続パッドに前記半田バンプよりも融点が高い半田層がそれぞれ溶着されており、前記第3の接続パッドに前記半田層と同じ組成の半田を介して前記コンデンサ素子が電気的に接続されており、前記ソルダーレジスト層は前記第2の開口部間の厚みが残部の厚みよりも薄い配線基板の製造方法であって、前記第1の接続パッドに前記半田バンプとなる第1の半田ペーストを印刷した後、該第1の半田ペースト中の半田粉末を加熱溶融させて前記第1の接続パッドに前記半田バンプを溶着する工程と、次に前記第2の接続パッドおよび前記第3の接続パッドに前記半田層および前記半田となる第2の半田ペーストを印刷した後、前記第3の接続パッド上の前記第2の半田ペースト上に前記コンデンサ素子を載置するとともに前記第2の半田ペースト中の半田粉末を加熱溶融させて前記第2の接続パッドに前記半田層を溶着するとともに前記第3の接続パッド上に前記コンデンサ素子を前記半田を介して接続する工程とを具備することを特徴とするものである。
また、本発明の配線基板の製造方法は、好ましくは前記半田層および前記半田の厚みが前記ソルダーレジスト層の厚みよりも薄いことを特徴とするものである。
また、本発明の配線基板の製造方法は、好ましくは前記第1の接続パッドに前記半田バンプを溶着した後に前記半田バンプの表面をフラックスにより被覆し、その後、前記第2の半田ペースト中の半田粉末を加熱溶融させることを特徴とするものである。
本発明の配線基板は、外部電気回路基板に半田ボールを介して電気的に接続される外部接続用の第2の接続パッドに半田層(半田保護層)が溶着されていることから、半田層により第2の接続パッドの酸化が有効に防止され、その結果、第2の接続パッドに半田ボールを接合させる際に第2の接続パッドと半田ボールとが強固に接合される。したがって、配線基板を外部電気回路基板に実装した後に、半導体素子が作動時に発生する熱や外部環境の温度変化に伴う熱が長期間にわたり繰り返し加えられたとしても、半田ボールが第2の接続パッドから外れることはなく、配線基板に搭載された半導体素子と外部電気回路との電気的な接続を良好に保つことができる。また、絶縁基板の下面に形成されたソルダーレジスト層(第1のソルダーレジスト層)はコンデンサ素子が電気的に接続される第3の接続パッドを露出させる第2の開口部間の厚みが残部の厚みよりも薄いことから、第2の開口部内に露出した第3の接続パッドにソルダーレジスト層よりも薄い半田(半田接合層)を介してコンデンサ素子を低背で接続可能である。

さらに、本発明の配線基板は、前記半田層の厚みが前記ソルダーレジスト層の厚みよりも薄い場合、前記半田層上にソルダーレジスト層の開口部による窪みが形成されるので、前記第2の接続パッドに半田ボールを接合させる際に半田ボールがソルダーレジストの開口部内の窪みに良好に位置決めされて、その接合が容易となる。
また、本発明の配線基板の製造方法は、絶縁基板の下面にコンデンサ素子を接続する前に、絶縁基板の上面の半導体素子が電気的に接続される第1の接続パッドに半田バンプ形成用の第1の半田ペーストを印刷することから、第1の半田ペーストを印刷する際に絶縁基板を撓ませることなく、第1の接続パッドの全てに第1の半田ペーストを均一に印刷することができ、その結果、第1の接続パッドに均一な大きさの半田バンプを有し、その半田バンプを介して第1の接続パッドに半導体素子の電極を良好に接続することが可能なコンデンサ素子付きの配線基板を提供することができる。さらに、絶縁基板の下面に外部接続用の第2の接続パッドを露出させる第1の開口部およびコンデンサ素子接続用の第3の接続パッドを露出させる第2の開口部を有するように形成されたソルダーレジスト層は、第2の開口部間の厚みが残部の厚みよりも薄いことから、第2の接続パッドおよびコンデンサ素子接続用の第3の接続パッドに第2のソルダーペーストを印刷した後、第3の接続パッドに印刷された第2の半田ペースト上にコンデンサ素子を載置する際に、第2の半田ペーストを前記残部のソルダーレジスト層の厚みよりも薄く印刷したとしても、第3の接続パッドに印刷された第2の半田ペースト上にコンデンサ素子を載置することができる。したがって、第2の接続パッドにソルダーレジスト層よりも薄い半田層を溶着することができるとともに第3の接続パッドにソルダーレジスト層よりも薄い半田を介してコンデンサ素子を低背で接続可能である。
また、本発明の配線基板の製造方法は、第2の半田ペースト中の半田粉末を加熱溶融させる際に、半田バンプの表面をフラックスにより被覆しておくと、第2の半田ペースト中の半田粉末を加熱溶融させる際における半田バンプの酸化および変形を有効に防止することができる。
次に、本発明のコンデンサ素子付きの配線基板およびその製造方法を添付の図面に基づき説明する。図1は、本発明のコンデンサ素子付きの配線基板を実施するための最良の形態の一例を示す断面図であり、図中、1は絶縁層1aおよび絶縁層1bから成る絶縁基板、2a,2b,2cはそれぞれ接地用,電源用,信号用の第1の接続パッド、3a,3b,3cはそれぞれ接地用,電源用,信号用の第2の接続パッド、4a,4b,4cはそれぞれ接地用,電源用,信号用の配線導体、5a,5bは第3の接続パッド、6は半田バンプ、7は半田層、8はコンデンサ素子、9は半田、10はソルダーレジスト層である。
なお、本例では、ガラス織物に熱硬化性樹脂を含浸させて成る絶縁層1aの上下面に熱硬化性樹脂から成る絶縁層1bを2層ずつ積層して絶縁基板1を形成しており、最表層の絶縁層1b上にソルダーレジスト層10が形成されている。また、絶縁基板1の上面中央部にはそれぞれ半導体素子の電極が半田バンプ6を介して電気的に接続される接地用,電源用,信号用の第1の接続パッド2a,2b,2cが形成されているとともに絶縁基板1の下面外周部にはそれぞれ外部電気回路基板に半田ボール11を介して電気的に接続される接地用,電源用,信号用の第2の接続パッド3a,3b,3cが形成されており、絶縁基板1の上面から下面にかけてはそれぞれ対応する第1の接続パッド2a,2b,2cと第2の接続パッド3a,3b,3cとを互いに電気的に接続する接地用,電源用,信号用の配線導体4a,4b,4cが形成されている。また、絶縁基板1の下面の中央部には接地用の配線導体4a,電源用の配線導体4bに電気的に接続された第3の接続パッド5a,5bが形成されている。そして、第1の接続パッド2a,2b,2cには半田バンプ6が溶着されており、第2の接続パッド3a,3b,3cには半田層7が溶着されている。さらに、第3の接続パッド5a,5bにはコンデンサ素子8が半田9を介して接続されている。
絶縁層1aは、本例の配線基板の芯体となる部材であり、例えばガラス繊維束を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成り、厚みが0.3〜1.5mm程度であり、その上面から下面にかけて直径が0.1〜1mm程度の複数の貫通孔12を有している。そして、その上下面および各貫通孔12の内面には配線導体4a,4b,4cの一部が被着されており、上下面の配線導体4a,4b,4cが貫通孔12を介して電気的に接続されている。
このような絶縁層1aは、ガラス織物に未硬化の熱硬化性樹脂を含浸させた絶縁シートを熱硬化させた後、これに上面から下面にかけてドリル加工を施すことにより製作される。なお、絶縁層1a上下面の配線導体4a,4b,4cは、絶縁層1a用の絶縁シートの上下全面に厚みが3〜50μm程度の銅箔を貼着しておくとともにこの銅箔をシートの硬化後にエッチング加工することにより所定のパターンに形成される。また、貫通孔12内面の配線導体4a,4b,4cは、絶縁層1aに貫通孔12を設けた後に、この貫通孔12内面に無電解めっき法および電解めっき法により厚みが3〜50μm程度の銅めっき膜を析出させることにより形成される。
さらに、絶縁層1aは、その貫通孔12の内部にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る樹脂柱13が充填されている。樹脂柱13は、貫通孔12を塞ぐことにより貫通孔12の直上および直下に配線導体4a,4b,4cおよび各絶縁層1bを形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂を貫通孔12内にスクリーン印刷法により充填し、それを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。そして、この樹脂柱13を含む絶縁層1aの上下面に絶縁層1bがそれぞれ2層ずつ積層されている。
絶縁層1aの上下面に積層された各絶縁層1bは、それぞれの厚みが20〜60μm程度であり、各層の上面から下面にかけて直径が30〜100μm程度の複数の貫通孔14を有している。これらの各絶縁層1bは、配線導体4a,4b,4cを高密度に配線するための絶縁間隔を提供するためのものである。そして、上層の配線導体4a,4b,4cと下層の配線導体4a,4b,4cとを貫通孔14を介して電気的に接続することにより高密度配線が立体的に形成可能となっている。このような各絶縁層1bは、厚みが20〜60μm程度の未硬化の熱硬化性樹脂の絶縁フィルムを絶縁層1aの上下面に貼着し、これを熱硬化させるとともにレーザ加工により貫通孔14を穿孔し、さらにその上に同様にして次の絶縁層1bを順次積み重ねることによって形成される。なお、各絶縁層1bの表面および貫通孔14内に被着された配線導体4a,4b,4cは、各絶縁層1bを形成する毎に各絶縁層1bの表面および貫通孔14内に5〜50μm程度の厚みの銅めっき膜を公知のセミアディティブ法やサブトラクティブ法等のパターン形成法により所定のパターンに被着させることによって形成される。
また、絶縁基板1の上面に形成された第1の接続パッド2a,2b,2cならびに絶縁基板1の下面に形成された第2の接続パッド3a,3b,3cおよび第3の接続パッド5a,5bは、厚みが3〜50μm程度の銅めっき膜から成り、それぞれ対応する配線導体4a,4b,4cに電気的に接続されている。そして、第1の接続パッド2a,2b,2cは半導体素子を接続するための端子として、第2の接続パッド3a,3b,3cは外部電気回路に接続するための端子として、第3の接続パッド5a,5bはコンデンサ素子8を接続するための端子としてそれぞれ機能する。このような第1の接続パッド2a,2b,2cおよび第2の接続パッド3a,3b,3c,第3の接続パッド5a,5bは、絶縁層1bの表面に公知のセミアディティブ法やサブトラクティブ法により銅めっき膜を所定のパターンに被着させることにより形成される。なお、第1の接続パッド2a,2b,2cには半田バンプ6が溶着されており、第2の接続パッド3a,3b,3cには半田層7が溶着されている。また、第3の接続パッド5a,5bにはコンデンサ素子8が半田9を介して接続されている。
また、絶縁基板1の上面から下面にかけて配設された接地用,電源用,信号用の各配線導体4a,4b,4cは、それぞれ半導体素子の各電極を外部電気回路基板に接続するための導電路として機能し、接地用および電源用の配線導体4a,4bであれば、広面積の導体パターンを含んでおり、信号用の配線導体4cであれば、細い帯状の導体パターンを含んでいる。そして、接地用および電源用の配線導体4a,4bは、半導体素子に接地電位や電源電位を供給するための導体として機能するとともに信号用の配線導体4cを電磁的に遮蔽するシールドとしても機能し、信号用の配線導体4cは、半導体素子に信号の出し入れを行なうための導体として機能する。また、例えば接地用の配線導体4aや電源用の配線導体4bと信号用の配線導体4cとが絶縁層1bを挟んで対向することにより信号用の配線導体4cに所定の特性インピーダンスが付与される。
第1の接続パッド2a,2b,2cの表面に溶着された半田バンプ6は、例えば鉛−錫合金から成り、第1の接続パッド2a,2b,2cと半導体素子とを接続するための接続部材として機能する。そして、半導体素子の電極を半田バンプ6に接触させた状態で半田バンプ6を溶融させることにより第1の接続パッド2a,2b,2cと半導体素子の電極とが半田バンプ6を介して電気的に接続されることとなる。このように半田バンプ6を第1の接続パッド2a,2b,2cに予め溶着させておくことにより第1の接続パッド2a,2b,2cへの半導体素子の接続の作業性が極めて良好なものとなる。
また、第2の接続パッド3a,3b,3cに溶着された半田層7は、第2の接続パッド3a,3b,3cの酸化を防止するとともに第2の接続パッド3a,3b,3cに半田ボール11を接合させる際にその接合を容易かつ強固とするための下地金属として機能し、半田バンプ6よりも融点の高い錫−銀−銅合金から成る。そして、半田ボール11を半田層7に接触させた状態で半田ボール11を加熱溶融させることにより、半田ボール11が第2の接続パッド3a,3b,3cに接合される。このとき、本発明の配線基板によれば、第2の接続パッド3a,3b,3cに半田層7が溶着されていることから、第2の接続パッド3a,3b,3cに半田ボール11を接合させる際に半田層7により第2の接続パッド3a,3b,3cの酸化が有効に防止され、その結果、第2の接続パッド3a,3b,3cと半田ボール11とが強固に接合される。したがって、配線基板を外部電気回路基板に実装した後に、半導体素子が作動時に発生する熱や外部環境の温度変化に伴う熱が長期間にわたり繰り返し加えられたとしても、半田ボール11が第2の接続パッド3a,3b,3cから外れることはなく、配線基板に搭載された半導体素子と外部電気回路との電気的な接続を良好に保つことができる。
また、第3の接続パッド5a,5bに半田9を介して接続されたコンデンサ素子8は、一般的にはセラミックチップコンデンサであり、その両端に一対の電極を有している。このコンデンサ素子8は、いわゆるデカップリングコンデンサとして機能し、一方の電極が接地用の第3の接続パッド5aに接続されており、他方の電極が電源用の第3の接続パッド5bに接続されている。そして、第3の接続パッド5a,5bを介して接地用の配線導体4aや電源用の配線導体4bに電荷を供給することによって接地および電源電位の変動を抑えることが可能となっている。なお、コンデンサ素子8を第3の接続パッド5a,5bに接続している半田9は半田層7と同一組成の半田から成り、半田バンプ6よりも融点が高い。このようにコンデンサ素子8を第3の接続パッド5a,5bに接続している半田9の融点が半田バンプ6の融点よりも高いことから、半導体素子を第1の接続パッド2a,2b,2cに半田バンプ6を介して接続する際に、半田バンプ6の融点以上でかつ半田9の融点未満の温度に加熱して半田バンプ6のみを溶融させることによりコンデンサ素子8を第3の接続パッド5a,5bにしっかりと固定した状態で半導体素子を接続することが可能となる。
また、最表層の絶縁層1bの上に積層されたソルダーレジスト層10は、例えばアクリル変性エポキシ樹脂等の熱硬化性樹脂にシリカやタルク等のフィラーを含有させて成り、上面側のソルダーレジスト層10であれば、第1の接続パッド2a,2b,2cの中央部を露出させる開口部を有しているとともに半田バンプ6よりも薄い厚みである。また、下面側のソルダーレジスト層10であれば、第2の接続パッド3a,3b,3cを露出させる第1の開口部10aおよび第3の接続パッド5a,5bを露出させる第2の開口部10bを有しているとともに半田層7および半田9の厚みよりも厚く、さらに第2の開口部10b間の厚みが残部よりも薄い。
これらのソルダーレジスト層10は、第1の接続パッド2a,2b,2c同士や第2の接続パッド3a,3b,3c同士および第3の接続パッド5a,5b同士の電気的な絶縁信頼性を高めるとともに、第1の接続パッド2a,2b,2cや第2の接続パッド3a,3b,3cおよび第3の接続パッド5a,5bの絶縁層1bへの接合強度を大きなものとする作用をなす。
なお、ソルダーレジスト層10の厚みが半田バンプ6よりも低い厚みであることにより、半導体素子を第1の接続パッド2a,2b,2cに半田バンプ6を介して電気的に接続する際に、半導体素子の電極と半田バンプ6とが良好に接触することができるので、半田バンプ6を介した半導体素子と第1の接続パッド2a,2b,2cとの電気的な接続が容易となる。
また、半田層7の厚みがソルダーレジスト層10の厚みよりも薄いことにより、半田層7上にソルダーレジスト層10の開口部による窪みが形成されるので、第2の接続パッド3a,3b,3c上に半田ボール11を接合させる際に半田ボール11がソルダーレジスト層10の開口部内の窪みに良好に位置決めされて、半田ボール11と第2の接続パッド3a,3b,3cとの接合が容易となる。
さらに、ソルダーレジスト層10は、第2の開口部10b間が残部よりも薄くなっていることから、第2の開口部10b内に露出した第3の接続パッド5a,5bにソルダーレジスト層10よりも薄い半田9を介してコンデンサ素子8を低背で接続可能である。
このようなソルダーレジスト層10は、その厚みが10〜50μm程度であり、感光性を有するソルダーレジスト層10用の未硬化樹脂ペーストをロールコーター法やスクリーン印刷法を採用して最表層の絶縁層1b上に塗布し、これを乾燥させた後、露光および現像処理を行なって第1の接続パッド2a,2b,2cや第2の接続パッド3a,3b,3cおよび第3の接続パッド5a,5bを露出させる開口部を形成した後、これを熱硬化させることによって形成される。あるいは、ソルダーレジスト層10用の未硬化の樹脂フィルムを最表層の樹脂層1b上に貼着した後、これを熱硬化させ、しかる後、第1の接続パッド2a,2b,2cや第2の接続パッド3a,3b,3cおよび第3の接続パッド5a,5bに対応する位置にレーザ光を照射し、硬化した樹脂フィルムを部分的に除去することによって第1の接続パッド2a,2b,2cや第2の接続パッド3a,3b,3cおよび第3の接続パッド5a,5bを露出させる開口部を有するように形成される。なお、下面側のソルダーレジスト層10は2層構造とすることにより開口部10b間を残部よりも薄くすることができる。
次に、上述のコンデンサ素子付きの配線基板を本発明の製造方法に従って製造する場合の例を説明する。
まず、上述したように上面に半導体素子が電気的に接続される第1の接続パッド2a,2b,2cならびに下面に外部電気回路に電気的に接続される第2の接続パッド3a,3b,3cおよび下面に第3の接続パッド5a,5bが形成されているとともに、下面に第2の接続パッド3a,3b,3cを露出させる第1の開口部10aおよび第3の接続パッド5a,5bを露出させる第2の開口部10bを複数有するとともに第2の開口部10bの間の厚みが残部の厚みよりも薄いソルダーレジスト層10が積層されている絶縁基板1を準備する。
次に、図2(a)に示すように、絶縁基板1の上面に形成された第1の接続パッド2a,2b,2cに半田バンプ6用の半田ペースト21を印刷塗布する。このとき、絶縁基板1の下面にはコンデンサ素子8が接続されていないので、絶縁基板1にがたつきや撓みを発生させることなく、第1の接続パッド2a,2b,2cの全てに第1の半田ペースト21を均一に印刷することができる。これらの半田ペースト21の印刷は、メタルマスクを用いたスクリーン印刷により行なわれる。なお、第1の半田ペースト21の粘度が160Pa・s未満であると、第1の接続パッド2a,2b,2c上に十分な厚みの第1の半田ペースト21を印刷することが困難となり、他方、450Pa・sを超えると、第1の半田ペースト21を印刷する際にメタルマスクからのペーストの抜けが悪くなり、均一な量の第1の半田ペースト21を印刷するのが困難となる傾向にある。したがって、第1の半田ペースト21の粘度は160〜450Pa・sであることが好ましい。
次に、図2(b)に示すように、第1の半田ペースト21中の半田粉末を加熱し溶融させて第1の接続パッド2a,2b,2cに半田バンプ6を溶着する。このとき、第1の接続パッド2a,2b,2cの全てに第1の半田ペースト21が均一に印刷されていることから、均一な大きさの半田バンプ6を形成することができる。
次に、図2(c)に示すように、半田バンプ6の表面をフラックス31で被覆する。このように半田バンプ6の表面をフラックス31で被覆しておくことによって、後述するように第2の接続パッド3a,3b,3cに半田層7を溶着するとともに第3の接続パッド5a,5bにコンデンサ素子8を半田9を介して接続する際に、半田バンプ6が熱により酸化および変形するのを有効に防止することができる。なお、半田バンプ6の表面をフラックス31で被覆するには、半田バンプ6を溶着した際に付着したフラックスを一旦除去した後、新たに絶縁基板1の上面中央部にペースト状のフラックス31をスクリーン印刷により半田バンプ6を覆うように印刷すればよい。フラックス31を新たに印刷するのは、活性の高いフラックスにより半田バンプ6を覆った方が半田バンプ6の熱による酸化および変形を防止する効果が高いためである。なお、半田バンプ6の酸化や変形を考慮する必要がない場合には、半田バンプ6の表面をフラックス31で被覆することは必ずしも必要ではない。
次に、図2(d)に示すように、絶縁基板1を上下逆さまにするとともに第2の接続パッド3a,3b,3c上および第3の接続パッド5a,5b上に、半田バンプ6よりも融点の高い半田粉末を含有する第2の半田ペースト22を、メタルマスクを用いたスクリーン印刷により印刷した後、第3の接続パッド5a,5b上に印刷された第2の半田ペースト22の上にコンデンサ素子8を載置する。このとき、ソルダーレジスト層10は、第2の開口部10b間の厚みが残部の厚みよりも薄いことから、第2の半田ペースト22をソルダーレジスト層10の厚みよりも薄く印刷したとしても、第3の接続パッド5a,5bに印刷された第2の半田ペースト22上にコンデンサ素子8を載置することができる。
なお、第2の半田ペースト22の粘度が160Pa・s未満であると、第3の接続パッド5a,5b上に十分な厚みの第2の半田ペースト22を印刷することが困難となり、他方、450Pa・sを超えると、第2の半田ペースト22を印刷する際にメタルマスクからのペーストの抜けが悪くなり、均一な量の第2の半田ペースト22を印刷するのが困難となる傾向にある。したがって、第2の半田ペースト22の粘度は160〜450Pa・sであることが好ましい。
ところで、第2の半田ペースト22の印刷に用いる印刷用のテーブルには、半田バンプ6が形成された絶縁基板1の中央部に対応する位置に半田バンプ6を収容可能な凹部を設けておく。それにより絶縁基板1の中央部が印刷用のテーブルから浮いた状態で印刷されるので印刷時に絶縁基板1が撓むが、印刷された第2の半田ペースト22の印刷量に絶縁基板1の撓みに起因するばらつきがあったとしても、コンデンサ素子8は小さく、かつ電極が少ないので、第2の半田ペースト22上に問題なく載置することができる。
次に、図2(e)に示すように、第2の半田ペースト22中の半田粉末を加熱溶融させて第2の接続パッド3a,3b,3cに半田層7を溶着するとともに、コンデンサ素子8を第3の接続パッド5a,5bに半田9を介して電気的に接続する。このとき、絶縁基板1下面のソルダーレジスト層10は、第2の接続パッド3a,3b,3cを露出させる第1の開口部10aと第3の接続パッド5a,5bを露出させる第2の開口部10bとが形成されているとともに第2の開口部10b間の厚みが残部よりも薄いことから、第2の接続パッド3a,3b,3cにソルダーレジスト層10よりも薄い半田層7を溶着することができるとともに第3の接続パッド5a,5bにソルダーレジスト層10よりも薄い半田9を介してコンデンサ素子8を低背で接続可能である。またこのとき、半田バンプ6の表面がフラックス31で被覆されていると、第2の半田ペースト22中の半田粉末を溶融させる際に半田バンプ6に熱が加えられても、半田バンプ6はその表面がフラックス31で保護されていることから、半田バンプ6が熱により酸化および変形することを有効に防止することができる。
そして、最後に、残存するフラックス31を除去することによって均一な大きさの半田バンプ6を有するコンデンサ素子付きの配線基板が完成する。
かくして、本発明の配線基板の製造方法によれば、均一な大きさの半田バンプ6を有し、その半田バンプ6を介して第1の接続パッド2a,2b,2cに半導体素子の電極を良好に接続することが可能であるとともに、第2の接続パッド3a,3b,3cに半田ボール11を強固に接合させることが可能な低背のコンデンサ素子付きの配線基板を提供することができる。
なお、本発明は上述の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であることはいうまでもない。
本発明の配線基板を実施するための最良の形態例を示す断面図である。 (a)〜(e)は本発明の配線基板の製造方法を実施するための最良の形態例を説明するための工程毎の断面図である。
符号の説明
1:絶縁基板
2a,2b,2c:第1の接続パッド
3a,3b,3c:第2の接続パッド
5a,5b:第3の接続パッド
6:半田バンプ
7:半田層
8:コンデンサ素子
9:半田
10:ソルダーレジスト層
10a:第1の開口部
10b:第2の開口部
21:第1の半田ペースト
22:第2の半田ペースト
31:フラックス

Claims (5)

  1. 絶縁基板と、
    前記絶縁基板の上面に形成された、半導体素子を実装するための第1の接続パッドと、
    前記絶縁基板の下面に形成された、半田ボールを接合するための第2の接続パッドと、
    前記絶縁基板の下面に形成された、コンデンサ素子が電気的に接続され第3の接続パッドと、
    前記絶縁基板の下面に形成された、前記第2の接続パッドを露出させる第1の開口部および前記第3の接続パッドを露出させる第2の開口部を複数有する第1のソルダーレジスト層と、
    前記第1の接続パッドに溶着された半田バンプと、
    前記第2の接続パッドに溶着された、前記半田バンプよりも融点が高い、前記半田ボールの接合前に第2の接続パッドを保護するための半田保護層と、
    前記第3の接続パッドに前記半田保護層と同じ組成の半田接合層を介して電気的に接続された前記コンデンサ素子と、
    を備え、
    前記半田保護層及び前記半田接合層は、厚みが前記第1のソルダーレジスト層の厚みよりも薄く、
    前記第1のソルダーレジスト層は前記第2の開口部間の厚みが残部の厚みよりも薄く、且つ、前記半田保護層上に前記第1の開口部による窪みが形成されていることを特徴とする配線基板。
  2. 前記絶縁基板の上面に形成された、前記第1の接続パッドを露出させる第3の開口部を複数有する第2のソルダーレジスト層を更に備え、
    前記半田バンプは、厚みが前記第2のソルダーレジスト層の厚みよりも厚いことを特徴とする請求項1記載の配線基板。
  3. 上面に半導体素子が電気的に接続される第1の接続パッドおよび下面に外部電気回路に電気的に接続される第2の接続パッドならびに下面にコンデンサ素子が電気的に接続される第3の接続パッドが形成されているとともに、下面に前記第2の接続パッドを露出させる第1の開口部および前記第3の接続パッドを露出させる第2の開口部を複数有するソルダーレジスト層が形成された絶縁基板の前記第1の接続パッドに半田バンプおよび前記第2の接続パッドに前記半田バンプよりも融点が高い半田層がそれぞれ溶着されており、前記第3の接続パッドに前記半田層と同じ組成の半田を介して前記コンデンサ素子が電気的に接続されており、前記ソルダーレジスト層は前記第2の開口部間の厚みが残部の厚みよりも薄い配線基板の製造方法であって、前記第1の接続パッドに前記半田バンプとなる第1の半田ペーストを印刷した後、該第1の半田ペースト中の半田粉末を加熱溶融させて前記第1の接続パッドに前記半田バンプを溶着する工程と、次に前記第2の接続パッドおよび前記第3の接続パッドに前記半田層および前記半田となる第2の半田ペーストを印刷した後、前記第3の接続パッド上の前記第2の半田ペースト上に前記コンデンサ素子を載置するとともに前記第2の半田ペースト中の半田粉末を加熱溶融させて前記第2の接続パッドに前記半田層を溶着するとともに前記第3の接続パッド上に前記コンデンサ素子を前記半田を介して接続する工程とを具備することを特徴とする配線基板の製造方法。
  4. 前記半田層および前記半田の厚みが前記ソルダーレジスト層の厚みよりも薄いことを特徴とする請求項3記載の配線基板の製造方法。
  5. 前記第1の接続パッドに前記半田バンプを溶着した後に前記半田バンプの表面をフラックスにより被覆し、その後前記第2の半田ペースト中の半田粉末を加熱溶融させることを特徴とする請求項3または請求項4記載の配線基板の製造方法。
JP2004014178A 2004-01-22 2004-01-22 配線基板およびその製造方法 Expired - Fee Related JP4514459B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004014178A JP4514459B2 (ja) 2004-01-22 2004-01-22 配線基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004014178A JP4514459B2 (ja) 2004-01-22 2004-01-22 配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005209848A JP2005209848A (ja) 2005-08-04
JP4514459B2 true JP4514459B2 (ja) 2010-07-28

Family

ID=34900043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004014178A Expired - Fee Related JP4514459B2 (ja) 2004-01-22 2004-01-22 配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP4514459B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227609A (ja) * 2006-02-23 2007-09-06 Seiko Epson Corp 半導体装置および半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722735A (ja) * 1993-07-05 1995-01-24 Ibiden Co Ltd プリント配線板
JP2001036224A (ja) * 1999-07-21 2001-02-09 Ngk Spark Plug Co Ltd 樹脂製配線基板及びその製造方法
JP2002134891A (ja) * 2000-10-19 2002-05-10 Ibiden Co Ltd プリント配線板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0722735A (ja) * 1993-07-05 1995-01-24 Ibiden Co Ltd プリント配線板
JP2001036224A (ja) * 1999-07-21 2001-02-09 Ngk Spark Plug Co Ltd 樹脂製配線基板及びその製造方法
JP2002134891A (ja) * 2000-10-19 2002-05-10 Ibiden Co Ltd プリント配線板の製造方法

Also Published As

Publication number Publication date
JP2005209848A (ja) 2005-08-04

Similar Documents

Publication Publication Date Title
US8304663B2 (en) Wiring board and manufacturing method thereof
JP2002290022A (ja) 配線基板およびその製造方法ならびに電子装置
JP2007059588A (ja) 配線基板の製造方法および配線基板
JP2009212160A (ja) 配線基板およびその製造方法
JP4514459B2 (ja) 配線基板およびその製造方法
JP2004327743A (ja) 半田バンプ付き配線基板およびその製造方法
JP5311656B2 (ja) 配線基板
JP2005209847A (ja) 配線基板の製造方法
JP4395356B2 (ja) 配線基板の製造方法
JP2005191122A (ja) 配線基板およびその製造方法
JP2005191123A (ja) 配線基板およびその製造方法
JP2009123757A (ja) 配線基板およびその製造方法
JP3967989B2 (ja) 半田バンプ付き配線基板の製造方法
JP2005191121A (ja) 配線基板の製造方法
JP2004119544A (ja) 配線基板およびその製造方法
JP2008251869A (ja) 配線基板およびその製造方法
JP4434702B2 (ja) 配線基板の製造方法
JP4439248B2 (ja) 配線基板およびこれを用いた半導体装置
JP2005209844A (ja) 配線基板
JP3940655B2 (ja) 半田バンプ付き配線基板および電子装置ならびに半田バンプ付き配線基板の製造方法
JP2007150358A (ja) 半田バンプ付き配線基板および電子装置
JP2005209846A (ja) 配線基板
JP2005209845A (ja) 配線基板
JP2004165328A (ja) 半田バンプ付き配線基板およびその製造方法
JP2004055958A (ja) ピン付き配線基板およびこれを用いた電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100511

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees