CN101110374A - 模块和模块的制造方法 - Google Patents

模块和模块的制造方法 Download PDF

Info

Publication number
CN101110374A
CN101110374A CNA2007101290745A CN200710129074A CN101110374A CN 101110374 A CN101110374 A CN 101110374A CN A2007101290745 A CNA2007101290745 A CN A2007101290745A CN 200710129074 A CN200710129074 A CN 200710129074A CN 101110374 A CN101110374 A CN 101110374A
Authority
CN
China
Prior art keywords
resin
semiconductor element
substrate
module
implantation step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101290745A
Other languages
English (en)
Other versions
CN101110374B (zh
Inventor
木村润一
上西谦次
贞野昌则
前畑嘉久
多田信广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101110374A publication Critical patent/CN101110374A/zh
Application granted granted Critical
Publication of CN101110374B publication Critical patent/CN101110374B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种模块的制造方法,其是具有倒装式安装于衬底上的半导体元件和焊接连接于衬底上的芯片部件的模块的制造方法,其包括:在衬底上安装芯片部件和半导体元件的安装步骤;从半导体元件的侧面的中央部向半导体元件和衬底之间的间隙注入第一树脂的第一注入步骤;在第一树脂到达半导体元件的角部之前,向角部涂敷具有比第一树脂的粘度大的粘度的第二树脂的第二注入步骤;加热模块的固化步骤,通过该方法,提供一种半导体元件和芯片部件之间的距离近、能够高密度安装的模块。

Description

模块和模块的制造方法
技术领域
本发明涉及利用焊料块(solder bump)而倒装式(flip chip)安装有半导体元件的模块和模块的制造方法。
背景技术
以下,使用附图对以往的模块的制造方法进行说明。图12是表示以往的模块的制造方法的流程图。图13A是图12所示的注入步骤中的以往的模块的俯视图。图13B是图12所示的注入步骤中的以往的模块的侧视图。以下,关于以往的模块100的制造方法,按图12所示的顺序进行说明。还有,模块100是指半导体安装衬底。
涂敷步骤S121是对衬底102供给焊料103和焊剂104的步骤。还有,焊料103使用膏状焊料。安装步骤S122是在涂敷步骤121之后,将芯片部件105和半导体元件106安装于衬底102上的步骤。芯片部件105和半导体元件106保持约0.5mm的间隔而被安装。还有,半导体元件106上设置有焊料块(未图示)。回流(reflow)步骤S123是在安装步骤S122之后,使焊料103和焊料块熔融,使芯片部件105和半导体元件106连接在衬底102上的步骤。
注入步骤S124是在回流步骤S123之后,向半导体元件106和衬底102之间的间隙注入树脂110的步骤。还有,在注入步骤S124后的固化步骤S125中,树脂110固化。由此,完成模块100。
还有,这样的以往的模块100和模块100的制造方法例如已在日本专利公开公报的特开平11-214586号公报等中公开。
另外,图14A是以往的模块100中的芯片部件105的剖面图。进而,图14B是以往的模块100中的芯片部件105的带焊料处的要部剖面图。
在以往的模块100的制造方法中,与半导体元件106邻接的芯片部件105和半导体元件106之间的距离例如接近0.3mm的情况下,在注入树脂110时,树脂110有时覆盖与半导体元件106邻接的芯片部件105和焊料103。芯片部件105和衬底102之间的间隙比半导体元件106和衬底102之间的间隙窄。因此,树脂110难以进入芯片部件105和衬底102之间的间隙。从而,如图14A或图14B所示,也存在如下的情况:在芯片部件105和衬底102之间形成有未填充树脂110的空隙115的状态下,芯片部件105和焊料103被树脂110覆盖。
发明内容
本发明提供一种防止树脂覆盖芯片部件、且高密度安装芯片部件和半导体元件的模块和该模块的制造方法。
本发明的模块的制造方法是具有倒装式安装于衬底上的半导体元件、和焊接连接于衬底上的芯片部件的模块的制造方法,其包括:在衬底上安装芯片部件和半导体元件的安装步骤;从半导体元件的侧面的中央部向半导体元件和衬底之间的间隙注入第一树脂的第一注入步骤;在第一树脂到达半导体元件的角部之前,向角部涂敷具有比第一树脂的粘度大的粘度的第二树脂的第二注入步骤;加热模块的固化步骤。通过该方法,提供一种半导体元件和芯片部件之间的距离近、能够高密度安装的模块。
进而,本发明的模块具备:衬底、半导体元件、芯片部件、具有热固性的第一树脂、和具有热固性的第二树脂,半导体元件使用焊料块而倒装式安装于衬底上,芯片部件接近半导体元件而焊接连接于衬底上,第一树脂形成在半导体元件和衬底之间的间隙中,第二树脂连接半导体元件的角部和衬底之间,第二树脂的粘度比第一树脂的粘度大。通过该结构,提供一种半导体元件和芯片部件之间的距离近、能够高密度安装的模块。
附图说明
图1A是本发明的实施方式中的模块的俯视图。
图1B是图1A所示的模块的侧视图。
图2是表示本发明的实施方式的模块的制造方法的流程图。
图3A是图2所示的安装步骤中的模块的俯视图。
图3B是图3A所示的模块的侧视图。
图4A是图2所示的注入步骤中的模块的俯视图。
图4B是图4A所示的模块的侧视图。
图5A是图2所示的注入步骤中的模块的俯视图。
图5B是图5A所示的模块的侧视图。
图6A是图2所示的注入步骤中的模块的要部剖面图。
图6B是图2所示的注入步骤中的模块的要部剖面图。
图6C是图2所示的注入步骤中的模块的要部剖面图。
图7A是两点涂敷树脂时的模块的要部剖面图。
图7B是两点涂敷树脂时的模块的要部侧视图。
图7C是两点涂敷树脂时的模块的要部剖面图。
图7D是两点涂敷树脂时的模块的要部侧视图。
图8A是图2所示的反转步骤中的模块的侧视图。
图8B是图2所示的固化步骤中的模块的侧视图。
图9是表示本发明的实施方式中的模块的制造方法的另一例的流程图。
图10是表示本发明的实施方式中的模块的又一例的制造方法的流程图。
图11A是表示本发明的实施方式中的模块的又一例的制造方法的流程图。
图11B是表示本发明的实施方式中的模块的又一例的制造方法的流程图。
图12是表示以往的模块的制造方法的流程图。
图13A是图12所示的注入步骤中的以往的模块的俯视图。
图13B是图13A所示的以往的模块的侧视图。
图14A是以往的芯片部件的剖面图。
图14B是以往的芯片部件的带焊料处的要部剖面图。
具体实施方式
(实施方式)
以下,使用附图对本发明的实施方式进行说明。图1A是本发明的实施方式中的模块21的俯视图。图1B是图1A所示的模块21的侧视图。图2是表示图1所示的模块21的制造方法的流程图。图3A是图2所示的安装步骤S32中的模块的俯视图。图3B是图3A所示的模块的侧视图。图4A和图5A是图2所示的注入步骤S34中的模块的俯视图。图4B是图4A所示的模块的侧视图。另外,图5B是图5A所示的模块的侧视图。
在图1A和图1B中,作为半导体安装衬底的模块21中,在衬底2的一方的搭载面2a侧安装有芯片部件5和半导体元件6。芯片部件5经由焊料3连接在衬底2上。半导体元件6经由焊料块23倒装式安装在衬底2上。在半导体元件6和衬底2之间的间隙51中夹有热固性的第一树脂22a(以下,称为树脂22a)。由此,维持半导体元件6和衬底2之间的连接强度。另外,在半导体元件6的角部6b粘接有第二树脂22b(以下,称为树脂22b)。
半导体元件6包括:硅衬底6d、和设在硅衬底6d上的再配线层(未图示)。再配线层上形成有焊盘(pad)端子(未图示),焊盘端子与焊料块23连接。还有,半导体元件6的再配线层使用聚酰亚胺树脂等。
以下,按照图2所示的步骤的顺序,对本发明的实施方式中的模块21的制造步骤进行说明。
在图2中,涂敷步骤S31是向衬底2供给焊料3和焊剂4的步骤。还有,焊料3使用膏状焊料。焊料3利用网板印刷方式印刷在芯片部件5的安装位置。焊剂4利用转印等方法涂敷在半导体元件6的安装位置。
其次,安装步骤S32是在涂敷步骤S31后,将芯片部件5和半导体元件6安装在衬底2的步骤,芯片部件5和半导体元件6保持约0.5mm的间隔被安装。还有,在半导体元件6的下面侧设有焊料块23。
其次,回流步骤S33是在安装步骤S32后,使焊料3和焊料块23熔融的步骤。芯片部件5和半导体元件6利用回流步骤S33连接在衬底2上。
其次,注入步骤S34是在回流步骤S33后,注入树脂22a和树脂22b进行涂敷的步骤。注入步骤S34包括将树脂22b同时向半导体元件6的四个角部6b涂敷的第二注入步骤。进而,注入步骤S34包括在与树脂22b的涂敷的同时,向半导体元件6和衬底2之间的间隙51注入树脂22a的第一注入步骤。由此,同时涂敷树脂22a和树脂22b。因此,模块21的生产率良好。
在注入步骤S34中,在树脂22a到达角部6b之前,将树脂22b涂敷在角部6b。即,使用第一分配器41从半导体元件6的一方的侧面6a的中央部6e附近注入树脂22a。进而,在与树脂22a的涂敷开始大致同时,使用第二分配器42开始注入树脂22b。开始树脂22a的注入后,由树脂22a填埋半导体元件6和衬底2之间的间隙51,在树脂22a到达角部6b和衬底2之间的间隙为止需要一定程度的时间。与此相比,在树脂22b的涂敷时,相对于各角部6b分别使用四个第二分配器42直接涂敷在四处角部6b。因此,涂敷树脂22b所需的时间t2与从开始注入树脂22a到填充结束为止的时间t1相比,是非常短的时间。因此,通过利用其时间差Δt=t1-t2,来并行进行树脂22a的注入和树脂22b的涂敷。其结果,注入步骤S34所需的时间被缩短。从而,模块21的生产率良好。
通过经过以上的步骤,角部6b被涂敷树脂22b,除去角部6b以外的半导体元件6的下面部分被涂敷树脂22a。由此,树脂22a的涂敷量减少相当于涂敷在角部6b上的树脂22b的量。由于树脂22a的涂敷量减少,因此,在注入步骤S34中,可抑制树脂22a从半导体元件6的下方即间隙51溢出到间隙51的外部。因此,即使半导体元件6和芯片部件5之间的间隙53小,也可抑制树脂22a覆盖芯片部件5。从而,能容易得到衬底2上以高密度安装芯片部件5的模块21。
进而,通过经过以上的步骤,芯片部件5或焊料3、和树脂22a之间形成间隙52。即,在第一注入步骤中,注入树脂22a时,抑制树脂22a从间隙51溢出到间隙51的外部。因此,即使树脂22a从间隙51流出,在固定芯片部件5的焊料3和树脂22a之间也形成间隙52。从而,可抑制树脂22a与邻接于半导体元件6邻接的芯片部件5或焊料3接触。即,通过以往的制作方法制造的模块中,在与半导体元件邻接的芯片部件和半导体元件之间的距离例如是0.3mm的较近的情况下,有时树脂覆盖与半导体元件邻接的芯片部件和焊料。芯片部件和衬底之间的间隙比半导体元件和衬底之间的间隙窄。由此,树脂不易进入芯片部件和衬底之间的间隙。从而,也存在如下的情况:在芯片部件和衬底之间形成有未填充树脂的空隙的状态下,树脂覆盖芯片部件和焊料。还有,在以往的模块回流焊接在母衬底上的情况下,焊料由于加热而熔融。此时,焊料除去空隙以外都被树脂覆盖。有时由于熔融时的焊料的体积膨胀,导致焊料流出到空隙中,焊料彼此在芯片部件下方短路。从而,在以往的模块中,不能缩小芯片部件和半导体元件之间的距离。然而,本发明的模块21可抑制树脂22a与邻接于半导体元件6的芯片部件5、或焊料3接触。由此,在将模块21焊接于母衬底(未图示)上的情况下,焊料3不易流入芯片部件5和衬底2之间的间隙中。从而,可抑制芯片部件5的下方的焊料3的短路。
另外,图6A到图6C是注入步骤S34中的模块21的要部剖面图。还有,按图6A、图6B、图6C的顺序,表示注入步骤S34的时间经过。进而,图7A是在角部6b的顶点附近接近设有两点树脂22b的状态的模块的要部放大剖面图。图7B是图7A所示的模块的要部放大侧视图。另外,图7C是在角部6b的顶点附近,两点的树脂22b彼此远离而涂敷的状态的模块的要部放大剖面图。进而,图7D是图7C所示的模块的要部放大侧视图。
如图6A到图6C所示,在树脂22a到达角部6b之前涂敷树脂22b。树脂22b优选在作为角部6b的顶点的位置只涂敷一处。还有,关于树脂22b只涂敷一处的优选理由,首先,使用图7A到图7D说明对角部6b涂敷多处树脂22b的情况。
首先,如图7A和图7B所示,由两点树脂22b产生的凹部中滞留的空气没有逃逸空间。由此,空气滞留在凹部中,导致有时在树脂22a和树脂22b的界面残留空隙55。另一方面,如图7C和图7C所示,两点树脂22b彼此远离。然而,由于树脂22b彼此的间隔狭窄,因此,在角部6b中有时产生树脂22a的不填充处56。因此,如图6A到图6C所示,树脂22b优选只在角部6b的顶点涂敷一处。由此,防止树脂22a和树脂22b的界面产生空隙55。进而,还防止树脂22a的不填充处56的产生。从而,树脂22a可靠地填充在半导体元件6和衬底2之间的间隙51中。
其次,对注入步骤S34以后的步骤进行说明。在注入步骤S34后,设有反转步骤S35。在反转步骤S35中,如图8A所示,向搭载面2a侧成为下方的方向180度反转衬底2。进而,在反转步骤S35中,在衬底2保持反转的状态下,进行固化步骤S36。在固化步骤S36中,加热衬底2,使树脂22a和树脂22b同时固化。从而,对半导体元件6和芯片部件5施加的加热次数减少。由此,可抑制由于加热而可能引起的半导体元件6和芯片部件5的特性的变化等。另外,固化步骤S36进行一次即可,故模块21的生产率良好。
在本实施方式中,在固化步骤S36中,在安装半导体元件6的搭载面2a侧成为下方的状态下加热衬底2。由此,树脂22a和树脂22b的粘度随着温度上升而降低,由此如图8B所示,树脂22a和树脂22b向半导体元件6的顶面6c侧流动。因此,可抑制树脂22a和树脂22b在衬底2上扩散。进而,树脂22a和树脂22b覆盖半导体元件6的硅衬底6d和再配线层的界面(未图示)。即,例如,树脂22a的边界线22c向顶面6c侧移动,覆盖硅衬底6d和再配线层的界面。进而,通过继续加热,树脂22a和树脂22b在覆盖硅衬底6d和再配线层的界面的状态下固化。因此,硅衬底6d和再配线层的界面的位置中的树脂22a和树脂22b的厚度变厚。其结果,可抑制硅衬底6d和再配线层的界面中的树脂22a和树脂22b中产生裂纹或剥离等。
还有,即使在固化步骤S36的加热的温度条件下,树脂22b也使用比树脂22a能保持高粘度的树脂材料。即,树脂22b具有比树脂22a的粘度大的粘度。从而,即使在固化步骤S36中加热的情况下,也可抑制树脂22b在衬底2上扩散。还有,即使在树脂22b软化的情况下,也以顶面6c朝向下方的状态被加热,因此,可抑制树脂22b在衬底2上扩散。还有,例如,树脂22a的常温下的粘度是约10Pa·s,树脂22b的常温下的粘度是约30Pa·s。
如上所述,在树脂22a到达角部6b之前,涂敷树脂22b。由此,在树脂22b和衬底2之间不夹有树脂22a,树脂22b和衬底2直接连接。从而,树脂22b不易受到由于固化步骤S36的加热而使树脂22a软化的影响。进而树脂22b是高粘度,因此,树脂22b不易在衬底2上扩散。
还有,固化步骤S36中的加热温度是比焊料3或焊料块23的熔点低的温度。在比焊料3或焊料块23的熔点低的温度下,使树脂22a和树脂22b固化。由此,在固化步骤S36中,可抑制焊料3和焊料块23流出。因此,可抑制半导体元件6或芯片部件5、和衬底2之间的连接不良等的产生。由此,在固化步骤S36中,树脂22a的固化和树脂22b的固化完成。如上所述,做成模块21。
如上所述,在固化步骤S36中,树脂22a和树脂22b在衬底2上不易扩散。由此,可抑制树脂22a和树脂22b覆盖芯片部件5。从而,半导体元件6和芯片部件5之间的间隔53设定为较小,从而,能够在衬底2上高密度安装部件。还有,根据实验结果可知,即使半导体元件6和芯片部件5之间的间隔53接近到0.3mm而进行部件安装,也没有引起树脂22a和树脂22b覆盖芯片部件5的情况。
还有,在上述制造方法中,在注入步骤S34中,同时注入并涂敷树脂22a和树脂22b,且在固化步骤S36中,树脂22a和树脂22b被同时固化。然而,如图9所示,注入步骤S34也可以是具有注入树脂22a的第一注入步骤S341、和涂敷树脂22b的第二注入步骤S342的制造方法。即,在第二注入步骤S342中,向角部6b涂敷树脂22b,涂敷树脂22b结束后,进行第一注入步骤S341,注入树脂22a。还有,在第二注入步骤S342中,也可以使用一根分配器42,按顺序向角部6b各涂敷一处树脂22b。在这种情况下,用于涂敷树脂22b的分配器42由于是由一根分配器42涂敷树脂22b,因此,可实现低价的涂敷设备。通过在第二注入步骤S342之后执行第一注入步骤S341,使得树脂22a的涂敷量减少相当于涂敷在角部6b上的树脂22b的量。因此,在第一注入步骤S341中,可抑制在注入树脂22a时,树脂22a从间隙51溢出到间隙51的外部。因此,例如,即使树脂22a从间隙51中流出,也在固定芯片部件5的焊料3和树脂22a之间形成间隙52。
另外,如图10所示,固化步骤S36也可以是具有固化树脂22a的第一固化步骤S361、和固化树脂22b的第二固化步骤S362的制造方法。即,在第二注入步骤S342中,向角部6b涂敷树脂22b。在树脂22b的涂敷结束后,在注入树脂22a之前,在第二固化步骤S362中,预先使树脂22b固化。进而,执行第一注入步骤S341,注入树脂22a。在这种情况下,也在树脂22a到达角部6b之前先涂敷树脂22b。由此,树脂22a的注入量被控制为较少,进而,具有抑制树脂22a在衬底2上扩散的效果。
进而,如图11A所示,反转步骤S35也可以是具有固化树脂22a前的第一反转步骤S351、和固化树脂22b前的第二反转步骤S352的制造方法。即,在第二注入步骤S342中,向角部6b涂敷树脂22b。在树脂22b的涂敷结束后、注入树脂22a之前,在第二反转步骤S352中,向搭载面2a侧成为下方的方向180度反转衬底2。其次,在第二固化步骤S362中,预先固化树脂22b。其次,执行第一注入步骤S341,注入树脂22a。在这种情况下,也在树脂22a达到角部6b之前先涂敷树脂22b。由此,树脂22a的注入量被控制为较少,进而,抑制树脂22a在衬底2上扩散。
还有,如图11B所示,也可以在执行第一注入步骤S341之前,执行正转步骤S37,向搭载面2a侧成为上方的方向180度反转衬底2。在这种情况下,在执行第一注入步骤S341时,以搭载面2a侧成为上方的状态注入树脂22a。

Claims (10)

1.一种模块的制造方法,其是具有倒装式安装于衬底上的半导体元件、和焊接连接于所述衬底上的芯片部件的半导体安装衬底的制造方法,其特征在于,包括:
在所述衬底上安装所述芯片部件和所述半导体元件的安装步骤;
从所述半导体元件的侧面的中央部向所述半导体元件和所述衬底之间的间隙注入热固性的第一树脂的第一注入步骤;
在所述第一树脂到达所述半导体元件的角部之前,向所述角部涂敷具有比所述第一树脂的粘度大的粘度的热固性的第二树脂的第二注入步骤;
加热所述衬底,使所述第一树脂和所述第二树脂固化的固化步骤。
2.根据权利要求1所述的模块的制造方法,其特征在于,
同时进行所述第一注入步骤和所述第二注入步骤。
3.根据权利要求1所述的模块的制造方法,其特征在于,
所述第一树脂以所述衬底的安装有所述半导体元件的侧成为下方的状态被固化。
4.根据权利要求1所述的模块的制造方法,其特征在于,
所述第一注入步骤在所述第二注入步骤后执行。
5.根据权利要求1所述的模块的制造方法,其特征在于,
所述固化步骤包括:在所述第一注入步骤后使所述第一树脂固化的第一固化步骤;
在所述第一注入步骤前使所述第二树脂固化的第二固化步骤。
6.根据权利要求5所述的模块的制造方法,其特征在于,
所述第二树脂以所述衬底的安装有所述半导体元件的侧成为下方的状态被固化。
7.根据权利要求1所述的模块的制造方法,其特征在于,
所述固化步骤中,使所述第一树脂和所述第二树脂同时固化。
8.根据权利要求1所述的模块的制造方法,其特征在于,
所述第一注入步骤中,在从所述半导体元件和所述衬底之间的所述间隙流出的所述第一树脂、和固定所述芯片部件的焊料之间设置间隙,注入所述第一树脂。
9.根据权利要求1所述的模块的制造方法,其特征在于,
分别对所述半导体元件的所述角部的四个顶点各涂敷一处所述第二树脂。
10.一种模块,其特征在于,具备:
衬底;
半导体元件,其使用焊料块而倒装式安装于所述衬底上;
芯片部件,其接近所述半导体元件而焊接连接于所述衬底上;
第一树脂,其形成在所述半导体元件和所述衬底之间的间隙中,且具有热固性;
第二树脂,其连接所述半导体元件的角部和所述衬底之间,且具有热固性,
所述第二树脂的粘度比所述第一树脂的粘度大。
CN2007101290745A 2006-07-20 2007-07-11 模块和模块的制造方法 Expired - Fee Related CN101110374B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-197907 2006-07-20
JP2006197907A JP4882570B2 (ja) 2006-07-20 2006-07-20 モジュールの製造方法と、それにより製造したモジュール
JP2006197907 2006-07-20

Publications (2)

Publication Number Publication Date
CN101110374A true CN101110374A (zh) 2008-01-23
CN101110374B CN101110374B (zh) 2010-06-02

Family

ID=38970660

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101290745A Expired - Fee Related CN101110374B (zh) 2006-07-20 2007-07-11 模块和模块的制造方法

Country Status (3)

Country Link
US (1) US7704797B2 (zh)
JP (1) JP4882570B2 (zh)
CN (1) CN101110374B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102823336A (zh) * 2010-09-27 2012-12-12 松下电器产业株式会社 电子零件安装方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1914798A3 (en) * 2006-10-18 2009-07-29 Panasonic Corporation Semiconductor Mounting Substrate and Method for Manufacturing the Same
JP4752717B2 (ja) * 2006-10-18 2011-08-17 パナソニック株式会社 モジュールの製造方法
CN103137611A (zh) * 2013-01-22 2013-06-05 日月光半导体制造股份有限公司 晶片堆迭构造及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2701766B2 (ja) * 1995-01-27 1998-01-21 日本電気株式会社 半導体装置用リ−ドフレ−ム及びこれを用いるモ−ルド装置
KR0181615B1 (ko) * 1995-01-30 1999-04-15 모리시다 요이치 반도체 장치의 실장체, 그 실장방법 및 실장용 밀봉재
JP3367886B2 (ja) 1998-01-20 2003-01-20 株式会社村田製作所 電子回路装置
JP4356581B2 (ja) * 2004-10-12 2009-11-04 パナソニック株式会社 電子部品実装方法
EP1914798A3 (en) * 2006-10-18 2009-07-29 Panasonic Corporation Semiconductor Mounting Substrate and Method for Manufacturing the Same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102823336A (zh) * 2010-09-27 2012-12-12 松下电器产业株式会社 电子零件安装方法
CN102823336B (zh) * 2010-09-27 2015-07-22 松下电器产业株式会社 电子零件安装方法

Also Published As

Publication number Publication date
JP4882570B2 (ja) 2012-02-22
JP2008028075A (ja) 2008-02-07
CN101110374B (zh) 2010-06-02
US7704797B2 (en) 2010-04-27
US20080017969A1 (en) 2008-01-24

Similar Documents

Publication Publication Date Title
JP5039917B2 (ja) 導電性結合材の充填技術
CN101156238B (zh) 电子零件连接用突起电极与电子零件安装体的制造方法
CN101110374B (zh) 模块和模块的制造方法
JPH11214586A (ja) 電子回路装置
CN102446776A (zh) 电子装置的制造方法及电子装置
CN101292336A (zh) 电子部件的安装方法
JP2003007902A (ja) 電子部品の実装基板及び実装構造
JPS5873126A (ja) 半導体装置の実装方法
JP5228479B2 (ja) 電子装置の製造方法
JP4752717B2 (ja) モジュールの製造方法
JP3176028B2 (ja) フリップチップ実装方法及びフリップチップ実装構造
CN100542380C (zh) 电子零部件安装方法及其使用的电路板和电路板单元
JP2002016192A (ja) 電子部品の実装構造および実装方法
KR100980454B1 (ko) 전도성 패턴 필름의 접합 방법
JP2004047773A (ja) 実装基板の製造方法
JP3678622B2 (ja) テープキャリアパッケージ
FR2791471A1 (fr) Procede de fabrication de puces de circuits integres
CN101266961A (zh) 覆晶封装结构及其制造方法
US8101870B2 (en) Method for manufacturing printed circuit board, printed circuit board, and electronic apparatus
JP4215685B2 (ja) 電子回路素子の製造方法
JP3349361B2 (ja) 半導体装置及びその製造方法
KR100980455B1 (ko) 전도성 패턴 필름 및 이것의 접합 방법
JP3767769B2 (ja) 半導体チップの実装方法
JP2024066740A (ja) 吐出素子ユニットの製造方法、吐出素子ユニット用の基板および吐出素子ユニット
KR100813286B1 (ko) 언더필 주입방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100602

Termination date: 20140711

EXPY Termination of patent right or utility model