JP2006339524A - 電子装置及びその製造方法 - Google Patents

電子装置及びその製造方法 Download PDF

Info

Publication number
JP2006339524A
JP2006339524A JP2005164387A JP2005164387A JP2006339524A JP 2006339524 A JP2006339524 A JP 2006339524A JP 2005164387 A JP2005164387 A JP 2005164387A JP 2005164387 A JP2005164387 A JP 2005164387A JP 2006339524 A JP2006339524 A JP 2006339524A
Authority
JP
Japan
Prior art keywords
solder
substrate
mounting
electronic device
mounting component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005164387A
Other languages
English (en)
Other versions
JP4533248B2 (ja
Inventor
Takashi Otsuka
孝 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005164387A priority Critical patent/JP4533248B2/ja
Priority to KR1020060048964A priority patent/KR20060126368A/ko
Priority to EP06252847A priority patent/EP1729337A3/en
Priority to TW095119564A priority patent/TW200707671A/zh
Priority to CNA2006100833491A priority patent/CN1873970A/zh
Priority to US11/421,942 priority patent/US20060273461A1/en
Publication of JP2006339524A publication Critical patent/JP2006339524A/ja
Application granted granted Critical
Publication of JP4533248B2 publication Critical patent/JP4533248B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305Affixing by adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989Coating free areas, e.g. areas other than pads or lands free of solder resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10727Leadless chip carrier [LCC], e.g. chip-modules for cards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10977Encapsulated connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305Moulding and encapsulation
    • H05K2203/1316Moulded encapsulation of mounted components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49169Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171Assembling electrical component directly to terminal or elongated conductor with encapsulating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 実装部品をはんだを用いて基板に実装する構造を有した電子装置及びその製造方法に関し、加熱時に電極パターン間に短絡が発生したり、封止樹脂内にクラックが発生したりすることを防止しうる電子装置及びその製造方法を提供する。
【解決手段】 フットパターン24A,24B及びソルダーレジスト25が設けられると共にソルダーレジスト25の開口部からフットパターン24A,24Bが露出する構成とされた基板23と、はんだ26により基板23に実装される実装部品20A,20Bと、基板23上に形成されて実装部品20A,20Bを封止する封止樹脂29とを有し、かつ、はんだ26の一部(乗り上げ部26A,26B)が実装部品20A,20Bの下部においてソルダーレジスト25の上部に乗り上げた構成とする。
【選択図】 図9

Description

本発明は電子装置及びその製造方法に係り、特に実装部品をはんだを用いて基板に実装する構造を有した電子装置及びその製造方法に関する。
近年、電子装置に対する小型化への要求は増大しており、これに伴い電子装置に内設される実装装置を基板に対して実装するのに、表面実装及びフリップチップ実装を用いることが多くなってきている(例えば、特許文献1参照)。
表面実装の一例について、図1乃至図6を用いて説明する。図1は第1従来例である電子装置を示しており、図2は第1従来例である電子装置に用いられている基板3を示している。基板3は、表面に実装部品1A,1Bがはんだ付けされるフットパターン4A,4Bが形成されている。また、基板3の表面には、フットパターン4A,4Bの他にも種々の配線パターン(図示せず)が形成されており、この配線パターンを保護するために基板3の表面にはソルダーレジスト5が形成されている。
ソルダーレジスト5は絶縁性を有した樹脂であり、フットパターン4A,4Bと対向する位置には、図2に示すように開口部7A,7Bが形成されている。従って、ソルダーレジスト5の開口部7A,7Bの形成位置においては、フットパターン4A,4Bが露出した状態となっている。
実装部品1A,1Bは、このソルダーレジスト5の開口部7A,7Bから露出したフットパターン4A,4Bにはんだ6を用いて表面実装される。具体的には、実装部品1Aはセラミックチップ部品であるため、その両側部に実装部品電極2Aが設けられている。また、実装部品1Bは発振子等の電子素子であり下面に実装部品電極2Bが形成されている。そして、実装時にはフットパターン4A,4Bにはんだペーストを配設しておき、このはんだペーストが配設された各フットパターン4A,4B上に各電極2A,2Bが位置するよう実装部品1A,1Bを基板3に搭載する。この状態でリフロー処理を行うことにより、実装部品1A,1Bは基板3にはんだ6により表面実装される。
図4に示す電子装置も、図1に示した電子装置と略同一の構成である。しかしながら、図1に示した電子装置は、ソルダーレジスト5に形成された開口部7A,7Bの面積がフットパターン4A,4Bの面積よりも小さく、フットパターン4A,4Bの外周部分がソルダーレジスト5により覆われた構成とされている。これに対して図4に示した電子装置は、ソルダーレジスト5に形成された開口部7A,7Bの面積がフットパターン4A,4Bの面積よりも大きく、よってフットパターン4A,4Bはその全部がソルダーレジスト5から露出した構成とされている(図5参照)。
特開2005−109187号公報
ところで、従来の電子装置では、図1及び図4に示されるように、基板3上に実装部品1A,1Bが露出された状態で、換言するとむき出しの状態で実装される構造のものが多かった。しかしながら、このむき出しの実装構造では、実装部品1A,1Bや配線パターンの配置や構造が簡単にわかってしまい、ノウハウの保護の点から問題があった。
これを防止する手段としては、図3及び図6に示すように、実装部品(図3及び図6では実装部品1Aのみを示す)を封止樹脂9により封止することが考えられる。このように構成した電子装置10A,10では、封止樹脂9として不透明樹脂を用いることにより、実装部品1A,1Bや配線パターンの配置や構造を外部から見られないようにすることができる。
しかしながら、基板3に実装された実装部品1Aは、ソルダーレジスト5との間に微小な間隙(各図に矢印Δhで示す)が形成されている。この間隙Δhの大きさは、実装部品1Aの大きさやはんだ6の配設量等によりばらつきがあるが、例えば5〜10μm程度の間隙となる。
このように実装部品1Aとソルダーレジスト5(基板3)との間に微細な間隙が形成された場合、封止樹脂9の形成時にこの微細な間隙までは封止樹脂9が入り込めず、よって実装部品1Aとソルダーレジスト5との間に封止樹脂9の存在しない空隙が発生してしまう。
このように封止樹脂9内に空隙が発生すると、電子装置10A,10Bの実装時に加熱処理が行なわれてはんだ6が溶融した場合には、はんだ6の周囲は封止樹脂9で封止されているため、溶融したはんだ6は間隙内に侵入し、実装部品電極2A間で短絡が発生してしまうおそれがある。また、加熱により間隙内の空気が膨張してしまい、封止樹脂9にクラックが発生するおそれもある。
本発明は上記の点に鑑みてなされたものであり、実装部品と基板との離間距離を大きくすることにより、加熱時において電極パターン間に短絡が発生することを防止しうると共に封止樹脂内にクラックが発生することを防止しうる電子装置及びその製造方法を提供することを目的とする。
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
請求項1記載の発明に係る電子装置は、
表面に電極パターン及びソルダーレジストが設けられると共に、該ソルダーレジストに形成された開口から前記電極パターンが露出する構成とされた基板と、
はんだを用いて実装部品電極を前記電極パターンに接合することにより前記基板に実装される実装部品と、
前記基板上に形成され、前記実装部品を封止する封止樹脂とを有し、
前記はんだの一部が前記ソルダーレジストの上部に乗り上げた構成としたことを特徴とするものである。
上記発明によれば、はんだの一部がソルダーレジストの上部に乗り上げた構成となるため、実装部品と基板との離間距離を大きく取ることができるため、封止樹脂を確実に実装部品と基板との間に導入させることができる。
また、請求項2記載の発明は、
請求項1記載の電子装置において、
前記ソルダーレジストは、前記基板を平面視した場合に、前記実装部品電極と前記電極パターンとが対向する領域に重畳するオーバーラップ部を有することを特徴とするものである。
上記発明によれば、ソルダーレジストに実装部品電極と電極パターンとが対向する領域に重畳するオーバーラップ部を形成したことにより、容易にはんだの一部をソルダーレジスト(オーバーラップ部)の上部に乗り上げさせることができる。
また、請求項3記載の発明は、
請求項1または2記載の電子装置において、
前記実装部品と前記基板とが対向する部位における前記ソルダーレジストを除去したことを特徴とするものである。
上記発明によれば、実装部品と基板とが直接対向し、両者間にソルダーレジストが存在しないため、実装部品の基板からの高さを更に大きく取ることができ、封止樹脂をより確実に実装部品と基板との間に導入させることができる。
また、請求項4記載の発明は、
表面に電極パターン及びソルダーレジストが設けられると共に、該ソルダーレジストに形成された開口から前記電極パターンが露出する構成とされた基板と、
実装部品電極が、前記電極パターンの開口から露出した部分にはんだにより接合されることにより、前記基板に実装される実装部品と、
前記基板上に形成され、前記実装部品を封止する封止樹脂とを有し、
前記電極パターンに、前記はんだに埋設される被埋設部材を設けたことを特徴とするものである。
上記発明によれば、電極パターンにはんだに埋設される被埋設部材を設けたことにより、電極パターンにはんだを配設し際に埋設部材ははんだの内部に埋設されるため、はんだの高さは被埋設部材を設けないときの高さに比べて高くなる。これにより、実装部品と基板との離間距離を大きく取ることができるため、封止樹脂を確実に実装部品と基板との間に導入させることができる。
また、請求項5記載の発明は、
請求項4記載の電子装置において、
前記被埋設部材を前記ソルダーレジストにより形成したことを特徴とするものである。
上記発明によれば、被埋設部材をソルダーレジストにより形成したことにより、被埋設部材をソルダーレジストの形成時に同時形成することが可能となる。
また、請求項6記載の発明は、
請求項4または5記載の電子装置において、
前記被埋設部材は、前記基板を平面視した場合に、前記実装部品電極と前記電極パターンとが対向する領域に設けられていることを特徴とするものである。
上記発明によれば、実装部品電極と電極パターンとが対向する領域に被埋設部材が設けられるため、被埋設部材を確実にはんだ内に埋設することができる。
また、請求項7記載の発明は、
表面に電極パターン及びソルダーレジストが設けられると共に、該ソルダーレジストに形成された開口から前記電極パターンが露出する構成とされた基板の前記電極パターンに対し、はんだを配設するはんだ配設工程と、
実装部品電極が設けられた実装部品を、該実装部品電極を前記電極パターンに前記はんだを用いて実装する実装工程と、
前記実装部品を封止する封止樹脂を前記基板上に形成する封止工程と有する電子装置の製造方法であって、
前記実装工程を実施する前に、前記基板上の前記実装部品が実装される実装位置に対応する位置にはんだ付けに必要な活性力を有する熱硬化可能な接着剤を配設することを特徴とするものである。
上記発明によれば、実装工程を実施する前にはんだ付けに必要な活性力を有する熱硬化可能な接着剤を配設するため、実装時には実装部品をこの接着剤を用いて基板に固定することができる。また、実装時に実装部品を配線パターンにはんだ付けする際、接着剤に含まれる活性剤によりはんだは活性化するため、はんだ付けを確実に行うことができる。また、封止工程においては、実装部品と基板との間には接着剤が存在しているため、封止樹脂が形成された際に実装部品と基板との間に間隙が発生するようなことはない。
本発明によれば、実装部品と基板との離間距離を大きく取ることができるため、封止樹脂を確実に実装部品と基板との間に導入させることができ、よって封止樹脂を形成しても実装部品と基板との間に間隙が生じることはない。これにより、この間隙内にはんだが侵入して実装部品電極間で短絡が発生することを防止できると共に、この間隙内の空気が加熱により膨張して封止樹脂等に悪影響を及ぼすことを防止でき、よって電子装置の信頼性を高めることができる。
次に、本発明を実施するための最良の形態について図面と共に説明する。
図7乃至図9は、本発明の第1実施例である電子装置30Aを説明するための図である。図7は電子装置30Aの封止樹脂29を配設する前の状態を示す側面図であり、図8は電子装置30Aを構成する基板23の平面図であり、図9は本電子装置30Aの側断面図である。
電子装置30Aは、大略すると実装部品20A,20B、基板23、及び封止樹脂29等により構成されている。実装部品20Aは、例えば抵抗やコンデンサー等のセラミックチップ部品であり、両側部に実装部品電極22Aが形成されている。また、実装部品20Bは、例えばSAWフィルターや発振子等の電子素子であり、下面に実装部品電極22Bが形成されている。
基板23は例えばプリント配線基板であり、その表面にフットパターン24A,24Bが形成されている。フットパターン24Aは実装部品20Aを実装するための電極パターンであり、またフットパターン24Bは実装部品20Bを実装するための電極パターンである。また、基板23の表面には、フットパターン24A,24Bの他にも種々の配線パターン31が形成されている。尚、本実施例では、配線パターン31は実装部品20Bと対向する位置にも配設されている。
ソルダーレジスト25は、この配線パターン31を保護するため、基板23の表面に形成されている。ソルダーレジスト25は、はんだ付けを行う場合に、フットパターン24A,24B以外の導体(例えば、配線パターン31)にはんだ26が付着しないよう基板23の表面に配設されるものである。このソルダーレジスト25は、スクリーン印刷等により比較的容易に所望の形状で形成することができる。
図2に示すように、ソルダーレジスト25には開口部27A,27Bが形成されている。この開口部27A,27Bは、基板23に形成されているフットパターン24A,24Bの形成位置に対応して形成されている。具体的には、開口部27Aは実装部品20Aを実装するフットパターン24Aに対応して形成されており、開口部27Bは実装部品20Bを実装するフットパターン24Bに対応して形成されている。
また、開口部27Aの図中矢印X方向の長さL1は、実装状態における実装部品20A(図8では、外形を二点鎖線で示す)の矢印X方向の長さL2よりも短くなるよう構成されている(L2>L1)。また、開口部27Bは実装部品20Bの下部レジスト25Aを挟んで図8中左右に分かれて2個形成されているが、2個の開口部27Bを含めた図中左端部と右端部との長さL3は、実装状態における実装部品20B(図8では、外形を二点鎖線で示す)の矢印X方向の長さL4よりも短くなるよう構成されている(L4>L3)。
ここで、各フットパターン24A,24Bとソルダーレジスト25との関係に注目する。本実施例では、フットパターン24A,24Bの一部がソルダーレジスト25により覆われた構成とされている。以下、このソルダーレジスト25のフットパターン24Aを一部覆う部分をオーバーラップ部32Aといい、ソルダーレジスト25のフットパターン24Bを一部覆う部分をオーバーラップ部32Bというものとする。
この各オーバーラップ部32A,32Bは、各フットパターン24A,24Bの外側位置に設けられている。本実施例においては、オーバーラップ部32Aは図中矢印X方向にのみ延在するよう設けられており、その幅寸法は図中矢印X1で示す幅とされている。
このオーバーラップ部32A,32Bは、実装状態における実装部品20A,20Bの領域(図8に二点鎖線で示す領域)の内部に位置するよう構成されている。換言すると、実装部品20A,20Bを基板23に実装した際、オーバーラップ部32A,32Bは実装部品20A,20Bと対向するよう構成されている。
また本実施例では、一対のフットパターン24A,24Aの間におけるソルダーレジスト25は、除去された構成となっている。よって、図7に示すように、封止樹脂29による封止前の状態では、実装部品20Aは基板23に直接対向した状態となっている。
これに対して、実装部品20Bの配設側では、左右のフットパターン24Bの間に配線パターン31が配設されている。この配線パターン31を保護するため、実装部品20Bの配設側においては左右のフットパターン24Bの間に下部レジスト25Aが形成された構成とされている。
実装部品20A,20Bを基板23に実装するには、フットパターン24A,24B上にはんだペーストを配設する。この際、ハンダペーストは、フットパターン24A,24Bの上部ばかりではなく、オーバーラップ部32Aの上部にも配設する。
次に、このはんだペーストが配設された各フットパターン24A,24B上に各電極22A,22Bが位置するよう位置決めを行い、その上で実装部品20A,20Bを基板23に装着する。この状態で、実装部品20A,20Bははんだペーストにより基板23に仮止めされる。
続いて、この実装部品20A,20Bが仮止めされた基板23をリフロー炉に装着し、リフロー処理を行う。これにより、はんだペースト内の有機成分は気化し、またはんだは溶融する。そして、溶融したはんだ26が冷却固化することにより、実装部品20A,20Bの実装部品電極22A,22Bは、はんだ26によりフットパターン24A,24Bにはんだ付けされる。
図7は、実装部品20A,20Bが、はんだ26によりフットパターン24A,24Bに固定された状態を示している。ここで、本実施例におけるはんだ26に注目すると、本実施例では、はんだ26の一部がソルダーレジスト25の上部に乗り上げた構成となっている(以下、はんだ26がソルダーレジスト25の上部に乗り上げた部分を乗り上げ部26A,26Bというものとする)。
このように、はんだ26の一部がソルダーレジストの上部に乗り上げた構成となるため、実装状態で実装部品20Aはソルダーレジスト25の表面に対して乗り上げ部26Aの厚さ(図7に矢印ΔH1で示す)だけ高くなり、同様に実装部品20Bはソルダーレジスト25の表面に対して乗り上げ部26Bの厚さ(図7に矢印ΔH2で示す)だけ高くなる。
この乗り上げ部26A,26Bの厚さ(ΔH1、ΔH2)は、フットパターン24A,24B上でオーバーラップするオーバーラップ部32A,32Bの面積(換言すると、フットパターン24A,24Bの露出面積)や、はんだ26の配設量等により調整することが可能である。
また、もともとはんだとの親和性の低いソルダーレジスト25上に乗り上げ部26A,26B(はんだ26)を形成するには、フットパターン24A,24Bの外部に露出した部分が、実装部品20A,20Bの実装領域(図8に二点鎖線で示す)よりも外側にないように、返って実装部品20A,20Bの実装領域なるべく内側に位置するようにすることが重要である。また、オーバーラップ部32A,23Bは、実装部品20A,20Bを実装した状態の基板23を平面視した場合に、実装部品電極22A,22Bとフットパターン24A,24Bとが対向する領域と重畳領域に配設することが重要である。
上記の構成とすることにより、乗り上げ部26A,26Bが実装部品20A,20Bの外周から外部に漏れ出すことを防止でき、よって乗り上げ部26A,26Bを実装部品20A,20Bと基板23(フットパターン24A,24B、オーバーラップ部32A,32B)との間に保持させることができる。
よって、従来(図1乃至図6参照)に比べて、実装部品20A,20Bを基板23に対して大きく離間させることが可能となる。具体的には、実装部品20Aの実装側においては、実装部品20Aの実装位置の下部のソルダーレジスト25も除去されているため、基板23と実装部品20Aとの離間距離は図7に矢印Z1で示す距離となる。
また、実装部品20Bの実装側においては、実装部品20Bと基板23との間に配線パターン31の存在により下部レジスト25Aが形成されているが、この下部レジスト25Aの表面と実装部品20Bの下面との間の離間距離は図中矢印Z2で示す距離となる。
いずれの離間距離Z1,Z2も、従来(図3及び図6に示すΔH)に比べて大きくすることができる。具体的には、実装部品20A,20の大きさ、フットパターン24Aの露出面積、はんだ26の配設量等により変動はするものの、例えば離間距離Z1,Z2は20μm〜30μmとすることができる。
封止樹脂29は、図9に示すように、基板23に配設された実装部品20A,20Bを封止するように形成される。この封止樹脂29はエポキシ系の樹脂であり、例えばトランスファーモールド法を用いて形成される。
本実施例では、上記のように、実装部品20A,20Bと基板23との離間距離Z1,Z2を大きく取ることができるため、封止樹脂29を確実に実装部品20A,20Bと基板23との間に導入させることができる。特に、実装部品20Aの実装側では、実装部品20Aと基板23との間にソルダーレジスト25が存在しないため、より確実に封止樹脂29を導入させることができる。
このように本実施例に係る電子装置30Aでは、封止樹脂29は実装部品20A,20Bと基板23との間に導入されるため、実装部品20A,20Bと基板23との間に間隙が発生するようなことはない。よって、電子装置30Aの実装時等において加熱が行なわれても、各フットパターン24A,24B間ではんだ26による短絡が発生することはなく、また間隙内の空気が膨張して封止樹脂29に悪影響を及ぼすようなこともない。よって、電子装置30Aの信頼性を高めることができる。
図10は、上記した本発明の第1実施例の変形例である電子装置に設けられる基板23を示している。図8に示した第1実施例においては、オーバーラップ部32A,32Bが図中矢印X方向にのみ延在するよう設けた構成とした。これに本変形例では、オーバーラップ部32A,32Bが図中矢印X方向ばかりでなく、図中矢印Y方向にも延在するよう設けたことを特徴とするものである。
図8に示す例では、オーバーラップ部32A,32Bの、矢印Y方向にも延在している部分の幅寸法は図中矢印Y1,Y2で示す幅とされている。本変形例のように、オーバーラップ部32A,32Bの形成位置は、フットパターン24A,24Bの一辺に限定されるものではなく、二辺に形成されてもよいものである。
続いて、本発明の第2実施例について説明する。
図11乃至図13は、本発明の第2実施例である電子装置30Bを説明するための図である。尚、図11乃至図13において、図7乃至図9に示した第1実施例に係る電子装置30Aと同一構成については同一符号を付し、その説明を省略するものとする。
前記した第1実施例に係る電子装置30Aでは、はんだ26の一部がソルダーレジスト25の上部に乗り上げて乗り上げ部26A,26Bを形成することにより、実装部品20A,20Bの基板23に対する高さを高くし、これにより封止樹脂29を確実に実装部品20A,20Bと基板23との間に導入させるようにしたことを特徴としている。
これに対して本実施例に係る電子装置30Aでは、フットパターン24A,24Bにはんだ26に埋設される被埋設部材35を設けたことを特徴とするものである。この被埋設部材35は、ソルダーレジスト25の形成時に一括的に形成されるものであり、よってソルダーレジスト25と同一材質のものである。
また、被埋設部材35の形成位置は、図12に示すように、各フットパターン24A,Bの略中央位置に選定されている。前記のように、ソルダーレジスト25はスクリーン印刷等により容易に形成できるものであり、その印刷(配設)位置も自由度を持って選定することができる。
よって、被埋設部材35をフットパターン24A,24Bの略中央位置に容易に形成することができる。また、被埋設部材35はソルダーレジスト25と同時形成されるため、電子装置30Bの製造工程の簡単化を図ることができる。
また、本実施例では、フットパターン24A,24Bにオーバーラップ部32A,32Bは設けられておらず、図11及び図12に示すように、各フットパターン24A,24Bは、各開口部28A,28B内に全て露出した構成とされている。
次に、上記のように被埋設部材35が配設されたフットパターン24A,24Bを有する基板23に、実装部品20A,20Bを実装する処理について説明する。実装部品20A,20Bを実装時するには、先ず被埋設部材35が配設されたフットパターン24A,24Bにはんだペーストを配設する。この際、被埋設部材35を覆うようにはんだペーストを配設する。
次に、各フットパターン24A,24B上に各電極22A,22Bが位置するよう基板23に対して実装部品20A,20Bの位置決めを行い、その上で実装部品20A,20Bを基板23に搭載装着する。この状態で、実装部品20A,20Bははんだペーストにより基板23に仮止めされる。
続いて、この基板23をリフロー炉に装着してリフロー処理を行う。これにより、はんだペースト内の有機成分は気化し、またはんだは溶融する。そして、溶融したはんだ26が冷却固化することにより、実装部品20A,20Bの実装部品電極22A,22Bは、はんだ26によりフットパターン24A,24Bにはんだ付けされる。
はんだ26が溶融した際、被埋設部材35はフットパターン24A,24Bの略中央に設けられているため、溶融したはんだ26は表面張力により球に近い形状になろうとする。このため、ソルダーレジスト材からなる被埋設部材35であっても、被埋設部材35ははんだ26の内部に位置した状態となる。そして、この状態ではんだ26が冷却されることにより、被埋設部材35ははんだ26内に埋設された状態となる。
このように、被埋設部材35がはんだ26内に埋設されることにより、はんだ26の高さは被埋設部材35を設けないときの高さに比べて高くなる。即ち、被埋設部材35の体積に相当する分だけ、はんだ26の高さが高くなる。よって、本実施例に係る電子装置30Bにおいても、実装部品20A,20Bと基板23との離間距離を大きく取ることが可能となり、よって封止樹脂29を確実に実装部品20A,20Bと基板23との間に導入させることができる。
よって、本実施例に係る電子装置30Bにおいても、第1実施例に係る電子装置30Aと同様に、実装部品20A,20Bと基板23との間に間隙が発生するようなことはない。よって、電子装置30Aの実装時等において加熱が行なわれても、各フットパターン24A,24B間ではんだ26による短絡が発生することはなく、また間隙内の空気が膨張して封止樹脂29に悪影響を及ぼすようなこともない。よって、電子装置30Bの信頼性を高めることができる。
続いて、本発明の第3実施例について説明する。
図14は本発明の第3実施例である電子装置30Cの断面図であり、図15乃至図17は電子装置30Cの製造方法を説明するための図である。尚、本実施例の説明に用いる図15乃至図17においても、図7乃至図9に示した第1実施例に係る電子装置30Aと同一構成については同一符号を付し、その説明を省略するものとする。
本実施例に係る電子装置30Cは、実装部品20A,20Bと基板23との間にアンダーフィル樹脂36を配設したことを特徴とするものである。このアンダーフィル樹脂36は、隣接するフットパターン24A間及び隣接するフットパターン24B間に配設された下部レジスト25Aと実装部品20A,20Bとの離間部分に配設される。このため、実装状態において、実装部品20A,20Bと基板23との間はアンダーフィル樹脂36で埋められた状態となり間隙が形成されるようなことはない。
よって、電子装置30Cの実装時等において加熱が行なわれても、各フットパターン24A,24B間ではんだ26による短絡が発生することはなく、また間隙内の空気が膨張して封止樹脂29に悪影響を及ぼすようなこともない。よって、電子装置30Bの信頼性を高めることができる。
続いて、電子装置30Cの製造方法について説明する。電子装置30Cを製造するには、予め所定のパターンでフットパターン24A,24Bが形成されると共に、ソルダーレジスト25に所定の形状の開口部27A,27Bが形成された基板23を用意する。本実施例では、フットパターン24A,24Bはソルダーレジスト25に形成された開口部27A,27Bから全て露出した構成とされている。
この基板23に対し、先ずはんだペースト37を配設する処理を実施する(はんだ配設工程)。このはんだ配設工程では、スクリーン印刷法を用いてはんだペースト37を開口部27A,27Bから露出したフットパターン24A,24B上に印刷する。図15は、フットパターン24A,24B上にスクリーン印刷法を用いてはんだペースト37を配設した状態を示している。
続いて、はんだペースト37が配設されたフットパターン24A,24B上に実装部品20A,20Bを配設する。具体的には、実装部品20Aの実装部品電極22Aとフットパターン24Aとを位置決めし、実装部品20Bの実装部品電極22Bとフットパターン24Bとを位置決めし、実装部品電極22A,22Bをはんだペースト37に押し付ける。これにより、実装部品20A,20Bははんだペースト37の有する接着力により基板23に仮止めされた状態となる。
続いて、実装部品20A,20Bが仮止めされた基板23は、リフロー炉に装着されて加熱される。これにより、はんだペースト37内の有機成分は気化すると共にはんだは溶融する。そして、冷却を行うことにより、実装部品電極22A,22Bはフットパターン24A,24Bにはんだ26により固定された状態となる(実装工程)。図16は、実装工程が終了し、実装部品電極22A,22Bがはんだ26により基板23に実装された状態を示している。この状態では、実装部品電極22A,22Bと下部レジスト25Aとの間には間隙が形成されている。
尚、このリフロー処理による加熱時においては、実装部品20A,20Bは封止樹脂29により封止されていないため、はんだ26は溶融しても自由に移動でき、また膨張しても表面張力によりフットパターン24A.24B上から流出するようなことはない。このため、隣接するフットパターン24A間及びフットパターン24B間ではんだ26による短絡が発生するようなことはない。
続いて、実装部品電極22A,22Bと基板23(下部レジスト25A)との間に形成されている間隙にアンダーフィル樹脂36を充填する(アンダーフィル充填工程)。このアンダーフィル樹脂36の充填処理は、例えばディスペンサーを用いて行うことができる。図17は、アンダーフィル充填工程が終了した基板23を示している。
続いて、実装部品電極22A,22Bと下部レジスト25Aとの間にアンダーフィル樹脂36が充填された基板23に対し、実装部品電極22A,22Bを封止するよう封止樹脂29を形成する(封止工程)。この封止樹脂29はエポキシ系の樹脂であり、例えばトランスファーモールド法を用いて形成される。この際、前記のように実装部品電極22A,22Bと下部レジスト25Aとの間にアンダーフィル樹脂36が充填されているため、封止樹脂29内に間隙が形成されるようなことはない。以上の一連の工程を経ることにより、図14に示す電子装置30Cが製造される。
続いて、本発明の第4実施例について説明する。
図18は本発明の第4実施例である電子装置30Dの断面図であり、図19乃至図21は電子装置30Dの製造方法を説明するための図である。尚、本実施例の説明に用いる図19乃至図21においても、図7乃至図9に示した第1実施例に係る電子装置30Aと同一構成については同一符号を付し、その説明を省略するものとする。
本実施例に係る電子装置30Dは、実装部品20A,20Bと基板23との間にフラックスフィル樹脂38を配設したことを特徴とするものである。このフラックスフィル樹脂38は、はんだ付けに必要な活性力を有する熱硬化可能な接着剤である。具体的には、加熱されることにより硬化して接着剤としての機能を奏すると共に、加熱によりはんだ表面の酸化膜を除去すると共にはんだ溶融時における流動性を高める活性剤としての機能を奏するものである。
このフラックスフィル樹脂38は、隣接するフットパターン24A間及び隣接するフットパターン24B間に配設された下部レジスト25Aと実装部品20A,20Bとの離間部分に配設される。このため、実装状態において、実装部品20A,20Bと基板23との間はフラックスフィル樹脂38で埋められた状態となり間隙が形成されるようなことはない。
よって、本実施例に係る電子装置30Dの実装時等において加熱が行なわれても、各フットパターン24A,24B間ではんだ26による短絡が発生することはなく、また間隙内の空気が膨張して封止樹脂29に悪影響を及ぼすようなこともない。よって、電子装置30Dの信頼性を高めることができる。
続いて、電子装置30Dの製造方法について説明する。電子装置30Dを製造するには、予め所定のパターンでフットパターン24A,24Bが形成されると共に、ソルダーレジスト25に所定の形状の開口部27A,27Bが形成された基板23を用意する。本実施例では、フットパターン24A,24Bはソルダーレジスト25に形成された開口部27A,27Bから全て露出した構成とされている。
この基板23に対し、先ずはんだペースト37を配設する処理を実施する(はんだ配設工程)。このはんだ配設工程では、スクリーン印刷法を用いてはんだペースト37を開口部27A,27Bから露出したフットパターン24A,24B上に印刷する。更に、本実施例ではフットパターン24A,24B上にはんだペースト37が配設された基板23をリフロー炉に装着し加熱処理を行い、はんだペースト37内の有機成分を気化させ、フットパターン24,24B上にはんだ26を形成する(はんだ配設工程)。図19は、フットパターン24A,24B上にはんだ26が形成された基板23を示している。
続いて、実装される実装部品20Aの下部位置(隣接するフットパターン24Aの間)及び実装される実装部品20Bの下部位置(隣接するフットパターン24Bの間)にフラックスフィル樹脂38を配設する(フラックスフィル樹脂配設工程)。本実施例では、フラックスフィル樹脂38としてフィルム状のフラックスフィル樹脂を用いている。そして、本実施例では、このフィルム状のフラックスフィル樹脂38を上記の所定位置に配置する。
図20は、このフィルム状のフラックスフィル樹脂38が基板23に配置された状態を示している。同図に示すように、フラックスフィル樹脂38は、フットパターン24A,24Bに形成されているはんだ26の上部を覆うよう配設されている。
尚、このフラックスフィル樹脂38はフィルム状のものに限定されるものではなく、液状のフラックスフィル樹脂38をポッティング等により上記の所定位置に塗布する構成としてもよい。
続いて、フラックスフィル樹脂38が配設された基板23上に実装部品20A,20Bを配設する。具体的には、実装部品20Aの実装部品電極22Aとフットパターン24Aとを位置決めし、実装部品20Bの実装部品電極22Bとフットパターン24Bとを位置決めし、実装部品電極22A,22Bをフラックスフィル樹脂38に押し付ける。
これにより、実装部品20A,20Bはフラックスフィル樹脂38の有する接着力により基板23に仮止めされた状態となる(フラックスフィル樹脂38はこの時点では硬化してない)。また、実装部品20A,20Bの実装部品電極22A,22Bは、はんだ26と当接した状態となる。図21は、実装部品20A,20Bが基板23に仮止めされた状態を示している。
続いて、実装部品20A,20Bが仮止めされた基板23は、リフロー炉に装着されて加熱される。これにより、はんだ26は再び溶融し、その後に冷却を行うことにより、実装部品電極22A,22Bはフットパターン24A,24Bにはんだ26により固定された状態となる(実装工程)。
この際、フラックスフィル樹脂38は加熱されることにより熱硬化し、実装部品20Aと基板23とを接着する。このため、実装部品20A,20Bと基板23との固定力は、はんだ26による接合力に加えてフラックスフィル樹脂38による接着力により固定される。このため、実装部品20A,20Bと基板23とを確実に固定することができ、電子装置30Dの機械的な信頼性を高めることができる。
また、フラックスフィル樹脂38は活性剤を含んでいるため、加熱されることによりはんだ26が溶融する際、はんだ26の表面に形成された酸化膜を除去すると共に溶融時におけるはんだ26の流動性を高める。これにより、実装部品電極22A,22Bとフットパターン24A,24Bをはんだ26により確実に接合することができ、電気的な面においても電子装置30Dの信頼性を高めることができる。
尚、このリフロー処理による加熱時においては、本実施例においても実装部品20A,20Bは封止樹脂29により封止されていないため、隣接するフットパターン24A間及びフットパターン24B間ではんだ26による短絡が発生するようなことはない。
続いて、実装部品電極22A,22Bと下部レジスト25Aとの間にフラックスフィル樹脂38が介在した基板23に対し、実装部品電極22A,22Bを封止するよう封止樹脂29を形成する(封止工程)。この封止樹脂29はエポキシ系の樹脂であり、例えばトランスファーモールド法を用いて形成される。この際、前記のように実装部品電極22A,22Bと下部レジスト25Aとの間にフラックスフィル樹脂38が充填されているため、封止樹脂29内に間隙が形成されるようなことはない。以上の一連の工程を経ることにより、図18に示す電子装置30Dが製造される。
図22及び図23は、第4実施例である電子装置30Dの製造方法の変形例を説明するための図である。前記した電子装置30Dの製造方法では、基板23のフットパターン24A,24Bにはんだペースト37を印刷した後、加熱してはんだ26とした後にフラックスフィル樹脂38及び実装部品20A,20Bを配設する方法とした。
これに対して本変形例では、図22に示すようにフットパターン24A,24Bにはんだペースト37をスクリーン印刷で印刷した後、下部レジスト25Aの上部にフラックスフィル樹脂38を塗布する。尚、基板23に対するはんだペースト37の印刷と、下部レジスト25Aに対するフラックスフィル樹脂38の塗布は、その順番を変更可能なものである。
上記のようにはんだペースト37及びフラックスフィル樹脂38が基板23に配設されると、図23に示すように、実装部品20A,20Bが前記した各実施例同様に基板23に対して位置決めされた上で実装される。これにより、実装部品20A,20Bは、はんだペースト37及びフラックスフィル樹脂38の有する接着剤により基板23に仮止めされる。
続いて、上記のように実装部品20A,20Bが仮止めされた基板23をリフロー炉に装着して加熱処理することにより、実装部品電極22A,22Bとフットパターン24A,24Bははんだ26によりはんだ付けされ、また実装部品20A,20Bと基板23はフラックスフィル樹脂38により接着固定される。これにより、図18に示す電子装置30Dが製造される。
図1は、第1従来例である電子装置の封止樹脂を配設する前の状態を示す側面図である。 図2は、第1従来例である電子装置を構成する基板の平面図である。 図3は、第1従来例である電子装置の断面図である。 図4は、第2従来例である電子装置の封止樹脂を配設する前の状態を示す側面図である。 図5は、第2従来例である電子装置を構成する基板の平面図である。 図6は、第2従来例である電子装置の断面図である。 図7は、本発明の第1実施例である電子装置の封止樹脂を配設する前の状態を示す側面図である。 図8は、本発明の第1実施例である電子装置を構成する基板の平面図である。 図9は、本発明の第1実施例である電子装置の断面図である。 図10は、本発明の第1実施例である電子装置を構成する基板の変形例を示す平面図である。 図11は、本発明の第2実施例である電子装置の封止樹脂を配設する前の状態を示す側面図である。 図12は、本発明の第2実施例である電子装置を構成する基板の平面図である。 図13は、本発明の第2実施例である電子装置の断面図である。 図14は、本発明の第3実施例である電子装置の断面図である。 図15は、第3実施例である電子装置の製造方法を説明するための図である(その1)。 図16は、第3実施例である電子装置の製造方法を説明するための図である(その2)。 図15は、第3実施例である電子装置の製造方法を説明するための図である(その3)。 図18は、本発明の第4実施例である電子装置の断面図である。 図19は、第4実施例である電子装置の製造方法を説明するための図である(その1)。 図20は、第4実施例である電子装置の製造方法を説明するための図である(その2)。 図21は、第4実施例である電子装置の製造方法を説明するための図である(その3)。 図22は、第4実施例である電子装置の製造方法の変形例を説明するための図である(その1)。 図20は、第4実施例である電子装置の製造方法の変形例を説明するための図である(その2)。
符号の説明
20A,20B 実装部品
22A,22B 実装部品電極
23 基板
24A,24B フットパターン
25 ソルダーレジスト
26 はんだ
26A,26B 乗り上げ部
27A,27B,28A,28B 開口部
29 封止樹脂
30A〜30D 電子装置
32A,32B オーバーラップ部
35 被埋設部材
36 アンダーフィル樹脂
37 はんだペースト
38 フラックスフィル樹脂

Claims (7)

  1. 表面に電極パターン及びソルダーレジストが設けられると共に、該ソルダーレジストに形成された開口から前記電極パターンが露出する構成とされた基板と、
    はんだを用いて実装部品電極を前記電極パターンに接合することにより前記基板に実装される実装部品と、
    前記基板上に形成され、前記実装部品を封止する封止樹脂とを有し、
    前記はんだの一部が前記ソルダーレジストの上部に乗り上げた構成としたことを特徴とする電子装置。
  2. 請求項1記載の電子装置において、
    前記ソルダーレジストは、前記基板を平面視した場合に、前記実装部品電極と前記電極パターンとが対向する領域に重畳するオーバーラップ部を有することを特徴とする電子装置。
  3. 請求項1または2記載の電子装置において、
    前記実装部品と前記基板とが対向する部位における前記ソルダーレジストを除去したことを特徴とする電子装置。
  4. 表面に電極パターン及びソルダーレジストが設けられると共に、該ソルダーレジストに形成された開口から前記電極パターンが露出する構成とされた基板と、
    実装部品電極が、前記電極パターンの開口から露出した部分にはんだにより接合されることにより、前記基板に実装される実装部品と、
    前記基板上に形成され、前記実装部品を封止する封止樹脂とを有し、
    前記電極パターンに、前記はんだに埋設される被埋設部材を設けたことを特徴とする電子装置。
  5. 請求項4記載の電子装置において、
    前記被埋設部材を前記ソルダーレジストにより形成したことを特徴とする電子装置。
  6. 請求項4または5記載の電子装置において、
    前記被埋設部材は、前記基板を平面視した場合に、前記実装部品電極と前記電極パターンとが対向する領域に設けられていることを特徴とする電子装置。
  7. 表面に電極パターン及びソルダーレジストが設けられると共に、該ソルダーレジストに形成された開口から前記電極パターンが露出する構成とされた基板の前記電極パターンに対し、はんだを配設するはんだ配設工程と、
    実装部品電極が設けられた実装部品を、該実装部品電極を前記電極パターンに前記はんだを用いて実装する実装工程と、
    前記実装部品を封止する封止樹脂を前記基板上に形成する封止工程と有する電子装置の製造方法であって、
    前記実装工程を実施する前に、前記基板上の前記実装部品が実装される実装位置に対応する位置にはんだ付けに必要な活性力を有する熱硬化可能な接着剤を配設することを特徴とする電子装置の製造方法。
JP2005164387A 2005-06-03 2005-06-03 電子装置 Expired - Fee Related JP4533248B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005164387A JP4533248B2 (ja) 2005-06-03 2005-06-03 電子装置
KR1020060048964A KR20060126368A (ko) 2005-06-03 2006-05-30 전자 장치 및 그 제조 방법
EP06252847A EP1729337A3 (en) 2005-06-03 2006-06-01 Electronic device and method of manufacturing the same
TW095119564A TW200707671A (en) 2005-06-03 2006-06-02 Electronic device and method of manufacturing the same
CNA2006100833491A CN1873970A (zh) 2005-06-03 2006-06-02 电子器件及其制造方法
US11/421,942 US20060273461A1 (en) 2005-06-03 2006-06-02 Electronic device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005164387A JP4533248B2 (ja) 2005-06-03 2005-06-03 電子装置

Publications (2)

Publication Number Publication Date
JP2006339524A true JP2006339524A (ja) 2006-12-14
JP4533248B2 JP4533248B2 (ja) 2010-09-01

Family

ID=37026966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005164387A Expired - Fee Related JP4533248B2 (ja) 2005-06-03 2005-06-03 電子装置

Country Status (6)

Country Link
US (1) US20060273461A1 (ja)
EP (1) EP1729337A3 (ja)
JP (1) JP4533248B2 (ja)
KR (1) KR20060126368A (ja)
CN (1) CN1873970A (ja)
TW (1) TW200707671A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218528A (ja) * 2007-02-28 2008-09-18 Fujitsu Ltd 電子部品の実装方法および製造装置
WO2012060034A1 (ja) * 2010-11-04 2012-05-10 アルプス電気株式会社 電子部品モジュール
JP2012227180A (ja) * 2011-04-14 2012-11-15 Panasonic Corp 実装構造体、および実装構造体の製造方法
US8338715B2 (en) 2007-08-28 2012-12-25 Fujitsu Limited PCB with soldering pad projections forming fillet solder joints and method of production thereof
JP2014110303A (ja) * 2012-11-30 2014-06-12 Tdk Corp チップ部品の実装構造及びこれを用いたモジュール製品
US9723731B2 (en) 2013-04-19 2017-08-01 Denso Corporation Electronic device for vehicle
JP2020167394A (ja) * 2019-03-26 2020-10-08 キヤノン株式会社 プリント回路板、及び電子機器
WO2023140075A1 (ja) * 2022-01-24 2023-07-27 株式会社村田製作所 伸縮配線基板および伸縮配線基板の製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142355A (ja) * 2005-10-18 2007-06-07 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュール
JP4788754B2 (ja) * 2008-10-15 2011-10-05 パナソニック株式会社 部品内蔵配線基板および部品内蔵配線基板の製造方法
JP5117371B2 (ja) * 2008-12-24 2013-01-16 新光電気工業株式会社 半導体装置およびその製造方法
CN102907187A (zh) * 2010-05-26 2013-01-30 株式会社村田制作所 元器件内置基板
JP6024200B2 (ja) * 2012-05-18 2016-11-09 富士電機機器制御株式会社 表面実装基板への電子部品実装方法
WO2014103541A1 (ja) * 2012-12-27 2014-07-03 日本碍子株式会社 電子部品及びその製造方法
CN107222981B (zh) * 2013-05-20 2019-07-02 日月光半导体制造股份有限公司 电子模块的制造方法
JP6694311B2 (ja) * 2016-03-31 2020-05-13 Fdk株式会社 プリント配線基板
TWI626723B (zh) * 2017-03-06 2018-06-11 力成科技股份有限公司 封裝結構
DE102017212796A1 (de) * 2017-07-26 2019-01-31 Robert Bosch Gmbh Elektrische Baugruppe
US11335614B2 (en) 2017-10-26 2022-05-17 Tdk Corporation Electric component embedded structure
US11282717B2 (en) * 2018-03-30 2022-03-22 Intel Corporation Micro-electronic package with substrate protrusion to facilitate dispense of underfill between a narrow die-to-die gap
CN113473770B (zh) * 2021-06-11 2022-08-05 无锡润越机电科技有限公司 一种具有隔离结构的控制柜
EP4135027A1 (en) * 2021-08-11 2023-02-15 Murata Manufacturing Co., Ltd. Surface-mount components, methods of manufacture thereof, and mounting methods employing the components

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098045A (ja) * 1996-09-20 1998-04-14 Nec Corp 突起電極の形成方法
JPH1098075A (ja) * 1996-09-20 1998-04-14 Toshiba Corp 半導体実装方法、半導体実装装置および半導体実装構造

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0141952B1 (ko) * 1994-12-19 1998-06-01 문정환 반도체 패키지 및 그 제조방법
US20020070443A1 (en) * 2000-12-08 2002-06-13 Xiao-Chun Mu Microelectronic package having an integrated heat sink and build-up layers
JP2004111676A (ja) * 2002-09-19 2004-04-08 Toshiba Corp 半導体装置、半導体パッケージ用部材、半導体装置の製造方法
JP4489411B2 (ja) * 2003-01-23 2010-06-23 新光電気工業株式会社 電子部品実装構造の製造方法
TWI227099B (en) * 2003-03-31 2005-01-21 Siliconware Precision Industries Co Ltd Chip carrier for testing electric performance of passive components and method for testing same
JP2005109187A (ja) 2003-09-30 2005-04-21 Tdk Corp フリップチップ実装回路基板およびその製造方法ならびに集積回路装置
JP4559163B2 (ja) * 2004-08-31 2010-10-06 ルネサスエレクトロニクス株式会社 半導体装置用パッケージ基板およびその製造方法と半導体装置
JP2006351565A (ja) * 2005-06-13 2006-12-28 Shinko Electric Ind Co Ltd 積層型半導体パッケージ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098045A (ja) * 1996-09-20 1998-04-14 Nec Corp 突起電極の形成方法
JPH1098075A (ja) * 1996-09-20 1998-04-14 Toshiba Corp 半導体実装方法、半導体実装装置および半導体実装構造

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218528A (ja) * 2007-02-28 2008-09-18 Fujitsu Ltd 電子部品の実装方法および製造装置
US8338715B2 (en) 2007-08-28 2012-12-25 Fujitsu Limited PCB with soldering pad projections forming fillet solder joints and method of production thereof
WO2012060034A1 (ja) * 2010-11-04 2012-05-10 アルプス電気株式会社 電子部品モジュール
JP5814928B2 (ja) * 2010-11-04 2015-11-17 アルプス電気株式会社 電子部品モジュール
JP2012227180A (ja) * 2011-04-14 2012-11-15 Panasonic Corp 実装構造体、および実装構造体の製造方法
JP2014110303A (ja) * 2012-11-30 2014-06-12 Tdk Corp チップ部品の実装構造及びこれを用いたモジュール製品
US9439288B2 (en) 2012-11-30 2016-09-06 Tdk Corporation Mounting structure of chip component and electronic module using the same
US9723731B2 (en) 2013-04-19 2017-08-01 Denso Corporation Electronic device for vehicle
JP2020167394A (ja) * 2019-03-26 2020-10-08 キヤノン株式会社 プリント回路板、及び電子機器
JP7098670B2 (ja) 2019-03-26 2022-07-11 キヤノン株式会社 電子モジュール、及び電子機器
WO2023140075A1 (ja) * 2022-01-24 2023-07-27 株式会社村田製作所 伸縮配線基板および伸縮配線基板の製造方法

Also Published As

Publication number Publication date
US20060273461A1 (en) 2006-12-07
TW200707671A (en) 2007-02-16
CN1873970A (zh) 2006-12-06
JP4533248B2 (ja) 2010-09-01
EP1729337A3 (en) 2008-09-10
EP1729337A2 (en) 2006-12-06
KR20060126368A (ko) 2006-12-07

Similar Documents

Publication Publication Date Title
JP4533248B2 (ja) 電子装置
JP4536603B2 (ja) 半導体装置の製造方法及び半導体装置用実装基板及び半導体装置
JPH11214586A (ja) 電子回路装置
JP2007048976A (ja) プリント回路板、およびプリント回路板を備えた電子機器
JP2007194598A (ja) フリップチップ実装基板及びフリップチップ実装方法
JP5604876B2 (ja) 電子装置及びその製造方法
JP2006140327A (ja) 配線基板およびこれを用いた電子部品の実装方法
KR20130112736A (ko) 땜납 실장 기판과 그 제조방법, 및 반도체 장치
JP5229401B2 (ja) 電子部品内蔵樹脂基板および電子回路モジュール
JP2011222742A (ja) プリント基板及びその製造方法、電子部品の実装方法
JP4609435B2 (ja) 部品内蔵基板と、これを用いた電子機器、ならびにこれらに用いる製造方法
JP2009135428A (ja) 実装構造体とその製造方法
JP2001244384A (ja) ベアチップ搭載プリント配線基板
JP2012089898A (ja) 半田ボール及び半導体パッケージ
JP2011108814A (ja) 面実装電子部品の接合方法及び電子装置
JP2005340448A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007059588A (ja) 配線基板の製造方法および配線基板
JP4609434B2 (ja) 部品内蔵基板と、これを用いた電子機器
JP2007201356A (ja) シールドの実装方法
JP2004327743A (ja) 半田バンプ付き配線基板およびその製造方法
JP2008243879A (ja) 電子装置およびその製造方法
JP2007305904A (ja) 電極端子の固定構造およびその固定方法
KR20150002753U (ko) 전자 소자 모듈
JP5935188B2 (ja) 配線基板およびその製造方法
JP4212880B2 (ja) 回路基板アセンブリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100611

R150 Certificate of patent or registration of utility model

Ref document number: 4533248

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees