CN104051389B - 具有焊盘连接件上通孔的叠层封装件 - Google Patents

具有焊盘连接件上通孔的叠层封装件 Download PDF

Info

Publication number
CN104051389B
CN104051389B CN201410069788.1A CN201410069788A CN104051389B CN 104051389 B CN104051389 B CN 104051389B CN 201410069788 A CN201410069788 A CN 201410069788A CN 104051389 B CN104051389 B CN 104051389B
Authority
CN
China
Prior art keywords
core
contact tube
intermediate plate
metal pad
tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410069788.1A
Other languages
English (en)
Other versions
CN104051389A (zh
Inventor
吴俊毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/157,745 external-priority patent/US9214450B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104051389A publication Critical patent/CN104051389A/zh
Application granted granted Critical
Publication of CN104051389B publication Critical patent/CN104051389B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Abstract

一种中介板,包括核心介电材料、穿透核心介电材料的导电管、以及位于导电管下方的金属焊盘。金属焊盘包括:与通过导电管环绕的区域重叠的中心部分,以及与导电管接触的外部。介电层位于核心介电材料和金属焊盘下方。通孔位于介电层中,其中,通孔与金属焊盘的中心部分物理接触。本发明还提供了具有焊盘连接件上通孔的叠层封装件。

Description

具有焊盘连接件上通孔的叠层封装件
优先权声明和交叉引用
本申请要求于2013年03月12日提交的标题为“具有焊盘连接件上通孔的叠层封装件(Package-on-Package with Via on Pad Connections)”的美国临时专利申请第61/778,226号的权益,其全部内容结合于此作为参考。
技术领域
本发明涉及半导体技术领域,具体而言,本发明涉及具有焊盘连接件上通孔的叠层封装件。
背景技术
在传统的叠层封装件(PoP)工艺中,顶部封装件接合至底部封装件。在彼此接合之前,预先形成顶部封装件和底部封装件。顶部封装件和底部封装件中也可以具有器件管芯。通过采用PoP工艺,可以提高封装件的集成度。
在现有PoP工艺中,底部封装件的形成包括:将器件管芯接合至封装件衬底。然后在封装件衬底上模制模塑料,其中将器件管芯模制到模塑料中。封装件衬底还包括形成在其上的焊料球,其中,焊料球和器件管芯位于封装件衬底的相同侧。焊料球用于将顶部封装件接合至底部封装件。因此,为了使器件管芯具有充足的空间,焊料球的高度需要大于器件管芯的厚度,从而使焊料球的顶部可以突出高于器件管芯的顶面,并且高于模塑料的顶面。因此,焊料球的尺寸也较大,并且限制了可以用于PoP结构中的焊料球的数量。此外,对于较大的焊料球,邻近的焊料球之间的距离也需要增大以防止桥接。
此外,顶部封装件也可以包括形成在其上的焊料区域以连接至底部封装件中的焊料球。焊料球的大尺寸和来自顶部封装件的额外的焊料使得难以在保持焊料球的间距较小的同时,防止焊料球的桥接。
发明内容
为了解决现有技术中存在的问题,根据本发明的一个方面,提供了一种中介板,包括:核心介电材料;导电管,穿透所述核心介电材料;金属焊盘,位于所述导电管下方,其中,所述金属焊盘包括:中心部分,与通过所述导电管环绕的区域重叠;及外部,与所述导电管接触;介电层,位于所述核心介电材料和所述金属焊盘下方;以及通孔,位于所述介电层中,其中,所述通孔与所述金属焊盘的中心部分物理接触。
在上述中介板中,其中,所述导电管的内部是空的。
在上述中介板中,其中,所述导电管包括选自基本上由铜、铝、钨、镍和它们的组合组成的组中的金属。
在上述中介板中,其中,所述金属焊盘的外部延伸超过所述导电管的周界。
在上述中介板中,其中,所述中介板还包括:通口;以及多个导电管,穿透所述核心介电材料,其中,所述多个导电管设置在环绕所述通口的区域中。
在上述中介板中,其中,所述导电管具有圆形的顶视形状。
在上述中介板中,还包括:金属线,位于所述通孔下方并连接至所述通孔;以及电连接件,位于所述金属线下方并电连接至所述金属线。
本发明的另一个方面包括一种封装件,包括:中介板,包括:核心介电材料;通口,从所述核心介电材料的顶面延伸至底面;导电管,穿透所述核心介电材料;第一器件管芯,位于所述通口中,其中,所述第一器件管芯包括电连接件;模塑材料,位于所述第一器件管芯上方的通口中且位于所述核心介电材料和所述第一器件管芯之间;顶部封装件;以及焊料,将所述顶部封装件接合至所述导电管,其中,所述焊料延伸至所述导电管内。
在上述封装件中,还包括:金属焊盘,位于所述导电管下方,其中,所述金属焊盘包括:中心部分,与所述导电管中的焊料重叠;以及外部,与所述导电管的周界接触;介电层,位于所述核心介电材料和所述金属焊盘下方;以及通孔,位于所述介电层中,其中,所述通孔与所述金属焊盘的中心部分物理接触。
在上述封装件中,还包括:金属线,位于所述通孔下方并连接至所述通孔;以及焊料球,位于所述金属线下方并电连接至所述金属线。
在上述封装件中,其中,所述模塑材料包括与所述第一器件管芯重叠的部分,并且其中,所述模塑材料的顶面与所述中介板的顶面齐平。
在上述封装件中,其中,所述模塑材料的底面与所述第一器件管芯的电连接件的底端齐平。
在上述封装件中,其中,所述顶部封装件包括:封装件衬底;以及第二器件管芯,接合至所述封装件衬底。
在上述封装件中,其中,所述顶部封装件包括:封装件衬底;以及第二器件管芯,接合至所述封装件衬底;所述焊料与所述封装件衬底中的金属焊盘接触。
在上述封装件中,其中,所述第一器件管芯的电连接件朝向远离所述顶部封装件的方向。
本发明的又一个方面包括一种方法,包括:将中介板放置在载体上,其中,所述中介板包括:核心介电材料;导电管,穿透所述核心介电材料;及金属焊盘,位于所述导电管下方,其中,所述金属焊盘包括:中心部分,与所述导电管环绕的区域重叠;及外部,与所述导电管接触;将管芯放置在所述中介板的通口中;使用模塑材料对所述中介板和所述管芯进行模制,其中,在所述模制的步骤之后,露出所述导电管;从所述中介板和所述管芯卸下所述载体;形成与所述金属焊盘和所述管芯的电连接件接触的介电层;形成再分布线,其中,所述再分布线包括位于所述介电层中的通孔,并且其中,所述通孔与所述金属焊盘的中心部分物理接触;以及将顶部封装件接合至所述中介板,其中,焊料将所述顶部封装件接合至所述导电管。
在上述方法中,其中,所述焊料填充所述导电管环绕的整个内部空间。
在上述方法中,还包括:形成电连接至所述导电管和所述金属焊盘的焊料区域,其中,所述焊料区域和所述金属焊盘位于所述核心介电材料的同侧。
在上述方法中,其中,所述焊料填充所述导电管封闭的内部区域。
在上述方法中,还包括:在所述模制的步骤之前,将牺牲材料填充到所述导电管环绕的区域内;以及在所述模制的步骤之后,从所述导电管环绕的区域去除所述牺牲材料。
附图说明
为了更完全地理解本发明及其优势,现将结合附图进行的以下描述作为参考,其中:
图1A至图8是根据一些示例性实施例的在叠层封装件(PoP)结构的制造中的中间阶段的截面图、透视图和顶视图。
具体实施方式
以下详细论述了本发明的实施例的制造和使用。然而,应该理解,实施例提供了许多可以在各种具体环境中实现的可应用的概念。所论述的具体实施例仅仅是说明性的,而不用于限制本发明的范围。
本发明根据各个示例性实施例提供了叠层封装件(PoP)结构及其形成方法。示出了形成封装件的中间阶段。论述了实施例的变化例。在各个视图和示例性实施例中,相同的参考标号用于指定相同的元件。
图1A至图8示出了在PoP结构的形成中的中间阶段的透视图、顶视图和截面图。图1A和图1B分别示出了将中介板20和器件管芯22附接至载体24的透视图和截面图。参考图1A,在一些实施例中,载体24是玻璃载体、陶瓷载体、有机载体等。通过粘合剂26可以实现附接,例如,粘合剂26可以是紫外(UV)粘合剂(当其暴露于UV光下时失去其粘附性)。器件管芯22可以是在其中包括晶体管(未示出)的逻辑管芯、存储管芯等。在一些示例性实施例中,器件管芯22是中央处理单元(CPU)管芯。应当理解,尽管部件22在一些实施例中是器件管芯,但是在其他实施例中,其可以是封装件,包括例如接合至中介板(未示出)的器件管芯。中介板20包括位于其中的通口(through-opening)28,其可以位于中介板20的中心区域中。器件管芯22分配在通口28中,并附接至载体24。例如,器件管芯22可以与粘合剂26接触。
图1B示出了图1A中的结构的截面图,其中,截面图是通过横跨图1A中的线1B-1B的平面获得的。截面图示出了在器件管芯22和中介板20附接至载体24之后的结构。如图1B所示,器件管芯22朝向下分配,并且器件管芯22的电连接件30位于器件管芯22的底侧上。在一些实施例中,电连接件30是金属焊盘、金属柱(金属凸块)等,并且电连接件30电连接至位于器件管芯22内侧的集成电路器件(未示出)。器件管芯22还包括半导体衬底32,其具有朝向上的背面32A。背面32A可以低于或水平于中介板20的背面20A。因此,器件管芯22的厚度T1可以基本上等于或小于中介板20的厚度T2。
中介板20包括核心介电材料40。在一些示例性实施例中,核心介电材料40包括选自环氧化物、树脂、玻璃纤维、预浸料(其包括环氧化物、树脂和/或玻璃纤维)、背胶铜箔(RCC)、玻璃、模塑料、塑料(诸如聚氯乙烯(PVC))、丙烯腈-丁二烯-苯乙烯(ABS)、聚丙烯(PP)、聚乙烯(PE)、聚苯乙烯(PS)、聚甲基丙烯酸甲酯(PMMA)、聚对苯二甲酸乙二醇酯(PET)、聚碳酸酯(PC)、聚苯硫醚(PPS)、flex(聚酰亚胺)、它们的组合的一种或多种材料以及它们的多层。核心材料40也可以由Cu、合金、硅(以硅晶圆的形式)等形成。然而,在该实施例中,由于核心材料40是导电或半导电的,因此需要绝缘层以将导电部件(诸如导电管34)与核心材料40绝缘。除了核心材料40之外,在核心材料40的相对两侧上可以形成介电层44和46。介电层44和46也可以由氧化物、模塑料、有机材料等形成。
如图1B所示,中介板20也包括导电管34。导电管形成为环绕开口36(同样参考图2B)的环形件(在图1B的顶视图中),开口36示出为填充有牺牲材料38。导电管34的底端与导电焊盘42接触,并因此由导电焊盘42封闭,同时导电管34的顶端是敞开的。在图1B中,导电管34的内侧是空的。导电管34可以包括铜、铝、钨、镍或它们的组合。在一些实施例中,通过牺牲材料38填充开口36,从而使得在随后的模制工艺中,模塑材料48(图2A和图2B)不会填充到开口36内。在可选实施例中,未填充开口36。在实施例中,其中,使用牺牲材料38填充开口36,例如,牺牲材料38可以是在后续工艺中在不损坏中介板20的情况下可以容易地去除的光敏材料,诸如聚酰亚胺、聚苯并恶唑(PBO)、氧化物或其他材料。
在导电管34下方形成金属焊盘42。每个金属焊盘42包括与各自的开口36对准的中心部分。每个金属焊盘42也可以包括与各自的覆盖导电管34对准并连接至各自的覆盖导电管34的外部。此外,金属焊盘42的外部与导电管34的底部边缘物理接触。金属焊盘42的中心部分暴露于开口36。在开口36中填充牺牲材料38的实施例中,牺牲材料38位于金属焊盘42的中心部分上方并与金属焊盘42的中心部分接触。
参考图2A和图2B,其分别是透视图和截面图,在中介板20和器件管芯22上模制模塑材料48,然后进行平坦化步骤以露出导电管34。模塑材料48可以包括模塑料、模制底部填充物等。模塑材料48填充剩余的通口28,并且可以包括与器件管芯22重叠的部分。此外,模塑材料48延伸以接触粘合剂26。因此,模塑材料48的顶面和底面可以分别水平于中介板20的顶面和底面。在牺牲材料38填充开口36(图1B)的实施例中,从开口36中去除牺牲材料38。另外,去除填充开口36的模塑材料48的部分。因此,如图2B所示,露出开口36,并且金属焊盘42的中心部分暴露于开口36。
在一些实施例中,如图3和图4所示,实施载体翻转。在载体翻转工艺中,如图4所示,首先将载体50附接至中介板20,其中,载体50和载体24(图1)位于中介板20的相对侧上。载体50可以通过粘合剂52附接至中介板20,粘合剂52可以是UV胶、胶带等。然后从中介板20分离载体24(图3)。图4中示出了产生的结构。在可选实施例中,如果中介板20具有足够的机械强度,则不实施载体翻转,并且在没有载体50的情况下实施图5A、图5B和图6所示的后续步骤。
在载体翻转之后,如图4所示,暴露金属焊盘42和器件管芯22的电连接件30。接下来,参考图5A,在中介板20和器件管芯22上方形成介电层60。在介电层60中形成包括金属线56和通孔58的再分布线(RDL)54。RDL54也电连接至导电管34和电连接件30。RDL54也可以互连导电管34和电连接件30,其中,使用虚线61(其也表示部分RDL54)示出互连件。可以具有一个、两个、三个或多个再分布层,每个再分布层均包括在多个位于同一层级的RDL54。底部再分布层中的通孔58和各自的介电层60均具有与金属焊盘42和电连接件30接触的底面。在一些实施例中,通过形成并图案化介电层60,以及在图案化的介电层60中的开口中形成RDL54来形成RDL54。在可选实施例中,通过沉积金属层、图案化金属层以及用介电层60填充RDL54之间的间隙来形成RDL54。在又一个可选实施例中,使用镶嵌工艺形成RDL54和介电层60。
RDL54可以包括铜、镍、钯、铝、钨等。介电层60可以包括诸如聚酰亚胺、PBO等的光敏材料,可以在不使用额外的光刻胶的情况下图案化这些光敏材料。介电层60也可以由诸如氧化物和/或氮化物的无机材料形成。
通孔58包括底部通孔58A,其与金属焊盘42物理接触,并电连接至金属焊盘42。此外,在一些实施例中,通孔58的一部分或全部可以与各自的覆盖开口36重叠(并且因此与各自的覆盖金属焊盘42的中心部分重叠)。因此,与传统的核心衬底结构不同,通孔58可以利用直接位于由导电管34环绕的空间上方的空间。在RDL54的布线中,这提供了更好的灵活性,并且可以缩短RDL54。
图5B示出了中介板20的一部分的顶视图。图5B示出了通孔58A对准于由导电管34环绕的空间。此外,通孔58与金属焊盘42的中心部分对准。导电管34的顶视形状可以是圆形、正方形、长方形、六边形、或其他可应用的形状。
图6根据一些示例性实施例示出了电连接件62的形成。连接件62的形成可以包括:将焊料球放置在RDL54的露出部分上,以及然后对焊料球进行回流。在可选实施例中,连接件62的形成包括:实施电镀步骤以在RDL54上方形成焊料区域,以及然后对焊料区域进行回流。连接件62也可以包括金属柱或金属柱和焊帽,连接件62也可以通过电镀工艺形成。在整个说明书中,如图6所示,包括中介板20、器件管芯22和模塑材料48等的结构称为封装件21,封装件21是集成单元。然后从载体50卸下封装件21,例如,当粘合剂52是UV粘合剂时,通过将粘合剂52暴露于紫外(UV)光来卸下封装件21。
参考图7,将顶部封装件64与封装件21紧靠放置,封装件21包括位于其中的中介板20和器件管芯22。顶部封装件64可以是包括器件管芯68和封装件衬底70的封装件,其中,器件管芯68接合至封装件衬底70。在一些示例性实施例中,器件管芯68包括存储管芯,诸如静态随机存取存储器(SRAM)管芯、动态随机存取存储器(DRAM)管芯等。此外,在将顶部封装件64接合至中介板20之前,可以在器件管芯68上预先模制模塑材料72。在可选实施例中,首先将封装件衬底70接合至中介板20,并且然后将器件管芯68接合至封装件衬底70。然后在器件管芯68和封装件衬底70上模制模塑材料72。
封装件衬底70可以包括核心材料140、穿透核心材料140的通孔134,以及连接至通孔134的金属焊盘142。金属焊盘142可以不与各自的连接通孔134对准,但是金属焊盘142也可以与各自的连接通孔134对准。在一些实施例中,封装件衬底70的焊料球66接合至金属焊盘142,并且与导电管34的开口36对准。控制焊料球66的尺寸,从而使焊料球66中的焊料的量可以填满开口36而不过量。
参考图8,在将焊料球66与导电管34接触之后,实施回流以将顶部封装件64接合至中介板20。在图7中,由熔化的焊料球66形成焊料区域74,熔化的焊料球66流动以填充开口36,并将顶部封装件64电连接至导电管34。当顶部封装件64接合至中介板20时,由于导电管34的作用而使焊料区域74的横向膨胀最小化,并且在不引起邻近的焊料区域74桥接风险增大的情况下,可以使焊料区域74的间距更小。根据本发明的实施例,焊料区域74的间距可以小于约150μm。
在本发明的实施例中,器件管芯镶嵌在中介板中的通口中,而不是像传统封装件中那样形成在中介板的一侧上。器件管芯的衬底(例如,其可以由硅形成)的热膨胀系数(CTE)可以明显不同于中介板的CTE,中介板可以包括有机材料。因此,在传统封装件中,由于器件管芯衬底的CTE与中介板的CTE失配,因此在产生的封装件中存在明显的翘曲。然而,在本发明的实施例中,由于器件管芯镶嵌在中介板中的通口中,不会发生中介板相对两侧的CTE失配。此外,由于中介板中的通孔可以与导电管和由导电管环绕的区域重叠,因此中介板的区域可以更有效地用于布线RDL,并且可以使RDL更短。此外,中介板的使用使得焊料区域的减小成为可能,其中,焊料区域将顶部封装件连接至封装件衬底。根据本发明的实施例形成的封装件的可靠性更高。实验结果表明,与传统的PoP结构相比,根据本发明的实施例形成的封装件在温度循环测试和下落测试中具有较高的组装成品率和改进的可靠性。
根据一些实施例,一种中介板包括:核心介电材料、穿透核心介电材料的导电管,以及位于导电管下方的金属焊盘。金属焊盘包括:与通过导电管环绕的区域重叠的中心部分,以及与导电管接触的外部。介电层位于核心介电材料和金属焊盘下方。通孔位于介电层中,其中,通孔与金属焊盘的中心部分物理接触。
根据其他实施例,一种封装件包括中介板,中介板包括:核心介电材料、从核心介电材料的顶面延伸至底面的通口、穿透核心介电材料的导电管、位于通口中的器件管芯,以及位于通口中的模塑材料。该封装件还包括顶部封装件,以及将顶部封装件接合至导电管的焊料区域,其中,焊料区域延伸至导电管中的开口内。
根据另外的实施例,一种方法包括将中介板放置在载体上。中介板包括:核心介电材料、穿透核心介电材料的导电管,以及位于导电管下方的金属焊盘。金属焊盘包括:与通过导电管环绕的区域重叠的中心部分,以及与导电管接触的外部。该方法还包括:将管芯放置在中介板的通口中,以及使用模塑材料对中介板和管芯进行模制。在模制步骤之后,露出导电管。从载体卸下中介板与管芯的组合。形成介电层以接触金属焊盘和管芯的电连接件。然后,形成再分布线。再分布线包括位于介电层中的通孔,其中,通孔与金属焊盘的中心部分物理接触。
尽管已经详细地描述了本发明的实施例及其优势,但应该理解,在不背离由所附权利要求限定的本发明的精神和范围的情况下,在此可做出各种改变、替代和变化。而且,本申请的范围不旨在限于说明书中所述的工艺、机器、制造、物质组成、工具、方法和步骤的具体实施例。作为本领域普通技术人员应理解,根据本发明,现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造、材料组分、手段、方法或步骤本发明可以被使用。因此,所附权利要求旨在将这些工艺、机器、制造、物质组成、工具、方法或步骤包括在它们的保护范围内。此外,每个权利要求组成单独的实施例,并且各个权利要求和实施例的组合在本发明的范围内。

Claims (5)

1.一种形成叠层封装件结构的方法,包括:
将中介板放置在载体上,其中,所述中介板包括:
核心介电材料;
导电管,穿透所述核心介电材料;及
金属焊盘,位于所述导电管下方,其中,所述金属焊盘包括:
中心部分,与所述导电管环绕的区域重叠;及
外部,与所述导电管接触;
将管芯放置在所述中介板的通口中;
使用模塑材料对所述中介板和所述管芯进行模制,其中,在所述模制的步骤之后,露出所述导电管;
从所述中介板和所述管芯卸下所述载体;
形成与所述金属焊盘和所述管芯的电连接件接触的介电层;
形成再分布线,其中,所述再分布线包括位于所述介电层中的通孔,并且其中,所述通孔与所述金属焊盘的中心部分物理接触;以及
将顶部封装件接合至所述中介板,其中,焊料将所述顶部封装件接合至所述导电管。
2.根据权利要求1所述的方法,其中,所述焊料填充所述导电管环绕的整个内部空间。
3.根据权利要求1所述的方法,还包括:形成电连接至所述导电管和所述金属焊盘的焊料区域,其中,所述焊料区域和所述金属焊盘位于所述核心介电材料的同侧。
4.根据权利要求1所述的方法,其中,所述焊料填充所述导电管封闭的内部区域。
5.根据权利要求1所述的方法,还包括:
在所述模制的步骤之前,将牺牲材料填充到所述导电管环绕的区域内;以及
在所述模制的步骤之后,从所述导电管环绕的区域去除所述牺牲材料。
CN201410069788.1A 2013-03-12 2014-02-27 具有焊盘连接件上通孔的叠层封装件 Active CN104051389B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361778226P 2013-03-12 2013-03-12
US61/778,226 2013-03-12
US14/157,745 US9214450B2 (en) 2013-03-12 2014-01-17 Package-on-package with via on pad connections
US14/157,745 2014-01-17

Publications (2)

Publication Number Publication Date
CN104051389A CN104051389A (zh) 2014-09-17
CN104051389B true CN104051389B (zh) 2018-05-15

Family

ID=51504048

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410069788.1A Active CN104051389B (zh) 2013-03-12 2014-02-27 具有焊盘连接件上通孔的叠层封装件

Country Status (1)

Country Link
CN (1) CN104051389B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9768108B2 (en) * 2015-02-20 2017-09-19 Qualcomm Incorporated Conductive post protection for integrated circuit packages

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1694248A (zh) * 2004-04-30 2005-11-09 株式会社东芝 半导体器件及其制造方法
CN1956183A (zh) * 2005-10-27 2007-05-02 新光电气工业株式会社 电子部件内置式基板及其制造方法
CN101312172A (zh) * 2007-05-22 2008-11-26 三星电子株式会社 具有增强的接点可靠性的半导体封装及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6833615B2 (en) * 2000-12-29 2004-12-21 Intel Corporation Via-in-pad with off-center geometry
JP4441328B2 (ja) * 2004-05-25 2010-03-31 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US20080258285A1 (en) * 2007-04-23 2008-10-23 Texas Instruments Incorporated Simplified Substrates for Semiconductor Devices in Package-on-Package Products
US8125052B2 (en) * 2007-05-14 2012-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure with improved cracking protection
KR20090039411A (ko) * 2007-10-18 2009-04-22 삼성전자주식회사 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법
CN102214624B (zh) * 2011-05-17 2013-05-29 北京大学 一种具有通孔的半导体结构及其制造方法
CN102420200B (zh) * 2011-11-15 2013-11-13 中国科学院微电子研究所 具有金属垂直互连结构的转接板及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1694248A (zh) * 2004-04-30 2005-11-09 株式会社东芝 半导体器件及其制造方法
CN1956183A (zh) * 2005-10-27 2007-05-02 新光电气工业株式会社 电子部件内置式基板及其制造方法
CN101312172A (zh) * 2007-05-22 2008-11-26 三星电子株式会社 具有增强的接点可靠性的半导体封装及其制造方法

Also Published As

Publication number Publication date
CN104051389A (zh) 2014-09-17

Similar Documents

Publication Publication Date Title
US10629579B2 (en) Package-on-package with cavity in interposer
TWI651828B (zh) 晶片封裝結構及其製造方法
US9460977B2 (en) Package-on-Package with via on pad connections
TWI587468B (zh) 打線接合件支撐結構以及使用打線接合件的微電子封裝包
CN104051395B (zh) 芯片堆叠封装及其方法
CN104051334B (zh) 半导体封装和封装半导体装置的方法
CN106558559A (zh) 半导体器件及制造方法
CN105895623B (zh) 用于半导体封装件的衬底设计及其形成方法
TWI647790B (zh) 以聚合物部件爲主的互連體
US9337135B2 (en) Pop joint through interposer
CN106560918A (zh) 半导体封装结构及其形成方法
CN102169842A (zh) 用于凹陷的半导体基底的技术和配置
CN104051365A (zh) 芯片布置以及用于制造芯片布置的方法
CN106057760A (zh) 半导体器件及其形成方法
TW202002183A (zh) 封裝層電感器
TWI550737B (zh) 晶片封裝體及其製造方法
JP2005535103A (ja) 半導体パッケージ装置ならびに製作および試験方法
CN107689351A (zh) 封装结构
CN104517905B (zh) 用于模塑衬底的金属重分布层
CN105720018B (zh) 在缓冲层中具有开口的集成扇出结构
CN108140632A (zh) 一种芯片
TWI585919B (zh) 晶片封裝基板、晶片封裝結構及二者之製作方法
CN107342278A (zh) 封装结构
TWI727469B (zh) 封裝體及其形成方法
JP2003243565A (ja) パッケージ化半導体装置およびその製作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant