JP4150930B2 - 半導体装置用両面配線テープキャリアの製造方法 - Google Patents

半導体装置用両面配線テープキャリアの製造方法 Download PDF

Info

Publication number
JP4150930B2
JP4150930B2 JP2004307094A JP2004307094A JP4150930B2 JP 4150930 B2 JP4150930 B2 JP 4150930B2 JP 2004307094 A JP2004307094 A JP 2004307094A JP 2004307094 A JP2004307094 A JP 2004307094A JP 4150930 B2 JP4150930 B2 JP 4150930B2
Authority
JP
Japan
Prior art keywords
blind via
via hole
tape carrier
double
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004307094A
Other languages
English (en)
Other versions
JP2006120858A (ja
Inventor
宣明 宮本
聡 珍田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2004307094A priority Critical patent/JP4150930B2/ja
Publication of JP2006120858A publication Critical patent/JP2006120858A/ja
Application granted granted Critical
Publication of JP4150930B2 publication Critical patent/JP4150930B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体装置に用いるテープキャリアに係り、特に両面に配線層を施した半導体装置用両面配線テープキャリアの製造方法に関するものである。
一般的な半導体装置用両面配線テープキャリアの製造手順について、図4、図5で説明する。
両面配線テープキャリア用の材料としては、ポリイミドフィルムに代表される絶縁性フィルム1の両面に銅箔2を貼り合わせた材料3(図4(a))を用いるのが一般的である。両面配線テープキャリアでは、両面の銅箔層2を電気的に導通させる必要があるが、その導通にはブラインドビアホール(BVH)と呼ばれる開口穴5を介して導通化させることが一般的である。ブラインドビアホール5の径は一般的なものでφ30〜80μm程度である。
両面に銅箔を貼り合わせた材料は、パーフォレーション穴形成のためのプレス後、フォトエッチング法によりブラインドビアホール(BVH)を形成する部位の銅箔がエッチングされる(図4(b))。ポリイミドが露出した部位4にレーザーを照射するか、湿式処理によりエッチングするなどしてポリイミドフィルムを開口させる(図4(c))。レーザー加工の場合、ポリイミドの開口部にはスミアと呼ばれるレーザーの焼き焦げ残さが残るため、デスミア処理によりスミアの除去を行なう。こうしてブラインドビアホール5が形成される。
次に、ブラインドビアホール5の壁面を導通化させ、両層の銅箔を電気的に導通化させる必要があるため、スズ−パラジウム金属薄膜などの導電性薄膜層6の形成処理を行なう(図4(d))。次にこの導電性薄膜層6上に電気めっき法により銅めっき(ビアフィリング銅めっき層7)を厚付けする(図4(e))。
前述の工程を経て両層の銅箔が電気的に導通化された材料は、フォトエッチング法により配線パターン(回路)8が両銅箔層に形成される(図5(f))。最後に、片面に感光性ソルダーレジスト等の絶縁層9を形成したのち(図5(g))、他方の片面に金/ニッケルめっきやスズめっき等の表面処理層10を施して完成となる(図5(h))。
なお、最近の高密度実装化の流れにより、テープキャリアにおいても前記配線パターン(回路)8における銅めっき方法として、ブラインドビアホールを充填するビアフィリング銅めっき法が多く利用されるようになってきた。
ビアフィリング銅めっきのメカニズム概略を図6に示す。ビアフィリング銅めっき法は、銅めっき液中に含有する添加剤の作用により発現するめっき形成法である。具体的には、レベラー11と称する析出抑制剤が表層部付近12に多く吸着し、その作用により表層のめっき析出を抑制する。また、ブライトナー13と称する析出促進剤はブラインドビアホール底部付近14に多く吸着し、その作用によりブラインドビアホール底部からのめっき析出を促進させる。これらの相互作用によりめっき充填が進行する。したがって、ビアフィリング銅めっきにおいては、レベラーとブライトナーの2種の添加剤の相互作用が非常に重要となる。
一方で、これらの添加剤は分解が激しいため液状態が変動しやすい。これによりめっき液の状態によって充填性が変動しやすいめっき法であるといえる。
好適なビアフィリング銅めっきの充填性は、少なくとも絶縁性フィルムの厚さ以上にめっき充填されることが重要である。
なお、ブラインドビアホールを第一のめっきにより導電化した後に、第二のめっきで埋めるビアフィリングの技術自体に関しては、従来より種々の提案がなされている(例えば、特許文献1、2参照)
特開2004−128177号公報 特開2001−291954号公報
しかしながら、前述のように、ビアフィリング銅めっき法においては銅めっき液の状態(組成、例えばレベラー、ブライトナー、ポリマーの3種の添加剤の濃度)により充填性が変動する。このため添加剤濃度の分析を頻繁に行ない、銅めっき液組成を一定に保つことが必要であり、そのような対応が広く採られている。
また、めっき液の劣化度もフィリング性の変動因子である。銅めっき液中の添加剤はめっき電解とともに分解し、その一部は老廃物としてめっき液中に蓄積していくと考えられている。この老廃物はフィリング性に悪影響を及ぼすことが多く、一般に電解量を増加するほど充填性は悪くなる方向にある。
そこで、本発明の目的は、上記課題を解決し、ビアフィリング銅めっき液の状態(組成、劣化度)変動にともなう、ブラインドビアホール(BVH)の銅めっき充填性の変動をいち早く検知し、製品品質(銅めっき充填性)の安定化を図るとともに、銅めっき液の早急な補正を行なうことが可能な半導体装置用両面配線テープキャリアの製造方法を提供することにある。
上記目的を達成するため、本発明は、次のように構成したものである。
請求項の発明に係る半導体装置用両面配線テープキャリアの製造方法は、両面に銅箔層を有する絶縁性フィルムの片面より銅箔層及び絶縁性フィルム部を貫いて他面側の銅箔層に達するブラインドビアホールを作製し、このブラインドビアホールに導通化処理層を形成した後、その導通化処理層上に銅めっき層を形成してブラインドビアホールを充填し、これにより両面の銅箔層を電気的に導通化した構造を得る半導体装置用両面配線テープキャリアの製造方法において、前記ブラインドビアホールとして、製品パターンにおける両銅箔層を電気的に導通させるための第1のブラインドビアホールと、前記第1のブラインドビアホールの直径よりも大きい直径を有し、直径が80μm〜150μmの範囲内とする第2のブラインドビアホールを設け、この第2のブラインドビアホールにおいて、テープキャリアが連続的に製造される際の第1のブラインドビアホールでの前記銅めっき層による充填率の変動を非破壊で測定する方法を用いて把握し、めっき液を補正することを特徴とする。
請求項2の発明は、請求項1に記載の半導体装置用両面配線テープキャリアの製造方法において、前記非破壊で測定する方法として、総厚さ(片面の銅箔+絶縁性フィルムの厚さ)をダイヤルゲージを用いてめっき前後の材料の厚さの差から算出、ブラインドビアホール底部の銅めっき厚さを焦点顕微鏡を用いて穴の窪みの深さを測り、前記総厚さと前記ブラインドビアホール底部の銅めっき厚さとを比較する方法を用いることを特徴とする。
請求項3の発明は、請求項1に記載の半導体装置用両面配線テープキャリアの製造方法において、前記非破壊で測定する方法として、レーザー変位計や渦電流膜厚計等、非破壊で測定する方法を用いて、インラインで連続的にモニターする方法を用いることを特徴とする。
請求項の発明は、請求項1〜3のいずれかに記載の半導体装置用両面配線テープキャリアの製造方法において、前記ブラインドビアホール部の銅めっき層の形成方法として、銅めっきを絶縁性フィルム層の厚さ分以上に充填させた、いわゆるビアフィリング銅めっき法を用いることを特徴とする。
請求項の発明は、請求項1〜4のいずれかに記載の半導体装置用両面配線テープキャリアの製造方法において、前記導通化処理層を、スズ−パラジウムまたはその化合物、ニッケルまたはその化合物、グラファイト、導電性カーボン、ポリピロール等の導電性ポリマの内から選ばれた1つの導電性皮膜により形成することを特徴とする。
請求項の発明は、請求項1〜5のいずれかに記載の半導体装置用両面配線テープキャリアの製造方法において、前記テープキャリアの両面の銅層をフォトエッチング法により配線パターンに形成し、該配線パターンにニッケル、金、銀、スズめっきなどの表面処理皮膜を施し、この配線パターン上に、熱硬化性または感光性のソルダーレジストまたはカバーレイ等の絶縁層を形成することを特徴とする。
請求項の発明は、請求項1〜6のいずれかに記載の半導体装置用両面配線テープキャリアの製造方法において、前記ブラインドビアホールの作製方法が、前記絶縁性フィルムの片面においてフォトエッチング法により所望の形に銅箔を溶解除去し、銅箔を溶解除去した部分に露出した絶縁性フィルム部をCO2等のガスレーザー照射法または湿式エッチング法等により除去してブラインドビアホールを作製する方法によるか、又は、YAG等の固体レーザー照射法により銅箔と絶縁性フィルム部を一括で開口させる方法によることを特徴とする。
<発明の要点>
本発明は、上記課題を解決するための手段として、より充填性が変動しやすい径の大きいブラインドビアホールを、製品パターンの一部にダミーとして設け、これをモニタリングすることで、テープキャリアが連続的に製造される際の充填率の変動を間接的に早期に把握できるようにする方法を提案する。具体的なダミーのブラインドビアホールの径は、直径φ80μm〜150μmが良い。
本発明者等は、ブラインドビアホールの径と充填性の関係を調査した。ここでは、めっき液状態が異なるめっき液として、液の劣化度(具体的には、積算電流値[単位Ah/L])がゼロ、小、中のめっき液A〜Cを用意し、これらのめっき液(A〜C)における、ブラインドビアホールの径の大きさと、充填率の関係を調べた。結果を、表1に示す。
ここでは劣化指標を[Ah/L]としているが、例えば
・めっき時の電流100[A]・・・(1)
・搬送速度20[m/h] ・・・(2)
・搬送長1000[m] ・・・(3)
・めっき液量1000[L] ・・・(4)
とすれば、
上記(2)(3)より、めっき時間は50[h] ・・・(5)
∴(1)(5)(4)より、5[Ah/L]。
すなわちこの条件時には、1000[m]流動で5[Ah/L]相当の液劣化度ということになる。
なお、「充填率」の定義としては、図3に示すように、ブラインドビアホール内の銅めっき厚さ15Aを、総厚(片側の銅箔厚さ+絶縁性フィルム層の厚さ)15Bで除し、百分率表示した数値で表すことが一般的であり、本明細書でもこれを用いている。
Figure 0004150930
表1の結果から分かるように、銅めっき液の状態により充填性が異なる。すなわち、同じ直径のブラインドビアホールであっても、銅めっき液の劣化度がA、B、Cの順に進むにつれ、充填率(%)が悪くなる。例えば、ブラインドビアホール径が60μmの場合、銅めっき液の劣化がA、B、Cと進むにつれ、充填率が90%、88%、85%と順に低下する。
また、ブラインドビアホール(BVH)の径がφ30〜150μmの領域では、BVHの径が大きくなるほど、充填率はめっき液の状態に左右されるといえる。特に径が直径φ80μm〜150μmの範囲では大きな差が現れた。
詳述するに、例えば、ブラインドビアホール径が60μmの場合、銅めっき液の劣化がA、B、Cと進むにつれ、充填率が90%、88%、85%と順に低下し、めっき液AB間で2%、めっき液BC間で3%悪くなる。これに対し、ブラインドビアホール径がより大きな80μmとなった場合、銅めっき液の劣化がA、B、Cと進むにつれ、充填率が88%、85%、80%と順に低下し、めっき液AB間で3%、めっき液BC間で5%と、より大きな差を持って悪くなる。以下同様にして、ブラインドビアホールの径が大きくなるほど、めっき液AB間、めっき液BC間での充填率の差が大きくなり、φ120μmでそれらの差が最大となり、φ150μmでは充填率の差がやや減少するものの、φ80μmまでの径よりは大きな差が現れた。
なお、直径がφ180μmのブラインドビアホールにおいては充填性が悪く、めっき液の状態によらず、いずれの場合もビアフィリングの傾向が認められなかった。このことからφ180μm以上の大径のブラインドビアホールではビアフィリング銅めっきは困難であると推定する。
本現像を利用し、製品の一部としてのブラインドビアホールの直径が一般的なφ30〜80μm未満程度の範囲内である場合、それとは別にφ80μm〜150μm程度の大きな直径のブラインドビアホールをダミーパターンとして設けておくことで、このダミーのブラインドビアホールに充填性が大きな差となって現れることが予想され、本来のブラインドビアホールにおける銅めっき液状態の微妙な変動をいち早く検知できるものと予想される。
上記したように、本発明で提案した両面配線テープキャリアにおける大径のダミーのブラインドビアホールにて銅めっきの充填率を連続的にモニターしていくことで、本来のブラインドビアホールに作用しているめっき液の状態変動を早期に把握することができる。理想としては、製品の一部としてのブラインドビアホールの径は製品種毎に変わることは有り得るが、ダミーのブラインドビアホールに関しては全品種共通とし、例えば上記表1における最も劣化度差(めっき液A〜C間の充填率差)の大きいφ120μm径で固定としておけば、めっき液の絶対的な変動具合を客観的に掴むことができると考える。
本発明による両面配線テープキャリアの製造方法によれば、下記のような優れた効果が得られる。
(1)本発明においては、製品パターンにおける両銅箔層を電気的に導通させるための第1のブラインドビアホールの他に、これよりも大きい直径を有する第2のブラインドビアホールを設けている。この第2のブラインドビアホールにおいては、第1のブラインドビアホールにおけるよりも早期に充填率の変動が現れ、銅めっき液の状態変動を早期に検知できることから、めっき液の補正対応を、従来より早期に行うことができる。
(2)銅めっき液状態を簡便に評価できることにより、銅めっき液の品質(充填性)の安定化を図れる。
(3)長期にわたりモニタリングしていくことにより、データが蓄積され、適正な液補正方法や頻度にフィードバックすることが可能となる。
(4)銅めっき液の組成管理が容易になり、分析頻度を削減することができる。
以下、本発明の好ましい実施の形態について説明する。
まず両面に銅箔層を有する絶縁性フィルムをベース材料とし、前記ベース材料の片面においてフォトエッチング法により所望の形に銅箔を溶解除去し、銅箔を溶解除去した部分に露出した絶縁フィルム部をCO2等のガスレーザー照射法または湿式エッチング法等により除去してブラインドビアホールを作製する。
次いで、前記ブラインドビアホールを介して両面の銅箔層を電気的に導通させるための導通化処理層を形成し、前記導通化処理層上に無電解めっき法または電気めっき法またはその両方によって銅めっき層を形成することにより、絶縁性フィルムの両面に銅層を有し、且つ前記ブラインドビアホールを介して両面が電気的に導通化した状態のテープキャリアを作製する。
次いで、前記テープキャリアの両面の銅層がフォトエッチング法により配線パターン(回路)に形成され、前記配線パターンにニッケル、金、銀、スズめっきなどの表面処理皮膜を施して、所望の半導体装置用両面配線テープキャリアとする。
上記において、本発明の特徴に従い、ブラインドビアホールの種類としては、前記ブラインドビアホールの開口直径が、個々の製品パターンにおける両銅箔層の導通化の役割を担うべく30〜80μm未満の範囲内において1つの値に設定された標準的な径の第1のブラインドビアホールと、前記設定された標準的な径よりも大きい直径の第2ブラインドビアホール(ダミーのブラインドビアホール)の二種類とする。
ダミーのブラインドビアホールを設ける位置は、製品有効エリアの中(ユーザが使用する製品パターン内)でも、エリア外であっても構わない。差し支えなければ有効エリア内に配置しても良いし、有効エリア内にあると困る場合またはあくまで充填性のモニター用と割り切るのであれば、有効エリアの外(勿論TABテープ内のどこか)に配置しても良い。
上記の半導体装置用両面配線テープキャリアにおいて、前記ブラインドビアホールの作製方法は、YAG等の固体レーザー照射法により銅箔と絶縁フィルム部を一括で開口させる方法であってもよい。
ダミーパターンとしてのブラインドビアホールの径は、既に表1において検討したように、80μm〜150μmの範囲内とする。
上記ブラインドビアホール部における銅めっき処理方法は、銅めっきを絶縁フィルム層の厚さ分以上に充填させた、いわゆるビアフィリング銅めっき法とする。
また上記導通化の処理は、スズ−パラジウムまたはその化合物、ニッケルまたはその化合物、グラファイト、導電性カーボン、ポリピロール等の導電性ポリマの内から選ばれた1つの導電性皮膜を形成することで行う。そして、上記フォトエッチング法による配線パターン(回路)の形成よりも後に、熱硬化性または感光性のソルダーレジストまたはカバーレイ等の絶縁層を形成する。
ビアフィリングのめっき装置の構造は通常の銅めっき装置と同じでよい。めっき液の組成(特に添加剤)が違うのみである。したがって、処理プロセスとしては、従来と同様、脱脂→酸洗い→銅めっき、となる。めっき装置が同じでも添加剤組成が違うだけで、ビアホールが埋まってしまう添加剤を選ぶことが重要である。このビアフィリング用添加剤としては、レベラー(JGB)、ブライトナー(SPS)、ポリマー(PEG)を使用する。言い換えればこれら3種の添加剤を使用することでビアフィリング銅めっきができる。
充填状態の確認(モニタリング)は、TABテープの場合、インラインでもオフラインでもどちらでも良いが、連続的に常時監視するのであれば、インラインを採用する。
定期的に(例えば製品毎にロット先頭のみで確認する)と言う形であれば、採取サンプルにおけるブラインドビアホールの充填率をオフラインで確認すれば良い。方法は図3で説明した通り、ブラインドビアホール底部の銅めっき厚さ15Aと総厚さ(片側の銅層+絶縁性フィルム厚さ)15Bの測長を行うことによる。
簡便な方法としては、オフラインで検査する。このときの具体例として、総厚さ(片側の銅層+絶縁性フィルム厚さ)15Bは、ダイヤルゲージ(マイクロメータ)を使用して、めっき前後の材料の厚さの差から算出する。一方、ブラインドビアホール底部の銅めっき厚さ15Aは、焦点顕微鏡を使用して穴の窪みの深さを測り、総厚さ15Bの値と比較することで算出する。
インラインの場合でも、レーザー変位計や渦電流膜厚計等、非破壊で測定する方法を用いて、連続的にモニターすることができる。
本発明の両面配線テープキャリアの製造方法の一例を図1、図2に示す。
25μm厚のポリイミド樹脂製の絶縁性フィルム21の両面に12μm厚の銅箔層22を有して成る2層メタルテープをベース材料(両面配線テープ材用ベース基材)23として用いた(図1(a))。次いで金型プレスにより製品搬送用のパーフォレーション穴を形成した。次に、フォトエッチング法によりブラインドビアホール(BVH)を形成する部位の銅箔をエッチングした(図1(b))。ポリイミドが露出した部位24にCO2レーザーを照射する等して、ポリイミドフィルム21を開口させた(図1(c))。レーザー加工の場合、ポリイミドの開口部にはスミアと呼ばれるレーザーの焼き焦げ残さが残るため、デスミア処理によりスミアの除去を行なう。こうして二種類のブラインドビアホール25A、25Bが形成される。
ここで形成される二種類のブラインドビアホールの径は、製品用の本来のブラインドビアホール(第1のブラインドビアホール)25Aでは直径φ50μmとした。またダミーのブラインドビアホール(第2のブラインドビアホール)25Bでは、その直径をφ120μmとし、製品1ピースあたり1個の割合で配置する構造とした。
その後の工程は、ブラインドビアホールが二種類(25A、25B)となっている点を除き、基本的に従来例の場合(図4〜図5)のステップ(d)〜(h)と同じである。
DPS処理によりスズ−パラジウム金属薄膜などの導電性薄膜層26を形成した後(図1(d))、電気銅めっき法により、前記ブラインドビアホール25A、25B内の銅めっき充填と、表層への銅めっき処理を同時に行ない、銅めっき層27を形成した(図1(e))。この銅めっき層27は、ブラインドビアホール25A、25Bの部分においては、ビアフィリング銅めっき層となる。
ここで使用した銅めっき液は、建浴時の濃度として硫酸銅濃度200g/L、硫酸濃度50g/L、塩素イオン濃度50mg/Lとした。またビアフィリング用の添加剤として、レベラー成分にはJGB(ヤーヌスグリーンB)を、ブライトナー成分にはSPS(ビス(3−スルホプロピル)ジスルフィド)を、ポリマー成分にはPEG(ポリエチレングリコール)を使用し、いずれの濃度も100ppmとした。めっき条件は電流密度は1A/dm2、めっき時間は45分とし、表層のめっき厚は約10μmを目標値とした。
次いで、フォトファブリケーション工法により配線パターン(回路)28を形成し(図2(f))、ソルダーレジスト印刷工程で絶縁層29を形成した後(図2(g))、電気ニッケルめっき(1μm)、電気金めっき(1μm)の順で表面処理層30を施すことにより両面配線テープキャリアが完成した(図2(h))。
評価結果を以下に示す。本実施例と従来例の2種の方法により、銅めっき工程を連続的に製品流動し、モニタリングした結果の比較表を表2に示す。
表2において、製品ロット(積算流動長)がA(0m)、B(200m)・・・E(1600m)というのは、テープキャリアの積算流動長が0m、200m、・・・1600mと進んだ時点(各ロットA〜E)のめっき液状態を意味する。ただしA(0m)はめっき液が建浴直後の新液の状態を意味する。
表2において、「本発明例」の欄は、二種類のブラインドビアホール(BVH)として、直径φ120μmのダミーのBVHと、製品パターンの直径φ50μmの本来のBVHとを有するテープキャリアを、連続してビアフィリング銅めっきした場合を示す。つまり、ダミーのBVHに基づいてめっき液の補正(添加剤の補充等)を行いつつ、積算流動長がA(0m)、B(200m)・・・E(1600m)と変化して行ったときのめっき液状態において、ビアフィリング銅めっきを行ったときの銅めっき充填率を、ロットA〜Eのそれぞれについて示している。また「従来例」の欄は、製品パターンの直径φ50μmの本来のBVHのみを有する従来のテープキャリア、つまりダミーのBVHに基づく早期のめっき液補正が行われない場合について、積算流動長がA(0m)、B(200m)・・・E(1600m)と変化したときのめっき液状態において、ビアフィリング銅めっきを行ったときの銅めっき充填率をロットA〜Eのそれぞれについて示したものである。
この例では、製品の本来のブラインドビアホールの充填率が80%以上であることを目標値とした。
Figure 0004150930
ダミーのブラインドビアホールが無い「従来例」においては、製品の積算流動長200〜800m(ロットB、C、D)の段階の場合、まだ銅めっき充填率が目標値の80%を上回っており、その結果、充填率の変化が計測されず、めっき液の補正もなされない。銅めっき充填率が目標値の80%まで下がるのは、1600mまで製品を流した段階(ロットE)であり、この時点にならなければ充填率の変化が現れず検知もされない。従って、添加剤の補充等のめっき液補正もなされない。結果として、初期に90%であった充填率が80%にまで低下した。
これに対し、「本発明例」においては、テープ長さ200mの製品流動時点(ロットB)で、つまり直径φ50μmの径の製品BVHでは充填率に変動がほとんど認められない段階でありながら、直径φ120μmの径のダミーのBVHでは充填率の低下が顕著に認められ、これに基づいて添加剤の補充等のめっき液補正を行なう対応が早期に図れた。その後も同様のタイミングにて、めっき液補正の対応を行なっている。結果として、製品流動長1600m(ロットE)まで、本来のブラインドビアホールの充填率を安定に維持することが可能であった。
両者を比較するに、「本発明例」の製品の本来のブラインドビアホール(φ50μmビア)では88〜90%という安定した(狭い範囲での)フィリング率が得られているが、「従来例」の製品のブラインドビアホール(φ50μmビア)ではめっき液管理がうまくいかなかったために、銅めっき充填率が80〜90%の範囲で変動している。
本発明の両面配線テープキャリアの製造手順(前半)を示す説明図である。 本発明の両面配線テープキャリアの製造手順(後半)を示す説明図である。 ビアフィリング銅めっきにおける充填率の算出方法の説明に供する図である。 従来の両面配線テープキャリアの製造手順(前半)を示す説明図である。 従来の両面配線テープキャリアの製造手順(後半)を示す説明図である。 ビアフィリング銅めっきの析出メカニズムの説明図である。
符号の説明
21 絶縁性フィルム
22 銅箔
23 材料(両面配線テープ材用ベース基材)
24 ポリイミドフィルム露出部
25A 製品用の本来のブラインドビアホール(第1のブラインドビアホール)
25B ダミーのブラインドビアホール(第2のブラインドビアホール)
26 導電性薄膜層
27 ビアフィリング銅めっき層
28 配線パターン
29 絶縁層
30 表面処理層

Claims (7)

  1. 両面に銅箔層を有する絶縁性フィルムの片面より銅箔層及び絶縁性フィルム部を貫いて他面側の銅箔層に達するブラインドビアホールを作製し、このブラインドビアホールに導通化処理層を形成した後、その導通化処理層上に銅めっき層を形成してブラインドビアホールを充填し、これにより両面の銅箔層を電気的に導通化した構造を得る半導体装置用両面配線テープキャリアの製造方法において、
    前記ブラインドビアホールとして、製品パターンにおける両銅箔層を電気的に導通させるための第1のブラインドビアホールと、前記第1のブラインドビアホールの直径よりも大きい直径を有し、直径が80μm〜150μmの範囲内とする第2のブラインドビアホールを設け、この第2のブラインドビアホールにおいて、テープキャリアが連続的に製造される際の第1のブラインドビアホールでの前記銅めっき層による充填率の変動を非破壊で測定する方法を用いて把握し、めっき液を補正することを特徴とする半導体装置用両面配線テープキャリアの製造方法。
  2. 請求項1に記載の半導体装置用両面配線テープキャリアの製造方法において、
    前記非破壊で測定する方法として、総厚さ(片面の銅箔+絶縁性フィルムの厚さ)をダイヤルゲージを用いてめっき前後の材料の厚さの差から算出、ブラインドビアホール底部の銅めっき厚さを焦点顕微鏡を用いて穴の窪みの深さを測り、前記総厚さと前記ブラインドビアホール底部の銅めっき厚さとを比較する方法を用いることを特徴とする半導体装置用両面配線テープキャリアの製造方法。
  3. 請求項1に記載の半導体装置用両面配線テープキャリアの製造方法において、
    前記非破壊で測定する方法として、レーザー変位計や渦電流膜厚計等、非破壊で測定する方法を用いて、インラインで連続的にモニターする方法を用いることを特徴とする半導体装置用両面配線テープキャリアの製造方法。
  4. 請求項1〜3のいずれかに記載の半導体装置用両面配線テープキャリアの製造方法において、
    前記ブラインドビアホール部の銅めっき層の形成方法として、銅めっきを絶縁性フィルム層の厚さ分以上に充填させた、いわゆるビアフィリング銅めっき法を用いることを特徴とする半導体装置用両面配線テープキャリアの製造方法。
  5. 請求項1〜4のいずれかに記載の半導体装置用両面配線テープキャリアの製造方法において、
    前記導通化処理層を、スズ−パラジウムまたはその化合物、ニッケルまたはその化合物、グラファイト、導電性カーボン、ポリピロール等の導電性ポリマの内から選ばれた1つの導電性皮膜により形成することを特徴とする半導体装置用両面配線テープキャリアの製造方法。
  6. 請求項1〜5のいずれかに記載の半導体装置用両面配線テープキャリアの製造方法において、
    前記テープキャリアの両面の銅層をフォトエッチング法により配線パターンに形成し、該配線パターンにニッケル、金、銀、スズめっきなどの表面処理皮膜を施し、この配線パターン上に、熱硬化性または感光性のソルダーレジストまたはカバーレイ等の絶縁層を形成することを特徴とする半導体装置用両面配線テープキャリアの製造方法。
  7. 請求項1〜6のいずれかに記載の半導体装置用両面配線テープキャリアの製造方法において、
    前記ブラインドビアホールの作製方法が、前記絶縁性フィルムの片面においてフォトエッチング法により所望の形に銅箔を溶解除去し、銅箔を溶解除去した部分に露出した絶縁性フィルム部をCO2等のガスレーザー照射法または湿式エッチング法等により除去してブラインドビアホールを作製する方法によるか、又は、YAG等の固体レーザー照射法により銅箔と絶縁性フィルム部を一括で開口させる方法によることを特徴とする半導体装置用両面配線テープキャリアの製造方法。
JP2004307094A 2004-10-21 2004-10-21 半導体装置用両面配線テープキャリアの製造方法 Expired - Fee Related JP4150930B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004307094A JP4150930B2 (ja) 2004-10-21 2004-10-21 半導体装置用両面配線テープキャリアの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004307094A JP4150930B2 (ja) 2004-10-21 2004-10-21 半導体装置用両面配線テープキャリアの製造方法

Publications (2)

Publication Number Publication Date
JP2006120858A JP2006120858A (ja) 2006-05-11
JP4150930B2 true JP4150930B2 (ja) 2008-09-17

Family

ID=36538456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004307094A Expired - Fee Related JP4150930B2 (ja) 2004-10-21 2004-10-21 半導体装置用両面配線テープキャリアの製造方法

Country Status (1)

Country Link
JP (1) JP4150930B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101636527B (zh) * 2007-03-15 2011-11-09 日矿金属株式会社 铜电解液和使用该铜电解液得到的两层挠性基板
JP2008270411A (ja) * 2007-04-18 2008-11-06 Sumitomo Metal Mining Package Materials Co Ltd 両面配線テープキャリアの製造方法及び該方法により製造されたテープキャリア
JP5120306B2 (ja) * 2009-03-23 2013-01-16 日立電線株式会社 半導体装置用テープキャリアの製造方法および半導体装置用テープキャリア
KR101870191B1 (ko) * 2012-03-05 2018-06-22 해성디에스 주식회사 회로 기판 제조방법
KR101514024B1 (ko) * 2013-07-23 2015-04-22 (주)이수엑사보드 필 도금된 동박 적층판 및 그 도금법
JP6995879B2 (ja) * 2017-11-24 2022-01-17 新電元工業株式会社 検出用基板、組合体及び検出用基板の製造方法
JP7192423B2 (ja) * 2018-11-16 2022-12-20 凸版印刷株式会社 めっき厚判定方法、並びに多層配線基板の製造方法
JP7313894B2 (ja) * 2019-04-26 2023-07-25 新光電気工業株式会社 配線基板及び配線基板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3594894B2 (ja) * 2000-02-01 2004-12-02 新光電気工業株式会社 ビアフィリングめっき方法
JP4250861B2 (ja) * 2000-09-29 2009-04-08 凸版印刷株式会社 フィルムキャリアの製造方法
JP2003101234A (ja) * 2001-09-27 2003-04-04 Toppan Printing Co Ltd 多層配線基板およびその製造方法、並びにその製造に用いる製造装置
JP3937993B2 (ja) * 2002-10-02 2007-06-27 日立電線株式会社 配線板の製造方法
JP3815431B2 (ja) * 2002-12-19 2006-08-30 日立電線株式会社 半導体装置用テープキャリアおよびその製造方法

Also Published As

Publication number Publication date
JP2006120858A (ja) 2006-05-11

Similar Documents

Publication Publication Date Title
KR101705403B1 (ko) 2층 플렉시블 기판, 및 2층 플렉시블 기판을 기재로 한 프린트 배선판
JP5175992B1 (ja) 極薄銅箔及びその製造方法、並びに極薄銅層
US20130140074A1 (en) Via hole plating method and printed circuit board manufactured using the same
JP4150930B2 (ja) 半導体装置用両面配線テープキャリアの製造方法
KR100999207B1 (ko) 2층 플렉서블 기판
JP4567360B2 (ja) 銅箔の製造方法及びその製造方法で得られる銅箔
JP4955104B2 (ja) 電子回路の形成方法
TWI500824B (zh) An electronic circuit and a method for forming the same, and a copper-clad laminate for forming an electronic circuit
CN107708316A (zh) 一种超精细线路的制作方法
TWI485061B (zh) Composite copper foil and its manufacturing method
TWI487437B (zh) Electronic circuit and method for forming the same, and copper composite sheet for forming electronic circuit
JP2011006773A (ja) セミアディティブ用硫酸系銅めっき液及びプリント配線基板の製造方法
Leisner et al. Recent progress in pulse reversal plating of copper for electronics applications
CN110139492A (zh) 一种使用导电油墨丝印制作电阻的方法
JP2007154260A (ja) 鉛フリーめっき皮膜の形成方法
JP4672189B2 (ja) 配線基板または半導体回路の製造方法
JP5365296B2 (ja) 湿式めっき方法及び湿式めっき装置
Gupta et al. High‐conductance customized copper interconnections produced by laser seeding and selective electrodeposition
US20070215479A1 (en) Method for monitoring the filling performance of copper plating formula for microvia filling
JP2007009301A (ja) 銅被覆ポリイミド基板の製造方法
JP2893916B2 (ja) プリント配線基板の電解メッキ方法
JP4385824B2 (ja) 電気銅めっき液の分析方法及び分析装置
JP5835827B2 (ja) 鍍金液のフィルド性評価装置、及びフィルド性評価用基板、並びにフィルド性評価用電極群及びその再利用方法
JP2010278222A (ja) 両面配線回路基板およびその製造方法
Sun et al. Effects of additives on via filling and pattern plating with simultaneous electroplating

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060414

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080604

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080617

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110711

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120711

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130711

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees