KR101514024B1 - 필 도금된 동박 적층판 및 그 도금법 - Google Patents

필 도금된 동박 적층판 및 그 도금법 Download PDF

Info

Publication number
KR101514024B1
KR101514024B1 KR1020130086416A KR20130086416A KR101514024B1 KR 101514024 B1 KR101514024 B1 KR 101514024B1 KR 1020130086416 A KR1020130086416 A KR 1020130086416A KR 20130086416 A KR20130086416 A KR 20130086416A KR 101514024 B1 KR101514024 B1 KR 101514024B1
Authority
KR
South Korea
Prior art keywords
copper
clad laminate
plating
via hole
hole
Prior art date
Application number
KR1020130086416A
Other languages
English (en)
Other versions
KR20150011466A (ko
Inventor
한용근
조규삼
노봉현
박종민
Original Assignee
(주)이수엑사보드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)이수엑사보드 filed Critical (주)이수엑사보드
Priority to KR1020130086416A priority Critical patent/KR101514024B1/ko
Publication of KR20150011466A publication Critical patent/KR20150011466A/ko
Application granted granted Critical
Publication of KR101514024B1 publication Critical patent/KR101514024B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • H05K3/424Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10Electroplating with more than one layer of the same or of different metals
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 동박이 형성된 동박 적층판(CCL:Copper clad laminate)의 표면에 감광성 필름을 라미네이팅한 후 홀 위치(Laser Point)의 상,하부에 동박을 제거하여 CO2레이저 드릴로 비아홀을 형성하고 그 표면에 카본블랙을 코팅하여 필 도금을 함으로써, 종래에 비해 공정을 단순화시킬 수 있어 제조비용을 감소시키면서 소비자들의 신뢰성 확보에 장점이 있고, 그리고 동박 적층판의 상,하부에 형성되는 홀 위치(Laser Point)의 크기를 상단에 비해 하단을 작게 하여 마이크로비아홀(MVH)을 형성하여 상단과 하단의 동박이 연결되므로 인해 동박 적층판의 전기전도성 및 열정도성을 향상시키면서 마이크로비아홀의 바닥에 존재하는 이물질을 제거하는 디스미어공정을 최소화할 수 있는 것에 장점이 있다.

Description

필 도금된 동박 적층판 및 그 도금법{Copper Clad Laminate of Fill plating and Plating Method}
본 발명은 필 도금된 동박 적층판 및 그 도금법에 관한 것으로서, 더욱 상세하게는 동박이 형성된 동박 적층판(CCL:Copper clad laminate)의 표면에 감광성 필름을 라미네이팅한 후 홀 위치(Laser Point)의 상,하부에 동박을 제거하여 CO2레이저 드릴로 비아홀을 형성하고 그 표면에 카본블랙을 전착시켜 필 도금을 함으로써, 종래에 비해 공정을 단순화시키면서 전기전도성 및 열전도성을 향상시키고 아울러 상하단 동박이 연결되는 도금법으로 인해 홀 바닥의 이물질을 제거하는 디스미어공정을 감소시키는 것을 특징으로 하는 필 도금된 동박 적층판 및 그 도금법에 관한 것이다.
일반적으로 인쇄회로기판 중에서 FS(Full Stack)인쇄회로기판은 0.06mm 두께의 동박층이 형성된 동박 적층판(Copper Clad Laminate)원판으로 이루어지며, 그 상,하단에 연속적으로 층을 쌓아 올리는 방식을 적용하고 있다. 이때 층간에 전기적 신호를 전달하기 위해 동박 적층판 원판에 비아홀(Via Hole)을 형성하고 홀 내부에 화학 동을 도금하여 절연층을 형성한 다음 필 도금으로 비아홀 내부를 채워 시트층을 완성하고 상기 시트층의 표면에 에폭시와 유리가 혼합된 프리프레그(preprag)와 동박을 상,하단에 붙이는 적층공정을 거치게 되는 것이다.
그러나 상기 공정에서 시트층에 비아홀을 형성할 때 CO2레이저 드릴로 동박을 관통하기 어렵기 때문에 통상적으로 홀을 형성하는 위치에 동박을 제거하고 비아홀을 형성하는데 이때 동박을 뚫지 못하는 CO2레이저의 단점으로 인해 동박 적층판의 하부 동박은 그대로 두고 비아홀을 형성함으로 인해 필 도금을 하면 하부의 동박 위에 도금이 얹혀 있는 형태로 되는 문제점이 발생하게 되는 것이다.
따라서 상기와 같은 문제점을 해결하기 위한 방안으로 비아홀을 가공한 후 동박 적층판의 하부 바닥면의 표면에 약품을 처리하여 사용하는데 이때 표면의 약품이 완전히 제거되지 않은 상태에서 필 도금을 하면 전기적 도통에 문제가 발생되어 전기전도성 및 열전도성 등이 떨어지게 되는 것이다
한편, 상기와 같은 문제점을 해결하기 위한 방안으로 연구개발하여 특허출원된 기술을 살펴보면, 공개특허공보 제10-2006-0078112호에 동박 적층판에 비아홀을 형성하는 1단계, 상기 비아홀 및 동박적층판 상에 무전해 도금을 형성하는 제2단계, 상기 무전해 도금 및 비아홀 내부에 벨리(Belly) 형상의 제1차 전해 동도금을 수행하는 제3단계 및 상기 제1차 전해 동도금 상에 제2차 전해 동도금을 수행하여 비아홀 내부를 필 도금하는 제4단계를 포함하여 구성된 내부 비아홀의 필 도금 구조 및 그 제조 방법이 알려져 있으나, 상기 방법에 의해 제조되는 동박 적층판의 경우에는 비아홀에 먼저 무전해 도금을 실시하고, 그리고 1차 전해 동도금층과 2차 전해 동도금층을 형성함으로써, 홀 내벽에 분포되어 있는 스미어(smear)들을 제거하는 디스미어 공정과 전해 동도금을 수회 수행함으로 인해 제조공정이 복잡하고, 그로 인해 제조비용이 많이 소요되는데 비해 소비자들의 신뢰성 확보에 문제점이 있다.
따라서 상기와 같은 문제점을 해결하기 위한 방안으로 본 발명은 동박이 형성된 동박 적층판(CCL:Copper clad laminate)의 표면에 감광성 필름으로 라미네이팅한 후 홀 위치(Laser Point)의 상,하부에 동박을 제거하고 CO2레이저로 마이크로비아홀(MVH)을 형성한 다음 비아홀 표면에 카본블랙으로 전착하고 그 표면에 동일한 도금라인에서 스트라이크 도금을 진행하면서 필 도금을 함으로써, 종래의 동박 적층판에 형성된 비아홀에 무전해도금층을 형성한 다음 1차 전해도금층과 2차 전해도금층을 형성하여 필 도금을 하는 것에 비해 제조공정을 단순화시키는 것을 그 목적으로 한다.
그리고 본 발명은 동박 적층판의 상,하부에 형성되는 홀 위치(Laser Point)의 크기를 상단에 비해 하단을 작게 하여 마이크로비아홀(MVH)을 형성하고 상단과 하단의 동박이 연결되게 필 도금을 함으로써, 동박 적층판의 전기전도성 및 열전도성을 향상시키면서 마이크로비아홀의 바닥에 존재하는 이물질을 제거하는 디스미어공정을 최소화할 수 있는 것을 다른 목적으로 한다.
상기 과제를 해결하기 위한 본 발명은 동박 적층판의 필 도금법에 있어서,
1) 상기 동박 적층판의 상단과 하단의 표면에 감광성 필름으로 라미레이팅층을 형성하는 단계;
2) 상기 라미레이트층에 마이크로비아홀 형성을 위해 홀 위치(LP)를 형성하여 동박을 제거하는 단계;
3) 상기 동박이 제거된 홀 위치에 CO2 레이저 드릴로 동박 적층판을 관통하여 마이크로비아홀을 형성하는 단계;
4) 상기 마이크로비아홀 내부를 디스미어 한 후 카본블랙으로 블랙홀을 형성하는 단계;
5) 상기 블랙홀 상부에 동일한 도금 라인에서 스트라이크도금과 필 도금을 하여 동박 적층판의 상단과 하단이 동일한 층으로 연결되는 단계;
를 거쳐 제조되는 것을 과제 해결 수단으로 한다.
그리고 본 발명은 상기에서 홀 위치는 동박 적층판의 상단과 하단에 서로 다른 크기로 형성하되, 상단 70~90um, 하단 30~60um인 것이 바람직하고, 상기 마이크로비아홀은 동박 적층판의 상단의 경우 동박이 제거된 크기 만큼 마이크로비아홀이 형성되고 하단의 경우 동박이 제거된 것보다 크게 마이크로비아홀이 형성되는 것이 바람직하며, 상기 필 도금은 CuSO4 185~215(g/L), H2SO4 90~110(g/L), Cl 60~90(ppm/L), 촉매제 10~16(ml/L), 억제제 24~30(ml/L)를 혼합하여 이루어지는 것을 특징으로 한다.
그리고 본 발명은 동박 적층판의 필 도금법에 의해 제조되는 동박 적층판을 다른 과제 해결 수단으로 한다.
상기 과제 해결 수단에 의한 본 발명에 따른 필 도금된 동박 적층판 및 그 도금법은 동박이 형성된 동박 적층판(CCL:Copper clad laminate)의 표면에 감광성 필름을 라미네이팅한 후 홀 위치(Laser Point)의 상,하부면 동박을 제거하여 CO2레이저 드릴로 비아홀을 형성하고 그 표면에 카본블랙을 코팅하여 필 도금을 함으로써, 종래의 동박 적층판에 형성된 비아홀에 무전해도금층을 형성한 다음 1차 전해도금층과 2차 전해도금층을 형성하여 필 도금을 하는 것에 비해 제조공정을 단순화시킬 수 있어 제조비용을 감소시키면서 소비자들의 신뢰성 확보에 장점이 있다.
그리고 본 발명은 동박 적층판의 상,하부에 형성되는 홀 위치(Laser Point)의 크기를 상단에 비해 하단을 작게 하여 마이크로비아홀(MVH)을 형성하여 상단과 하단의 동박이 연결되게 함으로써, 동박 적층판의 전기전도성 및 열전도성을 향상시키면서 마이크로비아홀의 바닥에 존재하는 이물질을 제거하는 디스미어공정을 최소화할 수 있는 것에 장점이 있다.
도 1은 본 발명의 동박 적층판의 구조를 나타내는 단면도이다.
도 2는 동박 적층판의 상부 및 하부에 감광성 필름으로 라미레이팅층을 형성한 다음 동박을 제거한 상태를 나타내는 단면도이다.
도 3은 동박 적층판의 표면에 라미레이팅된 감광성 필름을 제거한 상태를 나타내는 단면도이다.
도 4는 CO2 레이저드릴로 동박 적층판을 관통하여 마이크로비아홀을 형성한 상태를 나타내는 단면도이다.
도 5는 마이크로비아홀의 표면에 카본블랙을 코팅하여 블랙홀을 형성한 상태를 나타내는 단면도이다.
도 6은 블랙홀의 표면에 스트라이크도금과 필 도금한 상태를 나타내는 단면도이다.
상기의 효과를 달성하기 위한 본 발명은 필 도금된 동박 적층판 및 그 도금법에 관한 것으로, 본 발명을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않는 범위 내에서 생략될 것이라는 것을 유의하여야 한다.
이하, 본 발명의 기술적 구성에 대해 상세히 설명하면 다음과 같다.
도 1은 본 발명의 동박 적층판의 구조를 나타내는 단면도이고, 도 2는 동박 적층판의 상부 및 하부에 감광성 필름으로 라미레이팅층을 형성한 다음 동박을 제거한 상태를 나타내는 단면도이며, 도 3은 동박 적층판의 표면에 라미레이팅된 감광성 필름을 제거한 상태를 나타내는 단면도이며, 도 4는 CO2 레이저 드릴로 동박 적층판을 관통하여 마이크로비아홀을 형성한 상태를 나타내는 단면도이고, 도 5는 마이크로비아홀의 표면에 카본블랙을 코팅하여 블랙홀을 형성한 상태를 나타낸 단면도이며, 도 6은 블랙홀의 표면에 스트라이크도금과 필 도금한 상태를 나타낸 단면도이다.
도 1 내지 도 6을 참조해 보면, 본 발명은 동박 적층판의 필 도금법에 있어서,
1) 상기 동박 적층판의 상단과 하단의 표면에 감광성 필름으로 라미레이팅층을 형성하는 단계;
2) 상기 라미레이팅층에 마이크로비아홀 형성을 위해 홀 위치(LP)를 형성하여 동박을 제거하는 단계;
3) 상기 동박이 제거된 홀 위치에 CO2 레이저 드릴로 동박 적층판을 관통하여 마이크로비아홀을 형성하는 단계;
4) 상기 마이크로비아홀 내부를 디스미어 한 후 카본블랙으로 블랙홀을 형성하는 단계;
5) 상기 블랙홀 상부에 동일한 도금 라인에서 스트라이크도금과 필 도금을 하여 동박 적층판의 상단과 하단이 동일한 층으로 연결되는 단계;
를 거쳐 제조되는 것을 특징으로 한다.
상기 1)단계는 도 1과 같은 동박 적층판(10)의 상단과 하단의 표면에 도 2와 같이 감광성 필름으로 라미레이팅층을 형성하는 단계로서, 적층판(12)의 상단(14a)과 하단(14b)의 표면에 동박(14)이 적층된 동박 적층판(10)은 마이크로비아홀(40)의 홀 위치(30)를 형성하기 위해 표면에 감광성 필름(20)으로 라미레이팅층을 형성하는 것이다. 상기에서 감광성 필름(20)을 동박 적층판(10)의 상단(14a)과 하단(14b)의 표면에 라미레이팅하는 방법은 특별히 한정하는 것은 아니고 필요에 따라 통상적인 방법 중에서 적절한 방법을 선택하여 사용할 수 있다.
상기 2)단계는 상기 1)단계에서 형성한 라미레이트층에 마이크로비아홀(MBH) 형성을 위해 홀 위치(30)를 형성하여 동박을 제거하는 단계로서, 상기 홀 위치(30)를 선정하는 것은 동박 적층판(10)을 CO2 레이저 드릴로 천공할 때 동박(14)을 뚫지 못하기 때문에 동박을 제거하기 위한 것이다. 그리고 동박(14)을 제거한 후에는 상기 도 3과 같이 동박 표면에 라미네이팅되어 있는 감광성 필름(20)을 제거하여야 한다. 상기 감광성 필름(20)을 제거하지 않을 경우에는 동박 적층판(10)을 CO2 레이저 드릴로 천공할 때 마이크로비아홀 내에 스컴이 잔재할 우려가 있다.
그리고 상기 홀 위치(30)는 동박 적층판(10)의 상단(14a)과 하단(14b)이 서로 다른 크기로 형성되는 것이 바람직하며, 적합하게는 상단의 홀 크기는 70~90um, 하단의 홀 크기는 30~60um인 것이 더욱 바람직하다. 상기에서 동박 적층판(10)에 천공되는 홀의 크기가 상기 조건 보다 크거나 작을 경우에는 동박 적층판(10)의 전기전도성 및 열 전도성을 향상시키는데 어려움이 발생할 우려가 있다.
한편, 홀 위치(30)를 형성하는 방법은 감광성 필름(20)이 라미네이팅된 동박 적층판(10)을 노광공정 및 현상공정을 수행하여 이때 부식되는 동의 표면에 라미네이팅되어 있는 감광성 필름(20)과 동박(14)을 제거함으로 인해 홀 위치를 형성하게 된다.
상기 3)단계는 상기 2)단계에서 동박(14)이 제거된 홀 위치(30)에 CO2 레이저 드릴로 도 4와 같이 동박 적층판(10)의 상단(14a)과 하단(14b)을 관통되게 천공하여 마이크로비아홀(40)을 형성하는 단계로서, 상기 CO2 레이저 드릴로 마이크로비아홀(40)을 형성할 때 동박 적층판(10)의 상단(10a)은 동박(14)이 제거된 크기 만큼 마이크로비아홀(40)이 형성되는 것이 바람직하고 동박 적층판(10)의 하단(10b)은 동박(14)이 제거된 것보다 크게 마이크로비아홀(40)이 형성되는 것이 바람직하다.
상기 4)단계는 상기 3)단계에서 형성한 마이크로비아홀(40) 내부를 디스미어 한 후 도 5와 같이 카본블랙으로 블랙홀(50)을 형성하는 단계로서, 상기 3)단계에서 동박 적층판(10)을 CO2 레이저 드릴로 천공하여 마이크로비아홀(40)을 형성하면 그 내벽에 스미어(smear)들이 형성될 수 있기 때문에 이의 제거를 위해 디스미어 공정을 수행하여 스미어들을 완전히 제거한 후 카본블랙으로 블랙홀(50)을 형성하게 된다. 이와 같이 스미어들을 제거한 후 카본블랙으로 블랙홀(50)을 형성하게 되면 5)단계에서 진행되는 동박(14)의 상단(14a)과 하단(14b)을 동일한 층으로 연결할 때 블랙홀(50)의 효율을 향상시킬 수 있고, 그 결과 제품의 신뢰성을 향상시킬 수 있게 되는 것이다.
한편, 본 발명의 블랙홀(50)을 형성하는 카본블랙은 원형이며 10~50nm 입자의 전도성 카본블랙을 마이크로비아홀(40)의 벽면 수지층에 전착시켜 동박 적층판(10)의 상단(14a)과 하단(14b)에 전도성을 띠게 한 다음 전해전기 동 도금을 함으로써, 종래와 같이 전해 화학 동 도금을 하기 위해 반복적으로 시행하던 도금공정을 실시하지 않음에 따라 도금공정에 소요되는 시간을 대폭 줄여 전반적으로 리드타임을 줄일 수 있게 된 것이다.
그리고 상기 블랙홀(50)을 형성하는 방법을 설명하면, 마이크로비아홀(40)의 내벽에 분포되어 있는 스미어(smear)들을 디스미어 공정을 수행하여 제거한 후 2회에 걸쳐 카본블랙을 전착시켜 블랙홀을 형성한 다음 블랙홀에 분포되어 있는 스미어들을 제거하여 동박 적층판(10)의 표면을 활성화시킨 다음 마이크로에칭(Micro Etching)을 수행함으로써, 절연층 수지인 적층판(10)에는 카본블랙이 흡착하게 되고, 동박(14)에 흡착되어 있는 카본블랙은 제거하게 되므로 종래의 화학 동도금과 같은 중간층이 없이 동박(14)의 상단(14a)과 하단(14b)을 동일한 층으로 연결할 수 있는 것이다.
상기 5)단계는 상기 4)단계에서 형성된 블랙홀(50) 상부에 동일한 도금 라인에서 도 6과 같이 스트라이크도금(60)과 필 도금(70)을 실시하여 동박 적층판(10)의 상단(14a)과 하단(14b)을 동일한 층으로 연결시키는 단계로서, 도금하는 방법은 먼저 블랙홀(50)의 표면에 스트라이크도금(60)으로 동박 적층판(10)의 표면을 도금한 후 1회의 필(Fill) 도금으로 마이크로비아홀(40) 속을 완전히 메워 동박(14)의 상단(14a)과 하단(14b)을 동일한 층으로 연결하는 것이다.
한편, 본 발명에 사용되는 필(Fill) 도금액의 성분을 나타내면 다음 [표 1]과 같다.
성분 단위 사용범위
CuSO4 g/L 185~215
H2SO4 g/L 90~110
Cl ppm 60~90
촉매제 ml/L 10~16
억제제 ml/L 24~30
상기 [표 1]에 의해 조성되는 도금액에서, 황산구리(CuSO4)는 동 이온을 공급하고 도금액의 전기전도성을 향상시키는 역할을 수행한다.
상기에서 황산(H2SO4)은 도금액의 전도도를 조절하고, 애노드 볼을 용해시키는 역할을 수행한다.
상기에서 염소(Cl)은 환원반응을 조절하여 도금막의 성장속도를 제어하는 역할을 수행한다.
상기에서 촉매제는 도금 반응을 촉진하여 표면평탄도와 증착 속도를 향상시키는 역할을 수행한다.
상기에서 억제제는 도금 반응을 억제하는 역할을 수행하게 된다
그리고 상기 촉매제는 분자량이 50g/mol~500g/mol인 유기 화합물로서 3-머캅토-1-프로판 설포닉산 소듐염(3-mercapto-1- propane sulfonic acid sodium salt), 비스(3-설포프로필)디설파이드 디소듐염(Bis(3-sulfopropyl)disulfide disodium salt), 3-N,N-디메틸아미노디티오카바모일-1-프로판설포닉산소둠염(3-N,N-Dimethylaminodithiocarbamoyl-1-propanesulfonic acid sodium salt), 알콕시화 디머캅탄(Alkoxylated dimercaptan) 중에서 선택되는 1종 또는 그 이상을 선택하여 사용하는 것이 바람직하지만 특별히 한정하는 것은 아니고 필요에 따라 상기 유기화합물의 분자량 범위 내에 있는 것이면 적절히 선택하여 사용할 수 있다.
상기 억제제는 폴리에틸렌글리콜(polyethylene glycol), 폴리프로필렌글리콜(polpylene glycol), 피리딘 중합체(pyridine polymer), 베타-나프톨(β-Naphtol), 포름알데히드(Formaldehyde), 비아폼(Viaform) 중에서 1종 또는 그 이상을 선택하여 사용하는 것이 바람직하지만 특별히 한정하는 것은 아니고 필요에 따라 적절히 선택하여 사용할 수 있다.
상술한 바와 같은, 본 발명의 바람직한 실시예에 따른 수용성 소부 도료조성물을 설명하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능하다는 것을 이 분야의 통상적인 기술자들은 잘 이해할 수 있을 것이다.
10 : 적층판 14 : 동박
20 : 감광성 필름 30 : 홀 위치
40 : 마이크로비아홀 50 : 블랙홀
60 : 스트라이크도금 70 : 필 도금

Claims (6)

  1. 동박 적층판의 필 도금법에 있어서,
    1) 상기 동박 적층판의 상단과 하단의 표면에 감광성 필름으로 라미레이팅층을 형성하는 단계;
    2) 상기 라미레이트층에 마이크로비아홀 형성을 위해 홀 위치(LP)를 형성하여 동박을 제거하는 단계;
    3) 상기 동박이 제거된 홀 위치에 CO2 레이저 드릴로 동박 적층판의 상단과하단을 관통되게 천공하여 마이크로비아홀을 형성하는 단계;
    4) 상기 마이크로비아홀의 내벽에 형성되어 있는 스미어(smear)의 제거를 위해 내벽을 디스미어공정을 수행한 후 2회에 걸쳐 10~50nm의 카본블랙으로 블랙홀을 형성하는 단계;
    5) 상기 블랙홀 상부에 동일한 도금 라인에서 스트라이크도금으로 동박 적층판의 표면을 도금한 후 1회의 필 도금으로 동박 적층판의 상단과 하단이 동일한 층으로 연결되는 단계;를 거쳐 제조하되,
    상기 홀 위치는 동박 적층판의 상단은 70~90um의 크기로 형성하고, 하단은 30~60um 크기로 형성하며,
    상기 마이크로비아홀은 동박 적층판의 상단의 경우 동박이 제거된 크기 만큼 마이크로비아홀이 형성되고 하단의 경우 동박이 제거된 것보다 크게 마이크로비아홀이 형성되며,
    상기 필 도금은 전해도금은 CuSO4 185~215(g/L), H2SO4 90~110(g/L), Cl 60~90(ppm/L), 촉매제 10~16(ml/L), 억제제 24~30(ml/L)를 혼합하여 이루어지는 것을 특징으로 하는 동박 적층판의 필 도금법.
  2. 상기 제 1항에 따라 필 도금된 것을 특징으로 하는 동박 적층판.

  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
KR1020130086416A 2013-07-23 2013-07-23 필 도금된 동박 적층판 및 그 도금법 KR101514024B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130086416A KR101514024B1 (ko) 2013-07-23 2013-07-23 필 도금된 동박 적층판 및 그 도금법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130086416A KR101514024B1 (ko) 2013-07-23 2013-07-23 필 도금된 동박 적층판 및 그 도금법

Publications (2)

Publication Number Publication Date
KR20150011466A KR20150011466A (ko) 2015-02-02
KR101514024B1 true KR101514024B1 (ko) 2015-04-22

Family

ID=52487847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130086416A KR101514024B1 (ko) 2013-07-23 2013-07-23 필 도금된 동박 적층판 및 그 도금법

Country Status (1)

Country Link
KR (1) KR101514024B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240147612A1 (en) * 2021-07-09 2024-05-02 Sumitomo Electric Industries, Ltd. Printed wiring board

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120858A (ja) * 2004-10-21 2006-05-11 Hitachi Cable Ltd 半導体装置用両面配線テープキャリアおよびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120858A (ja) * 2004-10-21 2006-05-11 Hitachi Cable Ltd 半導体装置用両面配線テープキャリアおよびその製造方法

Also Published As

Publication number Publication date
KR20150011466A (ko) 2015-02-02

Similar Documents

Publication Publication Date Title
US8138423B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP2003031952A (ja) コア基板、それを用いた多層回路基板
JP2005183952A (ja) 導電孔を有したプリント回路ボードの製造方法及びボード
KR20130096222A (ko) 프린트 배선판의 제조 방법 및 프린트 배선판
CN100518444C (zh) 利用激光钻孔机的过孔形成方法
CN103225094B (zh) 一种盲孔板电镀单面电流保护方法
JP2010016335A (ja) 金属積層板及びその製造方法
KR101514024B1 (ko) 필 도금된 동박 적층판 및 그 도금법
JP6016004B2 (ja) 配線基板及びその製造方法
KR20100052830A (ko) 다중 층구성 인쇄회로기판의 제조방법 및 이에 의한 인쇄회로기판
US8074352B2 (en) Method of manufacturing printed circuit board
JP2009239105A (ja) 多層回路基板の製造方法
CN105228346B (zh) 台阶槽电路板的加工方法和台阶槽电路板
JP2007095910A (ja) 配線基板の製造方法
JP2005203457A (ja) 部品内蔵配線板の製造方法
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
KR20090085406A (ko) 다층 회로기판 및 그 제조방법
JP2008205070A (ja) プリント配線基板及びその製造方法
KR20030037738A (ko) 인쇄회로기판의 블라인드 비아 홀 형성방법
KR101009118B1 (ko) 랜드리스 인쇄회로기판의 제조방법
CN209861244U (zh) 一种层间精度控制的多阶盲埋孔pcb板结构
KR20090106723A (ko) 씨오투 레이저 다이렉트 공법을 이용한 빌드업 다층인쇄회로기판의 제조방법
US20220295645A1 (en) Method for optimized filling hole and manufacturing fine line on printed circuit board
JP3984092B2 (ja) 多層プリント配線板とその製造方法
JP2005101035A (ja) 多層フレキシブル配線基板の製造方法及び多層フレキシブル配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180417

Year of fee payment: 4