KR20180036569A - 캐리어 기재-부가된 배선 기판 및 캐리어 기재-부가된 배선 기판의 제조 방법 - Google Patents

캐리어 기재-부가된 배선 기판 및 캐리어 기재-부가된 배선 기판의 제조 방법 Download PDF

Info

Publication number
KR20180036569A
KR20180036569A KR1020170124333A KR20170124333A KR20180036569A KR 20180036569 A KR20180036569 A KR 20180036569A KR 1020170124333 A KR1020170124333 A KR 1020170124333A KR 20170124333 A KR20170124333 A KR 20170124333A KR 20180036569 A KR20180036569 A KR 20180036569A
Authority
KR
South Korea
Prior art keywords
carrier substrate
substrate
adhesive layer
wiring
carrier
Prior art date
Application number
KR1020170124333A
Other languages
English (en)
Other versions
KR102326846B1 (ko
Inventor
준지 사토
히토시 곤도
가츠야 후카세
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20180036569A publication Critical patent/KR20180036569A/ko
Application granted granted Critical
Publication of KR102326846B1 publication Critical patent/KR102326846B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

캐리어 기재-부가된 배선 기판은 배선 기판 및 제 1 내지 제 3 캐리어 기재들을 포함한다. 제 1 캐리어 기재는 제 1 접착제 층에 의해서 배선 기판의 하부면에 부착되며, 배선 기판의 제품 영역을 노출시키는 개구부를 포함한다. 제 2 캐리어 기재는 제 1 캐리어 기재의 개구부에 배치되며 배선 기판의 하부면과 접촉한다. 제 3 캐리어 기재는 제 2 접착제 층에 의해서 제 1 캐리어 기재 및 제 2 캐리어 기재에 부착된다. 제 3 캐리어 기재는 제 1 캐리어 기재의 개구부를 덮는다. 제 2 접착제 층은 제 3 캐리어 기재의 상부면 상에 전체적으로 형성된다.

Description

캐리어 기재-부가된 배선 기판 및 캐리어 기재-부가된 배선 기판의 제조 방법{CARRIER BASE MATERIAL-ADDED WIRING SUBSTRATE AND METHOD FOR MANUFACTURING CARRIER BASE MATERIAL-ADDED WIRING SUBSTRATE}
관련 출원들에 대한 상호 참조
본 출원은 2016년 9월 30일자로 출원된 일본 특허출원 제2016-192806호에 기초한 것이며 그것의 우선권의 이익을 주장한다.
분야
본 발명은 캐리어 기재-부가된 배선 기판 및 캐리어 기재-부가된 배선 기판의 제조 방법에 관한 것이다.
배선 기판 상에 실장되는 반도체 소자의 밀도가 증가하고 있다. 현재, 보다 얇은 배선 기판 및 밀도가 증가된 배선 패턴에 대한 요구가 있다. 이러한 요구를 만족시키기 위해 코어리스 배선 기판이 제안되어 있다. 코어리스 기판은 강성이 높고 층간 절연층보다 두꺼운 코어 기판이 없다. 이러한 배선 기판은 제조 공정 및 조립 공정 중에 쉽게 휘어져서 취급이 곤란하다. 일본 특허공개공보 제2003-347459호, 제2016-048768호, 및 제2003-309215호는 배선 기판이 강성 임시 기판에 부착된 상태에서의 배선 기판의 제조에 대하여 기재하고 있다.
임시 기판에 부착된 배선 기판 상에 반도체 소자를 실장하는 조립 공정에서, 배선 기판의 변형은 접속 불량이나 파손 등의 원인이 된다. 따라서, 이러한 조립 공정에서의 배선 기판의 변형을 감소시킬 필요가 있다.
일 실시예는 배선 기판, 제 1 캐리어 기재, 제 2 캐리어 기재, 및 제 3 캐리어 기재를 포함하는 캐리어 기재-부가된 배선 기판이다. 제 1 캐리어 기재는 제 1 접착제 층에 의해서 배선 기판의 하부면에 부착된다. 제 1 캐리어 기재는 배선 기판의 제품 영역(product area)을 노출시키는 개구부를 포함한다. 제 2 캐리어 기재는 제 1 캐리어 기재의 개구부에 배치된다. 제 2 캐리어 기재는 배선 기판의 하부면과 접촉한다. 제 3 캐리어 기재는 제 2 접착제 층에 의해서 제 1 캐리어 기재 및 제 2 캐리어 기재에 부착된다. 제 3 캐리어 기재는 제 1 캐리어 기재의 개구부를 덮는다. 제 2 접착제 층은 제 3 캐리어 기재의 상부면 상에서 전체적으로 형성되어 있다.
다른 실시예는 캐리어 기재-부가된 배선 기판의 제조 방법이다. 본 방법은 프레임(frame) 형상을 가지며 배선 기판의 제품 영역에 대응하는 개구부를 포함하는 제 1 캐리어 기재를 마련하는 단계와, 지지체 상에 배선층들 및 절연층들을 적층하여 배선 기판을 형성하는 단계와, 제 1 캐리어 기재를 배선 기판에 부착하는 단계와, 지지체를 제거하는 단계와, 제 1 캐리어 기재의 개구부에 삽입되는 프로브 단자(probe terminal)로 배선 기판에 대한 전기적 검사를 행하는 단계와, 제 1 캐리어 기재의 개구부에 제 2 캐리어 기재를 배치하면서, 제 1 캐리어 기재의 개구부를 덮는 제 3 캐리어 기재를 제 1 캐리어 기재에 부착하는 단계를 포함한다.
상기 실시예들에 따라, 배선 기판의 변형이 감소될 수 있다.
본 발명의 다른 실시예들 및 이점들은 본 개시의 원리들을 예시로서 도시하는 첨부된 도면들과 관련하여 취해진 다음의 설명으로부터 명확해질 것이다.
전술한 일반적인 설명 및 다음의 상세한 설명은 모두 예시적이고 설명적인 것이며 청구된 바와 같은 본 발명을 제한하지 않는다는 것을 이해해야 한다.
본 발명의 목적 및 이점과 함께, 실시예들은 첨부 도면들과 함께 본 바람직한 실시예들에 대한 다음의 설명을 참조함으로써 가장 잘 이해될 수 있다.
도 1A 및 도 1B는 캐리어 기재-부가된 배선 기판의 개략 단면도.
도 1C는 도 1A의 캐리어 기재-부가된 배선 기판의 일부를 도시하는 확대 단면도.
도 1D는 솔더 레지스트 층의 개구부를 도시하는 개략 평면도.
도 2A는 워크 기판의 개략 평면도.
도 2B는 시트형 캐리어 기재-부가된 배선 기판의 개략 평면도.
도 2C는 캐리어 기재-부가된 배선 기판의 제품 영역 및 제품 섹션을 도시하는 개략 평면도.
도 3A 내지 도 3C는 캐리어 기재의 제조 공정을 나타내는 개략 단면도.
도 4A, 도 4B, 도 5 내지 도 7, 도 8A 내지 도 8C, 도 9B, 도 9B, 도 10A 및 도 10B는 캐리어 기재-부가된 배선 기판의 제조 공정을 나타내는 개략 단면도.
도 11A 내지 도 11D는 캐리어 기재의 제조 공정을 나타내는 개략 평면도.
도 12A 및 도 12B는 캐리어 기재-부가된 배선 기판의 비교예에 반도체 소자를 실장하는 조립 공정을 나타내는 개략 단면도.
도 13은 다른 캐리어 기재-부가된 배선 기판을 도시하는 단면도.
이하, 도면을 참조하여 실시예들을 설명한다. 도면들에서, 요소들은 단순화 및 명료성을 위해 도시되어 있으며, 반드시 축척대로 그려진 것은 아니다. 이해를 돕기 위해 단면도에서 해칭선이 도시되지 않거나 쉐이딩으로 대체될 수도 있다. 본 명세서에서, 평면도는 피사체의 조감도(예를 들면, 도 1A의 상하 방향의 시점)를 나타내고, 평면 형상은 피사체의 수직 방향에서 본 형상을 나타낸다.
도 1A를 참조하면, 캐리어 기재-부가된 배선 기판(10)은 캐리어 기재(20) 및 배선 기판(30)을 포함한다. 캐리어 기재(20)는 배선 기판(30)의 하부면에 부착되어 배선 기판(30)을 지지한다.
도 1A에 도시된 바와 같이, 배선 기판(30)은 배선층(31), 절연층(32), 배선층(33), 절연층(34), 배선층(35) 및 솔더 레지스트 층(36)을 포함한다.
배선층(31)은 절연층(32)의 상부면에 위치되며, 절연층(32)에 매립되어 있다. 본 예에서는, 배선층(31)의 상부면이 절연층(32)의 상부면과 동일 평면에 있다. 배선층(31)의 상부면에 있는 부분들은 배선 기판(30) 상에 실장된 반도체 소자들(51)(도 9A 참조)과 연결되는 부품 연결 단자(P1)로서 사용된다. 절연층(32)은 배선층(31)의 하부면 및 측면들을 덮는다.
절연층(32)의 하부면에는 배선층(33)이 형성되어 있다. 배선층(33)은 절연층(32)의 하부면에 형성된 배선 패턴과, 절연층(32)을 통해 연장되어 배선층(31)에 연결되는 비아 배선을 포함한다. 절연층(34)은 절연층(32)의 하부면에 형성되며, 배선층(33)을 덮는다. 절연층(34)의 하부면에는 배선층(35)이 형성되어 있다. 배선층(35)은 절연층(34)의 하부면에 형성된 배선 패턴과, 절연층(34)을 통해 연장되어 배선층(33)에 연결되는 비아 배선을 포함한다. 배선층 절연층(34)의 하부면에 형성된 배선 패턴과, 절연층(34)을 관통하여 배선층(33)에 연결되는 배선을 통해 배선 기판(30)이 구성되어 있다. 이러한 방식으로, 배선 기판(30)은 배선층(31), 절연층(32), 배선층(33), 절연층(34) 및 배선층(35)이 순차적으로 적층된 코어리스 배선 기판의 구조를 갖는다.
솔더 레지스트 층(36)은 절연층(34)의 하부면 상에 형성되며, 배선층(35)을 부분적으로 덮는다. 솔더 레지스트 층(36)은 배선층(35)의 하부면의 일부를 외부 연결 단자(P2)로서 노출시키는 개구부(36X)를 포함한다. 도 1D에 도시된 바와 같이, 개구부(36X)는 예를 들어 매트릭스형 어레이로 배열된다. 도 1D는 개구부(36X)의 배열의 일례를 개략적으로 도시한 것이지만, 방향 및 개수에 있어서 개구부(36X)의 배열을 제한하지 않는다.
배선층들(31, 33, 및 35)은 예를 들면 구리(Cu) 또는 구리 합금으로 형성될 수 있다. 절연층들(32 및 34)은 예를 들면 에폭시 수지 또는 폴리이미드 수지와 같은 절연성 수지 또는 에폭시 수지 또는 폴리이미드 수지에 실리카 또는 알루미나와 같은 충전제를 혼합하여 얻어진 수지로 형성될 수 있다. 절연층들(32 및 34)은 보강재를 포함하는 절연성 수지로 형성될 수 있으며, 예를 들어 유리 섬유, 아라미드 섬유 또는 LCP(liquid crystal polymer) 섬유의 직포 또는 부직포와 같은 보강재를, 에폭시 수지 또는 폴리이미드 수지를 주성분으로 하는 열경화성 수지와 함침시킴으로써 얻어진다. 대안적으로, 절연층들(32 및 34)은 열경화성 절연 수지 또는 감광성 절연 수지로 형성될 수 있다.
솔더 레지스트 층(36)은 예를 들어 감광성 드라이 필름 레지스트 또는 액체 포토레지스트일 수 있다. 이러한 레지스트 재료는, 예를 들어, 노볼락 수지 또는 아크릴 수지일 수 있다. 예를 들면, 감광성 드라이 필름 레지스트를 사용하는 경우, 절연층(34) 및 배선층(35)을 드라이 필름으로 라미네이팅하기 위한 열 압착이 수행된다. 포토리소그래피가 수행되어 드라이 필름을 패터닝하고, 개구부(36X)를 포함하는 솔더 레지스트 층(36)을 형성한다. 액체 포토레지스트를 사용하는 경우, 동일한 프로세스들이 수행되어 솔더 레지스트 층(36)을 형성한다.
필요에 따라, 개구부(36X)로부터 노출된 배선층(35)의 표면에 표면처리층(도시하지 않음)을 형성할 수 있다. 표면처리층(도시되지 않음)의 예는 금(Au) 층, 니켈(Ni)/Au 층(Ni 층이 바닥층이고 Au 층이 Ni 층 상에 형성된 금속 층) 및 Ni/팔라듐(Pd)/Au 층(Ni 층이 바닥층이고, Ni 층, Pd 층 및 Au 층이 순차적으로 적층된 금속 층)을 포함한다. 대안적으로, 개구부(36X)로부터 노출되어있는 배선층(35)의 표면에, OSP(Organic Solderability Preservative) 처리 등의 내산화 처리된 표면처리층을 형성할 수도 있다.
이하, 캐리어 기재(20)에 대하여 설명한다. 캐리어 기재(20)는 제 1 캐리어 기재(21), 제 2 캐리어 기재(22) 및 제 3 캐리어 기재(23)를 포함한다.
도 1A 및 도 1B를 참조하면, 제 1 캐리어 기재(21)는 배선 기판(30)의 하부면(본 예에서는 솔더 레지스트 층(36)의 하부면(36b))에 접착제 층(25)에 의해서 부착된다. 도 1B에서는, 제 1 캐리어 기재(21)의 이해를 용이하게 하기 위해, 제 2 캐리어 기재(22) 및 제 3 캐리어 기재(23)가 제 1 캐리어 기재(21)로부터 분리되어 있다.
도 2A를 참조하면, 워크 기판(40)은 복수(도 2A에서 6개)의 제품 영역(C1)(파선으로 형성된 직사각형)을 포함하는 대형 기판이다. 이 워크 기판(40)은 후술하는 시트 절단 공정에서 절단되어, 복수(도 2B에서는 3개)의 캐리어 기재-부가된 배선 기판(10)을 형성한다. 본 실시예에서, 시트 절단 공정까지의 각 제조 공정은 도 2A의 상태에서의 워크 기판(40)으로 수행된다. 도 2C에 도시된 바와 같이, 본 실시예의 캐리어 기재-부가된 배선 기판(10)은, 예를 들면 시트형 기판이다. 캐리어 기재-부가된 배선 기판(10)은, 평면에서 보아 직사각형 형상으로 형성되어 있다. 캐리어 기재-부가된 배선 기판(10)은 복수(도 2C에서는 2개)의 제품 영역(C1)을 포함한다. 제품 영역(C1)은 서로 분리되어 있다. 각 제품 영역(C1)은 매트릭스형 어레이의 복수의 제품 섹션(A1)을 포함한다. 반도체 소자의 실장 및 밀봉 수지의 형성은 각 제품 영역(A1)에서 수행된다. 다음으로, 도 1A에 도시된 캐리어 기재(20)가 제거된다. 시트형 기판은 도 10B에 도시된 복수의 반도체 디바이스(반도체 패키지)를 개별화하기 위해 각 제품 섹션(A1) 주위로 연장되는 실선을 따라 절단된다. 도 1A는 도 2C의 라인 1a-1a를 따라 취한 개략 단면도이다.
도 1A 및 도 1B를 참조하면, 제 1 캐리어 기재(21)는 프레임 형상이며, 각각 배선 기판(30)의 제품 영역(C1) 중 하나에 대응하는 개구부(21X)를 포함한다. 각 개구부(21X)는 대응하는 제품 영역(C1)의 제품 섹션(A1)을 노출시킨다. 따라서, 제 1 캐리어 기재(21)의 각각의 개구부(21X)는 배선 기판(30)의 외부 연결 단자(P2) 및 솔더 레지스트 층(36)의 하부면(36b)의 일부분을 노출시킨다. 배선 기판(30)의 제품 섹션(A1)은 배선 기판(30) 상에 실장된 반도체 소자를 밀봉한 후에 반도체 디바이스(반도체 패키지)로 개별화하는 영역이다.
도 1C를 참조하면, 제 1 캐리어 기재(21)는 상부면(21a), 하부면(21b) 및 측면들(21c)을 포함한다. 제 1 캐리어 기재(21)의 상부면(21a)은 접착제 층(25)에 부착된다. 제 1 캐리어 기재(21)의 하부면(21b)은 접착제 층(27)의 상부면(27a)의 주변부에 부착된다. 접착제 층(27)의 상부면(27a)의 주변부는 배선 기판(30)의 제품 영역(C1)의 외측에 위치하는 영역이다.
접착제 층(25)은 상부면(25a), 하부면(25b) 및 측면들(25c)을 포함한다. 접착제 층(25)의 상부면(25a)은 배선 기판(30)의 제품 영역(C1)의 외측에서 솔더 레지스트 층(36)의 하부면(36b)에 부착되어 있다. 접착제 층(25)의 하부면(25b)은 제 1 캐리어 기재(21)의 상부면(21a)과 접촉한다. 접착제 층(25)은 각각 배선 기판(30)의 제품 영역(C1) 중 하나에 대응하는 개구부(25X)를 포함한다. 간략화를 위해, 제 1 캐리어 기재(21)의 개구부(21X)와 접착제 층(25)의 개구부(25X)를 합쳐서 제 1 캐리어 기재(21)의 개구부(21X)로 지칭하며, 개구부(25X)를 기재하지 않을 수도 있다.
제 1 캐리어 기재(21)의 측면들(21c)은 접착제 층(25)의 측면들(25c)과 동일 평면에 있다. 또한, 측면들(21c 및 25c)은 개구부들(21X, 25X)의 윤곽을 설정한다. 즉, 제 1 캐리어 기재(21)와 접착제 층(25)은 평면에서 보아 동일 형상이다.
제 2 캐리어 기재(22)는 제 1 캐리어 기재(21)의 개구부(21X)(제 1 캐리어 기재(21)의 개구부(21X) 및 접착제 층(25)의 개구부(25X))에 위치한다. 제 2 캐리어 기재(22)는 상부면(22a), 하부면(22b) 및 측면들(22c)을 포함한다. 제 2 캐리어 기재(22)의 상부면(22a)은 배선 기판(30)의 제품 영역(C1)에서 솔더 레지스트 층(36)의 하부면(36b)과 직접 접촉하고 있다. 제 2 캐리어 기재(22)의 상부면(22a)은 솔더 레지스트 층(36)의 하부면(36b)과 접촉하지만, 하부면(36b)에 부착되지는 않는다. 즉, 접착제 층은 제 2 캐리어 기재(22)와 배선 기판(30)(즉, 솔더 레지스트 층(36)) 사이에 위치하지 않는다. 제 2 캐리어 기재(22)의 하부면(22b)은 접착제 층(26)에 부착되어 있다. 제 2 캐리어 기재(22)의 두께는, 예를 들면 제 1 캐리어 기재(21)의 두께와 동일하게 설정되어 있다. 제 2 캐리어 기재(22)는 접착제 층(26 및 27)에 의해 제 3 캐리어 기재(23)의 상부면(23a)에 부착되어 있다.
접착제 층(26)은 상부면(26a), 하부면(26b) 및 측면들(26c)을 포함한다. 접착제 층(26)의 상부면(26a)은 제 2 캐리어 기재(22)의 하부면(22b)에 부착되어 있다. 접착제 층(26)의 하부면(26b)은 접착제 층(27)의 상부면(27a)의 중심부에 부착되어 있다(배선 기판(30)의 각 제품 영역(C1))에서).
제 2 캐리어 기재(22)의 측면들(22c)은 접착제 층(26)의 측면들(26c)과 동일 평면에 있다. 즉, 제 2 캐리어 기재(22)와 접착제 층(26)은 평면에서 보아 동일 형상이다.
제 1 캐리어 기재(21)의 측면들(21c)과 접착제 층(25)의 측면들(25c)은 제 2의 캐리어 기재(22)의 측면들(22c) 및 접착제 층(26)의 측면들(26c)과 이격되어 있으며 마주보고 있다. 측면들(21c 및 25c)은 측면들(22c 및 26c)로부터 간격 S만큼 이격되어 있다.
제 3 캐리어 기재(23)는 제 1 캐리어 기재(21)의 개구부(21X)(제 1 캐리어 기재(21)의 개구부(21X) 및 접착제 층(25)의 개구부(25X))를 덮고 있다. 제 3 캐리어 기재(23)는 제 1 캐리어 기재(21)의 하부면(21b)에 접착제 층(27)에 의해서 부착된다. 또한, 제 3 캐리어 기재(23)는 접착제 층(26 및 27)에 의해 제 2의 캐리어 기재(22)의 하부면(22b)에 부착되어 있다. 제 3 캐리어 기재(23)는 상부면(23a) 및 하부면(23b)을 포함한다. 제 3 캐리어 기재(23)의 상부면(23a)은 접착제 층(27)의 하부면(27b)에 부착되어 있다. 제 3 캐리어 기재(23)의 하부면(23b)은 외부로 노출되어 있다. 제 3 캐리어 기재(23)의 두께는, 예를 들면 각각의 제 1 캐리어 기재(21) 및 제 2의 캐리어 기재(22)의 두께와 동일하게 설정된다.
접착제 층(27)은 상부면(27a)과 하부면(27b)을 포함한다. 접착제 층(27)의 상부면(27a)은 중심부 및 주변부를 포함한다. 상부면(27a)의 중심부는 배선 기판(30)의 제품 영역(C1)에 대응하는 영역에서 접착제 층(26)에 부착된다. 상부면(27a)의 주변부는 배선 기판(30)의 제품 영역(C1)의 외측에 위치하는 영역에서 제 1 캐리어 기재(21)의 하부면(21b)에 부착되어 있다. 접착제 층(27)의 하부면(27b)은 제 3 캐리어 기재(23)의 상부면(23a)에 부착되어 있다.
캐리어 기재(21)는, 예를 들면, 코어 기판, 금속 박, 또는 필름일 수 있다. 코어 기판의 예는 보강재와 보강재에 함침된 열경화성 수지의 경화된 제품의 복합체인 유리 에폭시 기판이다. 보강재는 예를 들어 유리 천(직조 유리 천), 부직조 유리 천, 직조 아라미드 천, 부직조 아라미드 천, 직조 LCP(liquid crystal polymer) 천, 또는 부직조 LCP 천이다. 열경화성 수지는 예를 들면 에폭시 수지, 폴리이미드 수지, 시아네이트 수지이다. 금속 박은 예를 들면 구리 또는 스테인리스 강으로 형성될 수 있다. 필름은 예를 들면 에폭시 수지, 페놀 수지 또는 폴리이미드 수지로 형성될 수 있다.
제 2 캐리어 기재(22)는 제 1 캐리어 기재(21)의 재료의 예로부터 선택된 재료로 형성될 수 있다. 마찬가지로, 제 3 캐리어 기재(23)는 제 1 캐리어 기재(21)의 재료의 예로부터 선택된 재료로 형성될 수 있다. 접착제 층(25)은, 예를 들면, 자외선 조사 시에 접착력이 저하되는 재료로 형성될 수 있다. 마찬가지로, 접착제 층(26)은, 예를 들면, 자외선 조사 시에 접착력이 저하되는 재료로 형성될 수 있다. 접착제 층(27)의 재료는 접착제 층(25 및 26)보다 강한 접착력을 갖는다.
본 실시예에서, 제 2 캐리어 기재(22)는 제 1 캐리어 기재(21)와 동일한 재료로 형성된다. 제 2 캐리어 기재(22)와 제 1 캐리어 기재(21)는 동일한 두께를 갖는다. 또한, 접착제 층(26)과 접착제 층(25)은 동일한 두께를 갖는다.
이제, 캐리어 기재-부가된 배선 기판(10)의 제조 공정에 대해 설명한다. 이하의 설명에서, 도면의 참조 부호는 설명될 구성 요소에만 부가된다. 또한, 이해를 돕기 위해, 도면에서 사용된 참조 부호는 반도체 디바이스의 최종 요소에 사용된 참조 부호와 일치한다.
이하의 설명에서는, 캐리어 기재-부가된 배선 기판(10)의 제조 공정에 대하여 도 2C의 라인 1a-1a를 따라 취한 단면의 확대도인 도면을 참조하여 설명될 것이다. 어떤 경우에는, 도 2A에 도시된 워크 기판(40)이 그 설명에서 참조될 것이다.
도 3A의 공정에서는, 두 개의 기판(101 및 111)이 준비된다. 기판(101 및 111)은 도 2A에 도시된 워크 기판(40)과 동일한 크기를 갖는다. 접착제 층(102)은 기판(101)의 상부면 상에 형성된다. 기판(101)은 예를 들어 코어 기판, 금속 박 또는 필름일 수 있다. 접착제 층(102)은, 예를 들면, 자외선 조사 시에 접착력이 저하되는 재료로 형성될 수 있다.
기판(111)의 상부면에는 접착제 층(112)이 형성된다. 기판(111)은 예를 들어 코어 기판, 금속 박 또는 필름일 수 있다. 접착제 층(112)은 접착제 층(102)보다 강한 접착력을 갖는 재료로 형성된다.
도 3B의 공정에서는, 기판(101)을 절단하여 도 3B 및 도 11A에 도시된 제 1 캐리어 기재(21)(배선 기판(30)의 제품 영역(C1)의 외측에 사용됨), 및 도 3B 및 도 11B에 도시된 제 2 캐리어 기재(22)(배선 기판(30)의 제품 영역(C1)에 사용됨)를 형성한다. 도 11A 내지 도 11D는 도 3A 내지 도 3C의 공정들에서 형성되어 사용되는 제 1 내지 제 3 캐리어 기재들(21 내지 23)의 개략 평면도이다.
기판(101)은 CO2 레이저 또는 YAG 레이저로 레이저 드릴링을 수행함으로써 절단될 수 있다. 레이저 드릴링이 제품 영역(C1)의 주변을 따라 기판(101)을 절단함으로써, 개구부(21X)를 포함하는 제 1 캐리어 기재(21) 및 제 2 캐리어 기재(22)를 얻게 된다. 또한, 접착제 층(102)이 기판(101)과 함께 절단됨으로써, 제 1 캐리어 기재(21)의 상부면에 형성된 접착제 층(25) 및 제 2 캐리어 기재(22)의 상부면에 형성된 접착제 층(26)을 얻게 된다. 제 1 캐리어 기재(21)는 상부면(21a), 하부면(21b) 및 측면들(21c)을 포함한다. 제 1 캐리어 기재(21)의 상부면(21a)은 접착제 층(25)에 부착된다. 제 1 캐리어 기재(21)는 배선 기판(30)의 제품 영역(C1)에 대응하는 영역에서 개방되는 개구부(21X)를 포함한다.
접착제 층(25)의 하부면(25b)은 제 1 캐리어 기재(21)의 상부면(21a)에 부착된다. 접착제 층(25)은 배선 기판(30)의 제품 영역(C1)에 대응하는 영역에서 개구되는 개구부(25X)를 포함한다.
제 1 캐리어 기재(21)의 측면들(21c)은 접착제 층(25)의 측면들(25c)과 동일 평면에 있다. 측면들(21c 및 25c)은 개구부들(21X 및 25X)의 윤곽을 설정한다. 즉, 제 1 캐리어 기재(21)와 접착제 층(25)은 평면에서 보아 동일 형상이다. 도 3B에 도시된 제 2 캐리어 기재(22) 및 접착제 층(26)은 도 3C의 공정에서는 반대로 뒤집혀 있다.
도 1A를 참조하면, 제 2 캐리어 기재(22)는 제 1 캐리어 기재(21)의 개구부(21X)에 배치된다. 따라서, 도 3B에 도시된 바와 같이, 기판(101)은 개구부(21X)에 대응하게 절단되어 제 1 캐리어 기재(21) 및 제 2 캐리어 기재(22)로 분리되며, 이에 따라 재료(기판(101) 및 접착제 층(102))를 낭비없이 사용할 수 있다.
도 3C 및 도 11D의 공정에서, 제 2 캐리어 기재(22)는 도 3A 및 도 11C에 도시된 기판(111)에 부착된다. 본 예에서는, 제 2 캐리어 기재(22)의 표면(도 3C에서 하부면) 상의 접착제 층(26)이 기판(111) 상의 접착제 층(112)을 향한다. 그리고, 제 2 캐리어 기재(22)는 접착제 층들(26 및 112)에 의해서 기판(111)에 부착된다. 기판(111)은 제 3 캐리어 기재(23)에 대응하고, 접착제 층(112)은 접착제 층(27)에 대응한다. 제 2 캐리어 기재(22)의 상부면(22a)은 배선 기판(30)의 제품 영역(C1)에서 솔더 레지스트 층(36)의 하부면(36b)과 직접 접촉된다. 제 2 캐리어 기재(22)의 하부면(22b)은 접착제 층(26)에 부착된다. 제 2 캐리어 기재(22)는 접착제 층들(26 및 27)에 의해서 제 3 캐리어 기재(23)의 상부면(23a)에 부착된다.
접착제 층(26)의 상부면(26a)은 제 2 캐리어 기재(22)의 하부면(22b)에 부착된다. 접착제 층(26)의 하부면(26b)은 배선 기판(30)의 제품 영역(C1)에 대응하는 영역에서 접착제 층(27)의 상부면(27a)의 중심부에 부착된다.
제 2 캐리어 기재(22)의 측면들(22c)은 접착제 층(26)의 측면들(26c)과 동일 평면에 있다. 즉, 제 2 캐리어 기재(22)와 접착제 층(26)은 평면에서 보아 동일 형상이다.
제 3 캐리어 기재(23)는 접착제 층들(26 및 27)에 의해서 제 2 캐리어 기재(22)의 하부면(22b)에 부착된다. 제 3 캐리어 기재(23)의 상부면(23a)은 접착제 층(27)의 하부면(27b)에 부착된다. 제 3 캐리어 기재(23)의 하부면(23b)은 외부로 노출되어 있다.
접착제 층(27)의 상부면(27a)은 배선 기판(30)의 제품 영역(C1)에 대응하는 영역에서 접착제 층(26)에 부착되는 중심부와, 배선 기판(30)의 제품 영역(C1)의 외측에 위치하는 영역에서 외부에 노출되는 주변부를 포함한다. 후속 공정에서, 상부면(27a)의 주변부는 제 1 캐리어 기재(21)의 하부면(21b)에 부착된다. 접착제 층(27)의 하부면(27b)은 제 3 캐리어 기재(23)의 상부면(23a)에 부착된다.
이제, 배선 기판(30)의 제조 공정들에 대하여 설명하도록 한다.
도 4A의 공정에서, 지지체(120)가 형성된다. 지지체(120)는 지지 기판(121), 접착제 층(122) 및 금속 층(123)을 포함한다. 지지 기판(121)의 양면에는 접착제 층(122) 및 금속 층(123)이 형성된다.
지지 기판(121)은 예를 들어, 유리 천(직포), 부직조 유리 천 또는 아라미드 섬유에 에폭시 수지 등을 함침시킴으로써 형성되는 부재일 수 있다. 각각의 접착제 층(122)은 예를 들어 구리 박, 알루미늄 박, 니켈 박 또는 아연 박과 같은 금속 박; 세라믹 판; 또는 주성분이 아크릴 또는 폴리이미드와 같은 수지인 수지 시트일 수 있다. 각 금속 층(123)은, 예를 들면 구리 박 등이어도 된다.
도 4B의 공정에서, 지지체(120)의 각 표면의 금속 층(123) 상에 배선 기판(30)이 형성된다. 배선 기판(30)은 배선층(31), 절연층(32), 배선층(33), 절연층(34), 배선층(35) 및 솔더 레지스트 층(36)을 포함한다. 각 금속 층(123) 상에 배선층(31), 절연층(32), 배선층(33), 절연층(34), 배선층(35) 및 솔더 레지스트 층(36)을 순차적으로 적층하여 배선 기판(30)을 형성한다.
먼저, 각 금속 층(123) 상에는 배선층(31)이 형성된다. 배선층(31)은 세미-애디티브 공정과 같은 다양한 배선 형성 공정 중 임의의 공정을 통해 형성된다. 예를 들면, 금속 층(123)의 표면에는 소정의 위치에 개구부를 갖는 레지스트 층이 형성된다. 이 개구부는 배선층(31)에 대응하는 부분에서 금속 층(123)을 노출시킨다. 레지스트 층은 감광성 드라이 필름 레지스트 또는 액체 포토레지스트일 수 있다. 이러한 포토레지스트는 예를 들어, 노볼락 수지 또는 아크릴 수지일 수 있다. 이 레지스트 층을 마스크로서 사용하고, 금속 층(123)을 도금전력 공급층으로서 사용하여, 금속 층(123) 상에 배선층(31)을 형성하는 전해 도금(전해 구리 도금)을 수행한다. 그 다음에, 예를 들면 알칼리 박리 액으로 레지스트 층을 제거한다.
금속 층(123)의 상부면 상의 배선층(31)은 열경화성 에폭시 수지 등의 절연성 수지 필름에 의해 피복 및 라미네이팅되어 절연층(32)을 형성한다. 열경화성 에폭시 수지 등의 절연성 수지의 액 또는 페이스트를 도포하고 경화시켜, 절연층(32)을 형성할 수 있다. 그 다음에, 절연층(32)을 관통하는 비아홀을 형성하여 배선층(31)의 일부를 노출시킨다. 비아 홀은 예를 들어, CO2 레이저 등으로 레이저 드릴링을 수행함으로써 형성될 수 있다. 필요한 경우, 데스미어링(desmearing) 공정도 또한 수행될 수 있다.
그 다음에, 배선층(33)을 형성한다. 배선층(33)은, 예를 들면, 세미-애디티브 공정에 의해 형성할 수 있다. 예를 들면, 우선 무전해 도금을 수행함으로써, 절연층(32)의 상부면 상에 시드 층을 형성한다. 그 다음에, 소정 위치에 개구부를 갖는 레지스트 층이 시드 층 상에 형성된다. 전술한 바와 같이, 레지스트 층은 감광성 드라이 필름 레지스트 또는 액체 포토레지스트(예를 들면, 노볼락 수지 또는 아크릴 수지)일 수 있다. 레지스트 층을 마스크로서 사용하고 시드 층을 도금전력 공급층으로서 사용하는 전해 도금(전해 구리 도금)을 행하여, 전해 도금층을 형성한다. 예를 들어 알칼리 박리 액으로 레지스트 층을 제거한 후, 전해 도금층을 에칭 마스크로서 사용하는 에칭을 행하여, 시드 층의 불필요한 부분들을 제거한다. 이것에 의해 배선층(33)이 형성된다.
그 다음에, 절연층(32)을 형성하는 공정과 동일한 공정들 및 배선층(33)을 형성하는 공정을 반복하여, 절연층(34) 및 배선층(35)을 형성한다. 이러한 방식으로, 소정 개수의 배선층 및 절연층이 교대로 적층되어 배선 구조가 형성된다.
그 다음에, 배선층(35) 및 절연층(34)의 상부면 상에, 개구부(36X)를 포함하는 솔더 레지스트 층(36)을 형성한다. 솔더 레지스트 층(36)은, 예를 들면 배선층(35) 및 절연층(34)의 상부면들을 감광성 수지 필름으로 라미네이팅하거나, 또는 배선층(35) 및 절연층(34)의 상부면들에 액체 또는 페이스 수지를 도포함으로써 형성된다. 이 수지는 포토리소그래피 공정에서 노광 및 현상을 거쳐 소정 형상으로 패터닝된다. 개구부(36X)는 외부 연결 단자(P2)로서 배선층(35)의 상부면의 일부를 노출시킨다.
도 5의 공정에서, 제 1 캐리어 기재(21)는 접착제 층(25)에 의해서 솔더 레지스트 층(36)의 표면(도 1A의 하부면(36b))에 부착된다. 본 예에서는, 제 1 캐리어 기재(21)가 접착제 층(25)에 의해서 제품 영역(C1)의 외측에서 솔더 레지스트 층(36)의 하부면(36b)에 부착됨으로써, 제품 영역(C1)이 제 1 캐리어 기재(21)의 개구부(21X)에 위치하게 되도록, 즉 제 1 캐리어 기재(21)가 물품 영역(C1)을 둘러싸게 되도록 배치되어 있다.
도 6의 공정에서는, 보호 필름(132)이 접착제 층(131)에 의해서 제 1 캐리어 기재(21)의 표면(도 1A의 하부면(21b))에 부착된다. 보호 필름(132)은 제 1 캐리어 기재(21)의 개구부(21X)를 폐쇄한다. 접착제 층(131)은 예를 들면, 자외선 조사 시 접착력이 저하되는 재료로 형성될 수 있다. 보호 필름(132)은 후속 공정에서 수행되는 에칭에 내성이 있는 재료로 형성될 수 있다. 예를 들어, 보호 필름(132)은 감광성 드라이 필름(예를 들면, 노볼락 수지 또는 아크릴 수지)으로 형성될 수 있다.
도 7의 공정에서는, 2개의 배선 기판(30)이 도 6에 도시된 지지 기판(121)으로부터 분리된다. 지지 기판(121)으로부터 제거될 경우, 각 배선 기판(30)은 제 1 캐리어 기재(21)에 의해서 지지된다.
도 8A의 공정에서는, 예를 들면 배선층(31) 및 절연층(32)의 상부면들을 노출하는 에칭을 통해, 금속 층(123)(도 7 참조)을 제거한다.
도 8B의 공정에서, 시트 절단을 수행하여 캐리어 기재-부가된 배선 기판(10)을 형성한다. 그 다음에, 보호 필름(132)을 제거하여 외부 연결 단자(P2)를 노출시킨다. 또한, 캐리어 기재-부가된 배선 기판(10)에 포함되는 배선 기판들(30)에 대한 전기적 검사를 행한다. 즉, 시트 형상의 캐리어 기재-부가된 배선 기판(10)(도 2C 참조)에 있는 각 제품 섹션(A1)의 배선 구조에 대한 전기적 검사를 행한다.
전기적 검사는 도 2A에 도시된 워크 기판(40)을 절단하고 도 2B에 도시된 캐리어 기재-부가된 배선 기판(10)을 형성한 이후의 시트 형상 캐리어 기재-부가된 배선 기판(10)에 대해 수행된다.
도 8B를 참조하면, 시트 형상 캐리어 기재-부가된 배선 기판(10)에 대한 전기적 검사가 수행된다. 본 예에서는, 프로브 단자(T1)가 배선 기판(30)의 상부면에 있는 부품 연결 단자(P1)와 접촉하고, 프로브 단자(T2)가 배선 기판(30)의 하부면에 있는 외부 연결 단자(P2)와 접촉한다. 프로브 단자들(T1 및 T2)에 의해서 배선 기판(30)에 대한 각종 전기적 검사(오픈 테스트, 쇼트 테스트 등)를 수행한다.
배선 기판(30)은 캐리어 기재(21)에 의해서 지지된다. 이것은 테스트 장치로 전기적 검사를 수행할 때 배선 기판(30)의 취급(운반)을 용이하게 한다. 캐리어 기재(21)는 배선 기판(30)의 제품 영역(C1)을 노출시키는 개구부(21X)를 포함한다. 따라서, 테스트 프로브 단자(T2)는 캐리어 기재(21)에 부착되는 배선 기판(30)의 외부 연결 단자(P2)와 쉽게 접촉하여 전기적 검사를 수행한다.
전술한 바와 같이 행해지는 전기적 검사에 의해, 각 제품 영역(A1)에서의 배선 기판(30)에 결함이 있는지의 여부가 판정된다. 배선 기판(30)은 판정 결과에 따라 마킹된다. 예를 들어, 결함이 있는 것으로 판정된 경우, 소정의 마킹이 배선 기판(30) 상에 표시된다.
도 8C의 공정에서는, 제 2 캐리어 기재(22)가 제 1 캐리어 기재(21)의 개구부(21X)에 배치되고, 제 3 캐리어 기재(23)가 제 1 캐리어 기재(21)에 부착된다. 이러한 방식으로, 배선 기판(30)이 캐리어 기재(20)에 의해서 지지된다. 본 예에서는, 제 2 캐리어 기재(22)의 상부면(22a)이 배선 기판(30)의 제품 영역(C1)에서 솔더 레지스트 층(36)의 하부면(36b)과 직접 접촉한다. 제 2 캐리어 기재(22)의 상부면(22a)이 솔더 레지스트 층(36)의 하부면(36b)과 접촉하지만, 하부면(36b)에 부착되지는 않는다. 즉, 제 2 캐리어 기재(22)와 배선 기판(30)(즉, 솔더 레지스트 층(36)) 사이에는 접착제 층이 배치되어 있지 않다. 제 1 캐리어 기재(21)의 하부면(21b)은 제 3 캐리어 기재(23)의 주변부의 접착제 층(27)의 상부면(27a)에 부착되어 있다.
제 1 캐리어 기재(21)의 측면들(21c)과 접착제 층(25)의 측면들(25c)은 제 2의 캐리어 기재(22)의 측면들(22c) 및 접착제 층(26)의 측면들(26c)로부터 이격되어 있으며 마주보고 있다. 측면들(21c 및 25c)은 측면들(22c 및 26c)로부터 간격 S만큼 이격되어 있다.
이제, 캐리어 기재-부가된 배선 기판(10)을 사용한 반도체 장치의 제조 공정들에 대하여 설명하도록 한다.
도 9A의 공정에서는, 캐리어 기재-부가된 배선 기판(10)의 상부면의 부품 연결 단자(P1)에 반도체 소자(51)를 연결한다. 그 다음에, 반도체 소자(51)를 밀봉하기 위한 밀봉 수지(52)를 형성한다. 여기서, 전기적 검사에서 배선 기판(30)이 마킹되지 않은 경우, 즉 배선 기판(30)에 결함이 없는 것으로 판정된 경우에, 배선 기판(30) 상에 반도체 소자(51)가 실장된다. 배선 기판에 마킹된 경우, 즉, 배선 기판(30)에 결함 있는 것으로 판정된 경우에는, 반도체 소자(51)가 배선 기판(30) 상에 실장되지 않는다. 따라서, 불필요한 방식으로 반도체 소자(51)를 결함이 있는 배선 기판에 실장하는데 시간을 쓰지 않게 된다. 또한, 이것은 반도체 소자(51)가 결함 있는 배선 기판에 실장됨으로써 반도체 소자(51)가 낭비되는 것을 방지한다.
밀봉 수지(52)는 반도체 소자(51) 및 배선 기판(30)의 상부면을 덮는다. 밀봉 수지(52)는 예를 들어 열경화성 에폭시 절연 수지로 형성된다. 절연 수지는 반드시 열경화성일 필요는 없으며, 대신에 감광성일 수도 있다.
도 9B의 공정에서는, 캐리어 기재(20)가 제거된다. 예를 들면, 도 9B에 도시된 제 1 캐리어 기재(21)를 배선 기판(30)에 부착하는 접착제 층(25)에 자외선을 조사함으로써 접착제 층(25)의 접착력을 낮추어, 캐리어 기재(20)를 제거한다.
도 10A의 공정에서는, 다른 기판에 실장하기 위해 외부 연결 단자(P2) 상에 범프(61)가 형성된다. 범프(61)는, 예를 들면 솔더 범프이다. 범프(61)는 외부 연결 단자(P2) 상에 배치된 솔더 볼들 또는 외부 연결 단자(P2)에 도포된 후 리플 로우 공정을 거친 솔더 페이스트에 의해 형성될 수 있다.
도 10B의 공정에서는, 도 10A의 구조가 반도체 장치(70)로 개별화된다. 도 10A에 도시된 배선 기판(30) 및 밀봉 수지(52)는 반도체 소자들(70)을 개별화하기 위해서 다이싱 블레이드 등에 의해 제품 섹션들(A1) 주변이 절단된다.
이제, 캐리어 기재-부가된 배선 기판(10)의 동작에 대하여 설명하도록 한다.
배선 기판(30)은 배선 기판(30)에 제 1 캐리어 기재(21)가 부착된 상태에서 전기적 검사를 받게 된다. 제 1 캐리어 기재(21)는 배선 기판(30)의 제품 영역(C1)을 노출시키는 개구부(21X)를 포함한다. 따라서, 제 1 캐리어 기재(21)가 배선 기판(30)에 부착될 경우에도, 배선 기판(30)에 대한 전기적 검사를 행할 수 있다.
전술한 바와 같이, 배선 기판(30)은 반송될 경우에, 제 1 캐리어 기재(21)에 의해 지지된다. 제 1 캐리어 기재(21)는 배선 기판(30)의 휨 등을 억제한다. 따라서, 제 1 캐리어 기재(21)에 의해 지지되는 배선 기판(30)은 반도체 소자를 실장하는 장치로 이송될 수가 있다. 그러나, 이 상태로 반도체 소자를 실장하는 것은 어렵다.
도 12A 및 도 12B는 반도체 소자(51)가 제 1 캐리어 기재(21)만에 의해서 지지되는 배선 기판(30) 상에 실장되는 조립 공정을 도시한 것이다. 도 12A 및 도 12B는 단일의 제품 섹션(A1)을 포함하는 제품 영역(C1)을 노출시키는 개구부(21X)를 포함하는 제 1 캐리어 기재(21)를 도시한다. 반도체 소자(51)는 실장 디바이스에 의해 지지되어, 배선 기판(30) 상에 실장된다. 여기서, 배선 기판(30)의 제품 영역(C1)은 제 1 캐리어 기재(21)의 개구부(21X)로부터 노출되어 있다. 따라서, 반도체 소자(51)가 실장될 때 가해지는 압력이 배선 기판(30)을 변형시키게 된다. 배선 기판(30)이 변형될 경우에는, 반도체 소자(51)의 중심부 부근의 단자(51a)가 배선 기판(30)의 부품 연결 단자(P1)와 접촉하기 어려울 수 있다. 이 것은 결함이 있는 연결을 야기할 수 있다. 또한, 배선 기판(30)의 변형은 배선 기판(30)에 균열을 발생시키거나 배선층을 파손시킬 수도 있다.
이러한 관점에서, 본 실시예의 캐리어 기재-부가된 배선 기판(10)에서는, 배선 기판(30)이 제 1 캐리어 기재(21)의 개구부(21X)에 위치하는 제 2 캐리어 기재(22), 및 제 1 및 제 2 캐리어 기재들(21 및 22)를 유지하는 제 3 캐리어 기재(23)에 의해서 지지된다. 따라서, 배선 기판(30) 상에의 반도체 소자(51)의 실장이 배선 기판(30)에 압력을 가할 경우에도, 배선 기판(30)은 휘어지지 않게 된다. 즉, 제 2 및 제 3 캐리어 기재들(22 및 23)은 배선 기판(30)의 휘어짐을 억제한다. 따라서, 반도체 소자(51)의 단자(51a)가 배선 기판(30)의 부품 연결 단자(P1)에 적절히 연결되어지며, 결함 있는 연결이 줄어들게 된다. 또한, 배선 기판(30)의 제한된 휘어짐은 배선 기판(30)의 균열 및 배선 파손을 감소시킨다.
본 실시예는 이하에 설명하는 장점들을 갖는다.
(1) 캐리어 기재-부가된 배선 기판(10)은 캐리어 기재(20)와 배선 기판(30)을 포함한다. 배선 기판(30)은 배선층(31), 절연층(32), 배선층(33), 절연층(34) 및 배선층(35)이 순차적으로 적층되어 있는 코어리스 배선 기판의 구조를 갖는다. 솔더 레지스트 층(36)은 배선층(35)의 일부를 덮도록 절연층(34)의 하부면에 형성된다. 솔더 레지스트 층(36)은 외부 연결 단자(P2)로서의 배선층(35)의 부분들을 노출시키는 개구부(36X)를 포함한다.
캐리어 기재(20)는, 배선 기판(30)에 부착된 제 1 캐리어 기재(21)와, 제 1 캐리어 기재(21)의 개구부(21X)에 배치된 제 2 캐리어 기재(22)와, 제 1 및 제 2 캐리어 기재들(21 및 22)에 부착된 제 3 캐리어 기재(23)를 포함한다. 캐리어 기재(20)는 코어리스 구조를 갖는 배선 기판(30)의 취급을 용이하게 한다.
(2) 제 1 캐리어 기재(21)는 배선 기판(30)의 제품 영역(C1)을 노출시키는 개구부(21X)를 포함한다. 배선 기판(30)이 전기적 검사 단계를 거칠 경우에는, 테스트 프로브 단자(T2)가 제 1 캐리어 기재(21)의 개구부(21X)로부터 삽입됨으로써 배선 기판(30)의 외부 연결 단자(P2)와 접촉한다. 이러한 방식으로, 제 1 캐리어 기재(21)의 각 개구부(21X)는 배선 기판(30)의 외부 연결 단자(P2)를 노출시키며, 배선 기판(30)이 제 1 캐리어 기재(21)에 의해 지지된 상태에서 배선 기판(30)에 대한 전기적 검사가 행해질 수 있게 한다.
(3) 전기적 검사가 행해진 이후에, 제 2 캐리어 기재(22)가 제 1 캐리어 기재(21)의 개구부(21X)에 배치되고, 제 3 캐리어 기재(23)가 제 1 캐리어 기재(21)에 부착된다.
따라서, 배선 기판(30) 상에 반도체 소자(51)를 실장할 때에, 제 1 캐리어 기재(21)의 개구부(21X)에 배치된 제 2 캐리어 기재(22)와, 제 1 및 제 2 캐리어 재료들(21 및 22)이 유지되는 제 3 캐리어 기재(23)에 의해서 배선 기판(30)이 지지된다. 이에 따라, 배선 기판(30) 상에의 반도체 소자(51) 실장이 배선 기판(30)에 대하여 압력을 가하더라도, 배선 기판(30)의 휘어짐이 억제된다. 따라서, 반도체 소자(51)의 단자(51a)가 배선 기판(30)의 부품 연결 단자(P1)에 적절하게 연결되어, 결함 있는 연결을 저감할 수 있다. 또한, 배선 기판(30)의 제한된 휨은 배선 기판(30)의 균열 및 배선 파손을 감소시킨다.
(4) 제 2 캐리어 기재(22)의 상부면(22a)은 접착제 층을 개재시키지 않고 배선 기판(30)과 직접 접촉한다. 따라서, 캐리어 기재(20)를 제거할 경우, 배선 기판(30)의 외부 연결 단자(P2) 및 솔더 레지스트 층(36) 상에 접착제 층의 잔류물이 없게 된다.
(5) 제 1 캐리어 기재(21)는 접착제 층(25)에 의해서 배선 기판(30)의 하부면, 즉 솔더 레지스트 층(36)의 하부면(36b)에 부착된다. 제 3 캐리어 기재(23)은 접착제 층(27)에 의해서 제 1 캐리어 기재(21)에 부착된다. 접착제 층(27)의 접착력은 접착제 층(25)의 접착력보다 강하다. 따라서, 캐리어 기재(20)를 제거할 때에는, 더 강한 접착력을 가진 접착제 층(27)이 제 3 캐리어 기재(23)에 부착된 제 1 캐리어 기재(21)의 상태를 유지하기 때문에, 제 1 및 제 3 캐리어 기재들(21 및 23)이 함께 제거된다. 이러한 방식으로, 제 1 캐리어 기재(21)는 제 3 캐리어 기재(23)와 함께 용이하게 제거된다.
(6) 배선 기판(30)에 대한 전기적 검사를 행하는데 사용되는 프로브 단자(T2)는, 배선 기판(30)에 부착된 제 1 캐리어 기재(21)의 개구부(21X)를 통해서 배선 기판(30)의 외부 연결 단자(P2)와 접촉한다. 캐리어 기재가 개구부(21X)를 포함하지 않을 경우에는, 배선 기판(30)에 대한 전기적 검사를 행하기 위해, 배선 기판(30)으로부터 캐리어 기재를 제거한 후에 배선 기판(30)에 재부착해야 한다. 본 실시예의 캐리어 기재-부가된 배선 기판(10)에서는, 제 1 캐리어 기재(21)가 개구부(21X)를 포함한다. 따라서, 캐리어 기재를 제거하고 재부착할 필요가 없게 된다. 이것은 제조 공정 수를 감소시키며 또한 제조 시간을 감소시킨다.
전술한 실시예들이 본 발명의 범위를 일탈하지 않는 범위 내에서 다수의 다른 특정 형태들로 사용될 수 있음은 당업자에게 명백하다. 특히, 전술한 실시예들은 다음과 같은 형태로 사용될 수 있음을 이해해야 한다.
상기 실시예에서, 제 1 캐리어 기재(21)의 개구부(21X)는 도 13에 도시된 바와 같이 각 제품 섹션(A1)에 대해 형성될 수 있다.
상기 실시예에서, 캐리어 기재-부가된 배선 기판(10)에 포함되는 제품 영역(C1)(도 2C 참조)의 수 및 각 제품 영역(C1)에 포함되는 제품 섹션(A1)의 수는 변경 가능하다. 또한, 워크 기판(40)(도 2A 참조)에 포함되는 제품 영역(C1)의 수, 즉 워크 기판(40)으로부터 형성되는 캐리어 기재-부가된 배선 기판(10)의 수는 변경 가능하다.
상기 실시예에서, 배선 기판(30)에서의 절연층 및 배선층의 수는 변경 가능하다.
본 명세서에 인용된 모든 예 및 조건부 언어는 본 발명의 원리 및 발명자가 기술을 발전시키는데 기여한 개념을 독자가 이해하도록 돕는 것을 목적으로 한 것이며, 이러한 구체적으로 언급된 예 및 조건에 대한 제한이 없는 것으로 해석되어야 하고, 본 명세서에서의 그러한 예의 구성은 본 발명의 우열에 대한 예시와 관련이 없다. 실시예들이 상세히 설명되었지만, 본 발명의 범위를 일탈하지 않는 범위 내에서 다양한 변경, 대체 및 변경이 이루어질 수 있음을 이해해야한다.

Claims (11)

  1. 캐리어 기재-부가된 배선 기판으로서,
    배선 기판;
    제 1 접착제 층에 의해서 상기 배선 기판의 하부면에 부착된 제 1 캐리어 기재로서, 상기 배선 기판의 제품 영역(product area)을 노출시키는 개구부를 포함하는, 상기 제 1 캐리어 기재;
    상기 제 1 캐리어 기재의 개구부에 배치된 제 2 캐리어 기재로서, 상기 배선 기판의 하부면과 접촉하는, 상기 제 2 캐리어 기재; 및
    제 2 접착제 층에 의해서 상기 제 1 캐리어 기재 및 상기 제 2 캐리어 기재에 부착된 제 3 캐리어 기재로서, 상기 제 3 캐리어 기재는 상기 제 1 캐리어 기재의 개구부를 덮고 상기 제 2 접착제 층은 상기 제 3 캐리어 기재의 상부면 상에서 전체적으로 형성되어 있는, 상기 제 3 캐리어 기재를 포함하는, 캐리어 기재-부가된 배선 기판.
  2. 제 1 항에 있어서,
    상기 제 2 캐리어 기재는 상부면 및 상기 상부면의 반대편 측에 위치되는 하부면을 포함하고;
    상기 제 2 캐리어 기재의 상부면은 상기 배선 기판의 하부면과 접촉해 있고;
    제 3 접착제 층이 상기 제 2 캐리어 기재의 하부면 상에 형성되어 있으며; 또한
    상기 제 3 접착제 층은 상기 제 2 접착제 층에 부착되는, 캐리어 기재-부가된 배선 기판.
  3. 제 2 항에 있어서,
    상기 제 2 캐리어 기재는 상기 제 1 캐리어 기재와 동일한 두께를 가지며, 또한
    상기 제 3 접착제 층은 상기 제 1 접착제 층과 동일한 두께를 갖는, 캐리어 기재-부가된 배선 기판.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 제 1 접착제 층은 상기 제 2 접착제 층보다 약한 접착력을 갖는, 캐리어 기재-부가된 배선 기판.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 배선 기판은 복수의 배선층들, 복수의 절연층들, 및 하나의 솔더 레지스트 층을 포함하며, 상기 솔더 레지스트 층은 상기 절연층들 중의 가장 아랫부분의 것의 하부면 상에 적층되어 외부 연결 단자로서 상기 배선층들 중의 가장 아랫부분의 것을 부분적으로 노출시키고;
    상기 제 1 캐리어 기재는 상기 제 1 접착제 층에 의해서 상기 솔더 레지스트 층의 하부면에 부착되며; 또한
    상기 제 2 캐리어 기재의 상부면은 상기 제 1 캐리어 기재의 개구부에서 상기 솔더 레지스트 층의 하부면과 직접 접촉하는, 캐리어 기재-부가된 배선 기판.
  6. 제 2 항 또는 제 3 항에 있어서,
    상기 제 1 캐리어 기재 및 상기 제 1 접착제 층은 평면에서 볼 때 동일한 형상이며; 또한
    상기 제 2 캐리어 기재 및 상기 제 3 접착제 층은 평면에서 볼 때 동일한 형상인, 캐리어 기재-부가된 배선 기판.
  7. 제 6 항에 있어서,
    상기 제 1 캐리어 기재의 측면들 및 상기 제 1 접착제 층의 측면들은, 상기 제 2 캐리어 기재의 측면들 및 상기 제 3 접착제 층의 측면들과 이격되어 있으며 마주보고 있는, 캐리어 기재-부가된 배선 기판.
  8. 캐리어 기재-부가된 배선 기판의 제조 방법으로서,
    프레임(frame) 형상을 가지며 배선 기판의 제품 영역에 대응하는 개구부를 포함하는 제 1 캐리어 기재를 마련하는 단계;
    지지체 상에 배선층들 및 절연층들을 적층하여 상기 배선 기판을 형성하는 단계;
    상기 제 1 캐리어 기재를 상기 배선 기판에 부착하는 단계;
    상기 지지체를 제거하는 단계;
    상기 제 1 캐리어 기재의 개구부에 삽입되는 프로브 단자(probe terminal)로 상기 배선 기판에 대한 전기적 검사를 행하는 단계; 및
    상기 제 1 캐리어 기재의 개구부에 제 2 캐리어 기재를 배치하면서, 상기 제 1 캐리어 기재의 개구부를 덮는 제 3 캐리어 기재를 상기 제 1 캐리어 기재에 부착하는 단계를 포함하는, 방법.
  9. 제 8 항에 있어서,
    상기 제 1 캐리어 기재를 마련하는 단계는,
    단일의 기판을 절단하여 상기 개구부를 포함하는 상기 제 1 캐리어 기재를 형성하는 단계, 및
    상기 제 2 캐리어 기재로서 상기 개구부에 대응하여 상기 단일의 기판으로부터 절단된 부재를 획득하는 단계를 포함하는, 방법.
  10. 제 8 항에 있어서,
    상기 제 1 캐리어 기재를 마련하는 단계는,
    단일의 기판의 일 표면에 형성된 제 1 접착제 층을 포함하는 상기 단일의 기판을 마련하는 단계,
    상기 단일의 기판 및 상기 제 1 접착제 층을 절단하여 상기 개구부를 포함하는 상기 제 1 캐리어 기재를 획득하는 단계, 및
    상기 제 2 캐리어 기재로서 상기 개구부에 대응하여 상기 단일의 기판으로부터 절단된 부재를 획득하는 단계로서, 상기 절단은 상기 제 1 접착제 층을 상기 제 1 캐리어 기재 상의 제 2 접착제 층 및 상기 제 2 캐리어 기재 상의 제 3 접착제 층으로 나누는, 상기 획득하는 단계를 포함하고,
    상기 제 1 캐리어 기재를 상기 배선 기판에 부착하는 단계는 상기 제 2 접착제 층으로 상기 제 1 캐리어 기재를 상기 배선 기판에 부착하는 단계를 포함하고,
    상기 방법은,
    상기 제 3 캐리어 기재의 일 표면에 형성된 제 4 접착제 층을 포함하는 상기 제 3 캐리어 기재를 마련하는 단계;
    상기 제 3 접착제 층 및 상기 제 4 접착제 층으로 상기 제 2 캐리어 기재를 상기 제 3 캐리어 기재에 부착하는 단계; 및
    상기 제 4 접착제 층으로 상기 제 3 캐리어 기재를 상기 제 1 캐리어 기재에 부착하는 단계를 더 포함하는, 방법.
  11. 제 10 항에 있어서,
    상기 제 2 접착제 층은 상기 제 4 접착제 층보다 약한 접착력을 갖는, 방법.
KR1020170124333A 2016-09-30 2017-09-26 캐리어 기재-부가된 배선 기판 및 캐리어 기재-부가된 배선 기판의 제조 방법 KR102326846B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-192806 2016-09-30
JP2016192806A JP6693850B2 (ja) 2016-09-30 2016-09-30 キャリア基材付き配線基板、キャリア基材付き配線基板の製造方法

Publications (2)

Publication Number Publication Date
KR20180036569A true KR20180036569A (ko) 2018-04-09
KR102326846B1 KR102326846B1 (ko) 2021-11-17

Family

ID=61225980

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170124333A KR102326846B1 (ko) 2016-09-30 2017-09-26 캐리어 기재-부가된 배선 기판 및 캐리어 기재-부가된 배선 기판의 제조 방법

Country Status (4)

Country Link
US (1) US9905504B1 (ko)
JP (1) JP6693850B2 (ko)
KR (1) KR102326846B1 (ko)
TW (1) TWI741035B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7359531B2 (ja) * 2018-06-07 2023-10-11 新光電気工業株式会社 配線基板、配線基板の製造方法及び半導体パッケージの製造方法
CN116895636B (zh) * 2023-09-11 2024-01-12 芯爱科技(南京)有限公司 封装基板及其制法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347459A (ja) * 2002-05-27 2003-12-05 Nec Corp 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
JP2004111536A (ja) * 2002-09-17 2004-04-08 Nec Electronics Corp 多層配線基板の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02295194A (ja) * 1989-05-09 1990-12-06 Nec Corp パターンショート検査治具
JP3773896B2 (ja) 2002-02-15 2006-05-10 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US9610758B2 (en) * 2007-06-21 2017-04-04 General Electric Company Method of making demountable interconnect structure
JP5025399B2 (ja) * 2007-09-27 2012-09-12 新光電気工業株式会社 配線基板及びその製造方法
US20150041205A1 (en) * 2013-08-06 2015-02-12 Kinsus Interconnect Technology Corp. Thin package structure with enhanced strength
JP2016048768A (ja) 2014-08-28 2016-04-07 日立化成株式会社 配線板及び半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347459A (ja) * 2002-05-27 2003-12-05 Nec Corp 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
JP2004111536A (ja) * 2002-09-17 2004-04-08 Nec Electronics Corp 多層配線基板の製造方法

Also Published As

Publication number Publication date
TW201831062A (zh) 2018-08-16
KR102326846B1 (ko) 2021-11-17
US9905504B1 (en) 2018-02-27
JP6693850B2 (ja) 2020-05-13
TWI741035B (zh) 2021-10-01
JP2018056445A (ja) 2018-04-05

Similar Documents

Publication Publication Date Title
US9060459B2 (en) Printed wiring board and method for manufacturing same
US8592686B2 (en) Printed circuit board assembled panel, unit sheet for packaging a printed circuit board, rigid-flexible board and method for manufacturing the same
KR101167384B1 (ko) 반도체 구성요소를 구비한 반도체 장치 및 그 제조 방법
US10256175B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP2004235323A (ja) 配線基板の製造方法
US10271430B2 (en) Printed wiring board having support plate and method for manufacturing printed wiring board having support plate
JP2009032918A (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
KR20090056824A (ko) 배선 기판 및 전자 부품 장치
KR20110002807A (ko) 반도체칩 및 포스트를 밀봉하는 밀봉층을 구비하는 반도체장치 및 반도체장치의 제조방법
JP4636090B2 (ja) 半導体装置およびその製造方法
KR101161061B1 (ko) 반도체 장치 제조방법
KR20140086824A (ko) 배선 기판의 제조 방법
TWI767939B (zh) 添加載體基材的佈線基板和製造添加載體基材的佈線基板的方法
KR102326846B1 (ko) 캐리어 기재-부가된 배선 기판 및 캐리어 기재-부가된 배선 기판의 제조 방법
KR101755814B1 (ko) 반도체 장치 및 그의 제조방법
JP2019197853A (ja) 配線板およびその製造方法
KR101987333B1 (ko) 윈도우 프레임을 적용한 초박형 인쇄회로기판 및 그 제조 방법
JP2009081367A (ja) 半導体装置およびその製造方法
JP2009043858A (ja) 半導体装置およびその製造方法
US20240155778A1 (en) Wiring substrate
JP2019079874A (ja) プリント配線板と支持体との組立体およびその製造方法
JP2019079869A (ja) プリント配線板と支持体との組立体およびその製造方法
JP2015012139A (ja) 半導体装置及びその製造方法
JP2009064879A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant