JP7385378B2 - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法 Download PDF

Info

Publication number
JP7385378B2
JP7385378B2 JP2019103826A JP2019103826A JP7385378B2 JP 7385378 B2 JP7385378 B2 JP 7385378B2 JP 2019103826 A JP2019103826 A JP 2019103826A JP 2019103826 A JP2019103826 A JP 2019103826A JP 7385378 B2 JP7385378 B2 JP 7385378B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor structure
underfill
thermal boundary
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019103826A
Other languages
English (en)
Other versions
JP2020010021A (ja
Inventor
熙正 金
周鉉 柳
芸炳 姜
種昊 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2020010021A publication Critical patent/JP2020010021A/ja
Application granted granted Critical
Publication of JP7385378B2 publication Critical patent/JP7385378B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Control And Other Processes For Unpacking Of Materials (AREA)

Description

本発明は半導体パッケージ及びその製造方法に係る。
半導体パッケージは集積回路チップを電子製品に使用するのに適合な形態に具現したものである。通常的に半導体パッケージは印刷回路基板ＰＣＢ上に半導体チップを実装し、ボンディングワイヤ乃至バンプを利用してこれらを電気的に連結することが一般的である。電子産業の発達に応じて半導体パッケージの信頼性及び耐久性を向上させるための多様な研究が進行されている。
米国特許第８，４０９，９３０号公報
本発明が解決しようとする課題は信頼性が向上された半導体パッケージ及びその製造方法を提供することにある。
前記課題を達成するための本発明の実施形態に係る半導体パッケージは第１基板と、前記第１基板上に実装される第１半導体構造物と、前記第１基板上に実装され、前記第１半導体構造物と離隔される第２半導体構造物と、前記第１半導体構造物、前記第２半導体構造物及び前記第１基板を覆う放熱部材と、前記第１半導体構造物と前記放熱部材との間そして前記第２半導体構造物と前記放熱部材との間に介在される熱境界物質膜と、を含み、前記第１半導体構造物は前記第２半導体構造物に隣接する第１側壁と前記第１側壁とは反対側の第２側壁を有し、前記熱境界物質膜は前記第１半導体構造物と前記第２半導体構造物との間に介在される第１熱境界物質部分と前記第２側壁の外に突出された第２熱境界物質部分を含み、前記第１基板の上面から前記第１熱境界物質部分の最下端までの第１距離は前記第１基板の上面から前記第２熱境界物質部分の最下端までの第２距離より小さい。
本発明の一実施様態に係る半導体パッケージは第１基板と、前記第１基板上に実装される第１半導体構造物と、前記第１基板上に実装され、前記第１半導体構造物と離隔される第２半導体構造物と、前記第１半導体構造物、前記第２半導体構造物及び前記第１基板を覆う放熱部材と、前記第１半導体構造物と前記放熱部材との間そして前記第２半導体構造物と前記放熱部材との間に介在される熱境界物質膜と、を含み、前記第１半導体構造物は前記第２半導体構造物に隣接する第１側壁と前記第１側壁とは反対側の第２側壁を有し、前記熱境界物質膜は前記第１側壁に隣接する第１熱境界物質部分と前記第２側壁に隣接する第２熱境界物質部分を含み、前記第１熱境界物質部分は前記第２熱境界物質部分より厚い。
本発明の他の実施様態に係る半導体パッケージはパッケージ基板と、前記パッケージ基板上に実装され、前記パッケージ基板の上面に対して平行である方向に互いに離隔される第１半導体構造物及び第２半導体構造物と、前記第１半導体構造物、前記第２半導体構造物及び前記パッケージ基板を覆う放熱部材と、前記第１半導体構造物と前記放熱部材との間そして前記第２半導体構造物と前記放熱部材との間に介在される熱境界物質膜と、を含み、前記熱境界物質膜の厚さは位置に応じて異なり、前記第１半導体構造物と前記第２半導体構造物との間で最も厚い。
本発明に係る半導体パッケージではアンダーフィル膜と熱境界物質膜とが互いに離隔されてアンダーフィル膜と熱境界物質膜との間の物性差によるクラックのような不良を防止し、信頼性を向上させることができる。
また、本発明に係る半導体パッケージの製造方法はクラックのような不良を防止して歩留りを向上させることができる。
本発明の実施形態に係る半導体パッケージの平面図である。 図１をＩＩ－ＩＩ’線に沿って切断した断面図である。 図２の‘ＩＩＩ’部分を拡大した図面である。 図２の一部分を示す斜視図である。 図１をＶ－Ｖ’線に沿って切断した断面図である。 図２の断面を有する半導体パッケージを製造する過程を示す図面である。 本発明の実施形態に係る半導体パッケージの断面図である。 図７の‘ＶＩＩＩ’部分を拡大した図面である。 本発明の実施形態に係る半導体パッケージの平面図である。 本発明の実施形態に係る半導体パッケージの平面図である。 図９又は図１０をＸＩ－ＸＩ’線に沿って切断した断面図である。 本発明の実施形態に係る半導体パッケージ断面図である。 本発明の実施形態に係って図１２の‘ＸＩＩＩ’部分を拡大した図面である。 本発明の実施形態に係って図１２の‘ＸＩＩＩ’部分を拡大した図面である。 本発明の実施形態に係る半導体パッケージの断面図である。 本発明の実施形態に係る半導体パッケージの断面図である。 本発明の実施形態に係る半導体パッケージの断面図である。
以下、本発明をより具体的に説明するために本発明の実施形態を添付図面を参照しながら、より詳細に説明する。
図１は本発明の実施形態に係る半導体パッケージの平面図である。図２は図１をＩＩ－ＩＩ’線に沿って切断した断面図である。図３は図２の‘ＩＩＩ’部分を拡大した図面である。図４は図２の一部分を示す斜視図である。図５は図１をＶ－Ｖ’線に沿って切断した断面図である。
図１乃至図５を参照すれば、本実施形態に係る半導体パッケージ１００は第１基板１０を含む。第１基板１０の上に第２基板３０が実装される。第２基板３０の上に第１半導体チップ５０が実装される。第２基板３０の上に第２半導体チップ６０が実装される。第２半導体チップ６０は第１半導体チップ５０と第１方向Ｘに離隔される。第１半導体チップ５０、第２半導体チップ６０、第２基板３０、及び第１基板１０は放熱部材８０で覆われる。放熱部材８０の下面と第１基板１０との間には接着膜８２が介在される。放熱部材８０と第１半導体チップ５０との間、そして放熱部材８０と第２半導体チップ６０との間には熱境界物質（サーマルインタフェース材料）膜７０が介在される。
具体的に、第１基板１０は、例えば印刷回路基板である。第１基板１０はパッケージ基板と称される。第１基板１０は第１コア部１１、第１コア部１１の上面に配置される第１基板上部導電パターン１３、第１コア部１１の上面を覆う第１基板上部保護膜１７、第１コア部１１の下面に配置される第１基板下部導電パターン１５、そして第１コア部１１の下面を覆う第１基板下部保護膜１９を含む。第１基板上部導電パターン１３は第１基板下部導電パターン１５と電気的に連結される。第１基板下部導電パターン１５には外部連結端子２２が付着される。外部連結端子２２はソルダボールである。外部連結端子２２は錫及び鉛の中で少なくとも１つを含む。
第１コア部１１はエポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、又はこれらにガラス繊維及び／又は無機フィラーのような補強剤が含浸された樹脂（例えば、プリプレグ（Ｐｒｅｐｒｅｇ））、及び／又は光硬化性樹脂等が使用されるが、特別にこれに限定されることではない。第１基板上部保護膜１７と第１基板下部保護膜１９は感光性ソルダレジスト（Ｐｈｏｔｏｓｅｎｓｉｔｉｖｅ Ｓｏｌｄｅｒ Ｒｅｓｉｓｔ、ＰＳＲ）膜である。前記感光性ソルダレジストは感光性高分子を含む。感光性高分子は感光性ポリイミド（ｐｈｏｔｏｓｅｎｓｉｔｉｖｅ ｐｏｌｙｉｍｉｄｅ、ＰＳＰＩ）、ポリベンゾオキサゾール（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ、ＰＢＯ）、フェノール系ポリマー（ｐｈｅｎｏｌｉｃ ｐｏｌｙｍｅｒ）、及びベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ、ＢＣＢ）系ポリマーの中で少なくとも１つを含む。前記感光性ソルダレジストは無機フィラーをさらに含む。第１基板上部導電パターン１３と第１基板下部導電パターン１５は銅、アルミニウム、及び金の中で少なくとも１つを含む。
第２基板３０はインターポーザ基板と称されてもよい。第２基板３０は第２コア部３１、第２コア部３１の上面に配置される第２基板上部導電パターン３３、第２コア部３１の上面を覆う第２基板上部保護膜３７、第２コア部３１の下面に配置される第２基板下部導電パターン３５、そして第２コア部３１の下面を覆う第２基板下部保護膜３９を含む。
第２コア部３１は、例えばシリコンを含む。第２基板上部保護膜３７と第２基板下部保護膜３９は感光性ソルダレジスト（Ｐｈｏｔｏｓｅｎｓｉｔｉｖｅ Ｓｏｌｄｅｒ Ｒｅｓｉｓｔ、ＰＳＲ）膜である。前記感光性ソルダレジストは感光性高分子を含む。感光性高分子は感光性ポリイミド（ｐｈｏｔｏｓｅｎｓｉｔｉｖｅ ｐｏｌｙｉｍｉｄｅ、ＰＳＰＩ）、ポリベンゾオキサゾール（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ、ＰＢＯ）、フェノール系ポリマー（ｐｈｅｎｏｌｉｃ ｐｏｌｙｍｅｒ）、及びベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ、ＢＣＢ）系ポリマーの中で少なくとも１つを含む。前記感光性ソルダレジストは無機フィラーをさらに含む。第２基板上部導電パターン３３と第２基板下部導電パターン３５は銅、アルミニウム、及び金の中で少なくとも１つを含む。
第１基板１０と第２基板３０は第１内部連結端子２６によって互いに電気的に連結される。第１内部連結端子２６は第１基板上部導電パターン１３と第２基板下部導電パターン３５を電気的に連結させる。第１内部連結端子２６はソルダボール、導電バンプ、及び導電ピラーの中で少なくとも１つである。第１内部連結端子２６は銅、錫、及び鉛の中で少なくとも１つを含む。第１基板１０と第２基板３０との間には第１アンダーフィル膜２４が介在される。
第１半導体チップ５０は第１チップボディー５１、第１チップボディー５１の下面に配置される第１チップ導電パッド５３、及び第１チップボディー５１の下面を覆う第１チップ保護膜５５を含む。第１チップボディー５１は半導体基板に配置される複数のトランジスタと配線を含む。第１チップ導電パッド５３はアルミニウムや銅のような金属を含む。第１チップ保護膜５５はシリコン窒化膜やポリイミドで形成されることができる。第１チップ導電パッド５３は第２内部連結端子４０によって第２基板上部導電パターン３３の一部と電気的に連結される。第２内部連結端子４０はソルダボール、導電バンプ、及び導電ピラーの中で少なくとも１つである。第２内部連結端子４０は銅、錫、及び鉛の中で少なくとも１つを含む。第１半導体チップ５０と第２基板３０との間には第２アンダーフィル膜４２が介在される。第１半導体チップ５０は第２半導体チップ６０に隣接する第１チップ右側壁５０ｓｒと、第１チップ右側壁５０ｓｒとは反対側の第１チップ左側壁５０ｓｌを含む。また、図１で第１半導体チップ５０は第１チップ右側壁５０ｓｒと第１チップ左側壁５０ｓｌを連結する第１チップ前側壁５０ｓｆと、第１チップ前側壁５０ｓｆとは反対側の第１チップ後側壁５０ｓｂをさらに含む。第１半導体チップ５０の上面５０ｕは第２基板３０の上面から第１距離Ｄ１を有する。
第２半導体チップ６０は第２チップボディー６１、第２チップボディー６１の下面に配置される第２チップ導電パッド６３、及び第２チップボディー６１の下面を覆う第２チップ保護膜６５を含む。第２チップボディー６１は半導体基板に配置される複数のトランジスタと配線を含む。第２チップ導電パッド６３はアルミニウムや銅のような金属を含む。第２チップ保護膜６５はシリコン窒化膜やポリイミドで形成される。第２チップ導電パッド６３は第３内部連結端子４４によって第２基板上部導電パターン３３の一部と電気的に連結される。第３内部連結端子４４はソルダボール、導電バンプ、及び導電ピラーの中で少なくとも１つである。第３内部連結端子４４は銅、錫、及び鉛の中で少なくとも１つを含む。第２半導体チップ６０と第２基板３０との間には第３アンダーフィル膜４６が介在される。第２半導体チップ６０は第１半導体チップ５０に隣接する第２チップ左側壁６０ｓｌと、第２チップ左側壁６０ｓｌとは反対側の第２チップ右側壁６０ｓｒを含む。また、図１で第２半導体チップ６０は第２チップ右側壁６０ｓｒと第２チップ左側壁６０ｓｌを連結する第２チップ前側壁６０ｓｆと、第２チップ前側壁６０ｓｆとは反対側の第２チップ後側壁６０ｓｂをさらに含む。第２半導体チップ６０の上面６０ｕは第２基板３０の上面から第２距離Ｄ２を有する。
第１距離Ｄ１は第２距離Ｄ２と同一である。即ち、第１半導体チップ５０の上面５０ｕの高さは第２半導体チップ６０の上面６０ｕの高さと同一である。
第１半導体チップ５０と第２半導体チップ６０は各々独立にシステムＬＳＩ（ｌａｒｇｅ ｓｃａｌｅ ｉｎｔｅｇｒａｔｉｏｎ）、ロジック回路、ＣＩＳ（ＣＭＯＳ ｉｍａｇｉｎｇ ｓｅｎｓｏｒ）等のようなイメージセンサー、フラッシュメモリ、ＤＲＡＭ、ＳＲＡＭ、ＥＥＰＲＯＭ、ＰＲＡＭ、ＭＲＡＭ、ＲｅＲＡＭ、ＨＢＭ（ｈｉｇｈ ｂａｎｄｗｉｄｔｈ ｍｅｍｏｒｙ）、ＨＭＣ（ｈｙｂｒｉｄ ｍｅｍｏｒｙ ｃｕｂｉｃ）等のようなメモリ素子、ＭＥＭＳ（ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ ｓｙｓｔｅｍ）素子、又はＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ－Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ、注文形半導体）の中から選択される１つである。
第１乃至第３アンダーフィル膜２４、４２、４６は熱硬化性樹脂又は光硬化性樹脂を含む。また、第１乃至第３アンダーフィル膜２４、４２、４６は有機フィラー又は無機フィラーをさらに含むことができる。第２アンダーフィル膜４２は第３アンダーフィル膜４６と離隔される。第２アンダーフィル膜４２は第１半導体チップ５０の第１チップ右側壁５０ｓｒの外に突出された第２アンダーフィル突出部４２ａを含む。第３アンダーフィル膜４６は第２半導体チップ６０の第２チップ左側壁６０ｓｌの外に突出された第３アンダーフィル突出部４６ａを含む。
放熱部材８０は金属板である。熱境界物質膜７０は熱硬化性樹脂膜を含む。熱境界物質膜７０は前記熱硬化性樹脂膜内に分散されたフィラー粒子をさらに含む。前記フィラー粒子はシリカ、アルミナ、亜鉛酸化物、及び窒化ホウ素の中で少なくとも１つを含む。熱境界物質膜７０は第１乃至第６熱境界物質部分７０ａ～７０ｆを含む。第１乃至第６熱境界物質部分７０ａ～７０ｆは一体形になされる。第１熱境界物質部分７０ａは放熱部材８０と第１半導体チップ５０の上面５０ｕとの間に介在される。第２熱境界物質部分７０ｂは放熱部材８０と第２半導体チップ６０の上面６０ｕとの間に介在される。第３熱境界物質部分７０ｃは第１半導体チップ５０の第１チップ右側壁５０ｓｒと第２半導体チップ６０の第２チップ左側壁６０ｓｌとの間に介在される。第３熱境界物質部分７０ｃの上端は第１半導体チップ５０の上面５０ｕ又は第２半導体チップ６０の上面６０ｕと同一の高さである。第４熱境界物質部分７０ｄは第３熱境界物質部分７０ｃと放熱部材８０との間に介在される。第４熱境界物質部分７０ｄは第１熱境界物質部分７０ａと第２熱境界物質部分７０ｂとの間に介在される。第５熱境界物質部分７０ｅは第１半導体チップ５０の第１チップ左側壁５０ｓｌの外に突出される。第６熱境界物質部分７０ｆは第２半導体チップ６０の第２チップ右側壁６０ｓｒの外に突出される。
図１で第５熱境界物質部分７０ｅは延長されて第１チップ前側壁５０ｓｆの外に突出される。また、第５熱境界物質部分７０ｅは第１チップ後側壁５０ｓｂの外に突出される。第６熱境界物質部分７０ｆは延長されて第２チップ前側壁６０ｓｆの外に突出される。第６熱境界物質部分７０ｆは第２チップ後側壁６０ｓｂの外に突出される。第４熱境界物質部分７０ｄは延長されて第１熱境界物質部分７０ａと第６熱境界物質部分７０ｆとの間に介在される。第３熱境界物質部分７０ｃは第１半導体チップ５０と第６熱境界物質部分７０ｆとの間に介在される。
第２基板３０の上面から第３熱境界物質部分７０ｃの最下端までの第３距離Ｄ３は第２基板３０の上面から第５熱境界物質部分７０ｅの最下端までの第４距離Ｄ４より小さい。第２基板３０の上面から第６熱境界物質部分７０ｆの最下端までの第５距離Ｄ５は第３距離Ｄ３より大きい。第３距離Ｄ３は第４距離Ｄ４と第５距離Ｄ５より小さい。第４距離Ｄ４は第５距離Ｄ５と同一であるか、或いは類似である。第３乃至第５距離Ｄ３、Ｄ４、Ｄ５は全て第１距離Ｄ１と第２距離Ｄ２より小さい。第１半導体チップ５０と第２半導体チップ６０との間の間隔、即ち第６距離Ｄ６は望ましくは１ｍｍ以下である。熱境界物質膜７０は位置に応じて異なる厚さを有することができる。例えば、第５熱境界物質部分７０ｅの下端から放熱部材８０までの最短距離である第７距離Ｄ７は第３熱境界物質部分７０ｃの下端から放熱部材８０までの最短距離である第８距離Ｄ８より小さい。熱境界物質膜７０は第１半導体チップ５０と第２半導体チップ６０との間で最も厚く放熱部材８０と第１半導体チップ５０との間又は放熱部材８０と第２半導体チップ６０との間で最も薄い。第１半導体チップ５０と第２半導体チップ６０との間で熱境界物質膜７０の厚さは第３熱境界物質部分７０ｃの厚さと第４熱境界物質部分７０ｄの厚さの合計に対応されることができる。
図２乃至図５を参照すれば、第１半導体チップ５０と第２半導体チップ６０との間にはギャップ領域ＡＲ１が提供される。ギャップ領域ＡＲ１の上端は第１半導体チップ５０の上面５０ｕ又は第２半導体チップ６０の上面６０ｕの高さによって限定される。ギャップ領域ＡＲ１の下端は第２基板３０の上面によって限定される。ギャップ領域ＡＲ１の一側は第１半導体チップ５０の第１チップ右側壁５０ｓｒによって限定される。ギャップ領域ＡＲ１の他側は第２半導体チップ６０の第２チップ左側壁６０ｓｌによって限定される。
ギャップ領域ＡＲ１内で第３熱境界物質部分７０ｃ、第２アンダーフィル突出部４２ａ、及び第３アンダーフィル突出部４６ａで占有されない空き空間ＡＧ１が存在する。第３熱境界物質部分７０ｃは空き空間ＡＧ１によって第２アンダーフィル突出部４２ａ及び第３アンダーフィル突出部４６ａと離隔される。即ち、第３熱境界物質部分７０ｃと第２アンダーフィル突出部４２ａとの間、そして第３熱境界物質部分７０ｃと第３アンダーフィル突出部４６ａとの間に空き空間ＡＧ１が存在する。
熱境界物質膜７０は第２及び第３アンダーフィル膜４２、４６と互いに異なる物性（例えば、熱膨張係数及び弾性係数）を有する。半導体パッケージ１００を製造する工程で常温から約２００℃までの温度変化が発生する。仮に、ギャップ領域ＡＲ１内で熱境界物質膜７０が第２及び第３アンダーフィル突出部４２ａ、４６ａの中でいずれか１つでも接するようになれば、物性差によってストレスが発生して第２及び第３アンダーフィル膜４２、４６の中で少なくともいずれか１つにクラックが発生されることがある。例えば、第２及び第３アンダーフィル膜４２、４６の中で少なくともいずれか１つと第２基板３０との間の界面にクラックが発生することがある。このようにクラックが発生された場合、後続の半導体パッケージのテスト過程で受ける急激な温度変化によってクラックの程度は著しく増大する可能性があり、結果的に第２内部連結端子４０及び第３内部連結端子４４の中で少なくとも一部が第２基板上部導電パターン３３から分離されてバンプオープン（ｂｕｍｐ ｏｐｅｎ）問題が発生してしまい得る。
しかし、本発明では第３熱境界物質部分７０ｃが空き空間ＡＧ１によって第２アンダーフィル突出部４２ａ及び第３アンダーフィル突出部４６ａと離隔されているので、温度変化が発生してもこれらの間にストレスが発生されず、クラック問題を防止することができる。したがって、半導体パッケージ１００の信頼性を向上させることができる。
ギャップ領域ＡＲ１内に位置する第３熱境界物質部分７０ｃ、第２アンダーフィル突出部４２ａ、及び第３アンダーフィル突出部４６ａの体積の合計はギャップ領域ＡＲ１の全体体積の望ましくは９０％以下である。第１半導体チップ５０と第２半導体チップ６０との間のギャップ領域ＡＲ１で空き空間ＡＧ１の体積は第３熱境界物質部分７０ｃ、第２アンダーフィル突出部４２ａ、及び第３アンダーフィル突出部４６ａの体積の合計の１０％以上である。このような条件を満足する場合、半導体パッケージの製造工程とテスト過程で熱によって熱境界物質膜７０、第２アンダーフィル膜４２、及び第３アンダーフィル膜４６が膨脹しても、空き空間ＡＧ１が存在し、第３熱境界物質部分７０ｃが第２アンダーフィル突出部４２ａ及び第３アンダーフィル突出部４６ａと離隔されているので、これによって信頼性が向上された半導体パッケージ１００を提供することができる。
図６は図２の断面を有する半導体パッケージを製造する過程を示す図面である。図６を参照すれば、第１基板１０を準備する。第１基板１０は第１コア部１１、第１コア部１１の上面に配置される第１基板上部導電パターン１３、第１コア部１１の上面を覆う第１基板上部保護膜１７、第１コア部１１の下面に配置される第１基板下部導電パターン１５、そして第１コア部１１の下面を覆う第１基板下部保護膜１９を含む。第１内部連結端子２６を介在して第１基板１０上に第２基板３０を付着する。第２基板３０は第２コア部３１、第２コア部３１の上面に配置される第２基板上部導電パターン３３、第２コア部３１の上面を覆う第２基板上部保護膜３７、第２コア部３１の下面に配置される第２基板下部導電パターン３５、そして第２コア部３１の下面を覆う第２基板下部保護膜３９を含む。
第１基板１０と第２基板３０との間に第１アンダーフィル膜２４を形成する。第１アンダーフィル膜２４は熱硬化性又は光硬化性樹脂液を第１基板１０と第２基板３０との間に注入した後、前記樹脂液を硬化させて形成される。第２基板３０上に第２内部連結端子４０を介在して第１半導体チップ５０を実装する。第１半導体チップ５０と第２基板３０との間に第２アンダーフィル膜４２を形成する。第２アンダーフィル膜４２も熱硬化性又は光硬化性樹脂液を第２基板３０と第１半導体チップ５０との間に注入した後、前記樹脂液を硬化させて形成される。第２アンダーフィル膜４２の一部は第１半導体チップ５０の第１チップ右側壁５０ｓｒの外に突出されて第２アンダーフィル突出部４２ａを形成する。第２基板３０に第３内部連結端子４４を介在して第２半導体チップ６０を実装する。
図６の状態で第１半導体チップ５０と第２半導体チップ６０との間の点線で表示された空間がギャップ領域ＡＲ１に該当される。図６でギャップ領域ＡＲ１内に第２アンダーフィル突出部４２ａが存在する。
後続的に図２を参照して、第２半導体チップ６０と第２基板３０との間に第３アンダーフィル膜４６を形成する。第１半導体チップ５０の上面５０ｕと第２半導体チップ６０の上面６０ｕ上に熱境界物質膜形成用樹脂液をコーティングした状態で放熱部材８０で覆い、治具（ｊｉｇ）等で押した状態で約２００℃の熱を加えて前記樹脂液を硬化させて熱境界物質膜７０を形成する。この時、前記樹脂液が押さえられ、第１半導体チップ５０と第２半導体チップ６０の縁の外に押し出されて行き得る。したがって、第３乃至第６熱境界物質部分７０ｃ、７０ｄ、７０ｅ、７０ｆが形成される。半導体パッケージが高集積化されることに応じて第１半導体チップ５０と第２半導体チップ６０との間の間隔が狭くなり、第１半導体チップ５０の縁に押し出された樹脂液と第２半導体チップ６０の縁に押し出された樹脂液が合わされて、第１半導体チップ５０と第２半導体チップ６０との間で熱境界物質膜７０は相対的に厚くなり得る。したがって、図２のような構造の半導体パッケージ１００が形成される。放熱部材８０の下端は接着膜８２によって第１基板１０の上面に付着される。接着膜８２は熱境界物質膜７０と同一な物質を含む。接着膜８２は熱境界物質膜７０と同時に形成される。後続的に第１基板下部導電パターン１５に外部連結端子２２を付着する。
本発明では第３熱境界物質部分７０ｃが空き空間ＡＧ１によって第２アンダーフィル突出部４２ａ及び第３アンダーフィル突出部４６ａと離隔されて、上のように温度変化が発生してもこれらの間にストレスが発生されないので、クラック問題を防止することができる。したがって、半導体パッケージ１００の信頼性を向上させ、不良を減らして歩留りを向上させることができる。
図７は本発明の実施形態に係る半導体パッケージの断面図である。図８は図７の’ＶＩＩＩ’部分を拡大した図面である。
図７及び図８を参照すれば、本実施形態に係る半導体パッケージ１０１で第２アンダーフィル突出部４２ａは延長されて第１半導体チップ５０の第１チップ右側壁５０ｓｒと接する。第３アンダーフィル突出部４６ａは延長されて第２半導体チップ６０の第２チップ左側壁６０ｓｌと接する。また、第２アンダーフィル突出部４２ａは第３アンダーフィル突出部４６ａと接する。第２基板３０の上面から第２アンダーフィル突出部４２ａの上端は第９距離Ｄ９を有する。第９距離Ｄ９は第１距離Ｄ１の５０％以下である。第２基板３０の上面から第３アンダーフィル突出部４６ａの上端は第１０距離Ｄ１０を有する。第１０距離Ｄ１０は第１距離Ｄ１の５０％以下である。第３熱境界物質部分７０ｃは図２の半導体パッケージ１００においてよりギャップ領域ＡＲ１内で多い体積を占める。このような条件を満足する場合、半導体パッケージの製造工程とテスト過程で熱によって熱境界物質膜７０、第２アンダーフィル膜４２、及び第３アンダーフィル膜４６が膨脹しても、空き空間ＡＧ１が存在し、第３熱境界物質部分７０ｃが第２アンダーフィル突出部４２ａ及び第３アンダーフィル突出部４６ａと離隔されているので、これによって信頼性が向上された半導体パッケージ１００を提供することができる。その他の構成は図１乃至図５を参照して説明したことと同一／類似である。
図９及び図１０は本発明の実施形態に係る半導体パッケージの平面図である。図１１は図９又は図１０をＸＩ－ＸＩ’線に沿って切断した断面図である。
図９及び図１１を参照すれば、本実施形態に係る半導体パッケージ１０２では第２基板３０の中心部上に第１半導体チップ５０が実装され、第１半導体チップ５０の両横に第２半導体チップ６０ａ、６０ｂが配置される。第２半導体チップ６０ａ、６０ｂは第１サブ半導体チップ６０ａと第２サブ半導体チップ６０ｂを含む。第３熱境界物質部分７０ｃは第１サブ半導体チップ６０ａと第１半導体チップ５０との間、そして第２サブ半導体チップ６０ｂと第１半導体チップ５０との間に配置される。第１サブ半導体チップ６０ａと第２サブ半導体チップ６０ｂは互いに同一な機能をするか、互いに異なる機能をすることができる。その他の構成は図１乃至図５を参照して説明したことと同一／類似である。
図１０及び図１１を参照すれば、本実施形態に係る半導体パッケージ１０３では第２基板３０の中心部上に第１半導体チップ５０が実装され、第１半導体チップ５０の両横に第２半導体チップ６０ａ、６０ｂ、６０ｃ、６０ｄが配置される。第２半導体チップ６０ａ、６０ｂ、６０ｃ、６０ｄは第１サブ半導体チップ６０ａ、第２サブ半導体チップ６０ｂ、第３サブ半導体チップ６０ｃ、及び第４サブ半導体チップ６０ｄを含む。第１サブ半導体チップ６０ａと第３サブ半導体チップ６０ｃは第１半導体チップ５０の一側に隣接するように配置される。第２サブ半導体チップ６０ｂと第４サブ半導体チップ６０ｄは第１半導体チップ５０の他側に隣接するように配置される。第２半導体チップ６０ａ、６０ｂ、６０ｃ、６０ｄは互いに離隔される。第２半導体チップ６０ａ、６０ｂ、６０ｃ、６０ｄは互いに同一な機能をするか、互いに異なる機能をすることができる。その他の構成は図１乃至図５を参照して説明したことと同一／類似である。
図１２は本発明の実施形態に係る半導体パッケージ断面図である。図１３及び図１４は本発明の実施形態に係って図１２の‘ＸＩＩＩ’部分を拡大した図面である。
図１２及び図１３を参照すれば、本実施形態に係る半導体パッケージ１０４では第１距離Ｄ１と第２距離Ｄ２が異なる。例えば、第１距離Ｄ１は第２距離Ｄ２より小さい。この時、ギャップ領域ＡＲ１の上端は第１半導体チップ５０の上面５０ｕの高さによって限定される。
反対に仮に第２距離Ｄ２が第１距離Ｄ１より小さければ、この時のギャップ領域ＡＲ１の上端は第２半導体チップ６０の上面６０ｕの高さによって限定される。この時、第４熱境界物質部分７０ｄは第２半導体チップ６０の第２チップ左側壁６０ｓｌの上部を覆う。その他の構成は図１乃至図５を参照して説明したことと同一／類似である。
図１４を参照すれば、第３熱境界物質部分７０ｃの断面は変曲点ＰＡを有する。又は第３熱境界物質部分７０ｃの下面は溝を有する。これは第１距離Ｄ１と第２距離Ｄ２が互いに異なるので、放熱部材８０で覆い、押す時、熱境界物質膜７０形成用樹脂液が押さえる程度が異なって形成される。第１距離Ｄ１が第２距離Ｄ２より小さい場合、変曲点ＰＡは第２半導体チップ６０よりは第１半導体チップ５０に近く位置する。これと反対に、第１距離Ｄ１が第２距離Ｄ２より大きい場合、変曲点ＰＡは第１半導体チップ５０よりは第２半導体チップ６０に近く位置する。その他の構成は図１２及び図１３を参照して説明したことと同一／類似である。
図１５乃至図１７は本発明の実施形態に係る半導体パッケージの断面図である。
図１５を参照すれば、本実施形態に係る半導体パッケージ１０５では第２基板３０上に第１半導体チップ５０と離隔されるように第２サブ半導体パッケージ１６０が第３内部連結端子４４を介在して実装される。第２サブ半導体パッケージ１６０は第２サブパッケージ基板１６２とこの上に順に積層された複数の第２サブ半導体チップ１６４を含む。第２サブ半導体チップ１６４は内部に貫通電極１６６を含む。第２サブ半導体チップ１６４はフリップチップボンディング方式に積層される。第２サブ半導体チップ１６４の側壁と第２サブパッケージ基板１６２の上面は第２サブモールド膜１６５で覆われる。第２サブ半導体チップ１６４の中で最上端に位置する第２サブ半導体チップ１６４の上面は第２サブモールド膜１６５の上面と共面をなす。熱境界物質膜７０の第２熱境界物質部分７０ｂは最上端に位置する第２サブ半導体チップ１６４と直接接する。したがって、第２サブ半導体チップ１６４で発生された熱を熱境界物質膜７０を通じて外部へ迅速に放出させることができる。その他の構成は図１乃至図５を参照して説明したことと同一／類似である。
図１６を参照すれば、本実施形態に係る半導体パッケージ１０６では第２基板３０上に第２サブ半導体パッケージ１６０と離隔されるように第１サブ半導体パッケージ１５０が第２内部連結端子４０を介在して実装される。第１サブ半導体パッケージ１５０は第１サブパッケージ基板１５１、この上にワイヤボンディング方式に実装された第１サブ半導体チップ１５３、及びこれを覆う第１サブモールド膜１５４を含む。その他の構成は図１５を参照して説明したことと同一／類似である。
図１７を参照すれば、本実施形態に係る半導体パッケージ１０７では図２の構造で第２基板３０無しで第１基板１０上に第１半導体チップ５０が第２内部連結端子４０を介在して直接実装される。また、第２基板３０無しで第１基板１０上に第２半導体チップ６０が第３内部連結端子４４を介在して直接実装される。その他の構成は図１乃至図５を参照して説明したことと同一／類似である。
図２の第１半導体チップ５０と図１６の第１サブ半導体パッケージ１５０は第１半導体構造物とも称されることができる。図２の第２半導体チップ６０と図１５及び図１６の第２サブ半導体パッケージ１６０は第２半導体構造物とも称されることができる。
以上、添付された図面を参照して本発明の実施形態を説明したが、本発明が属する技術分野で通常の知識を有する者は本発明がその技術的思想や必須的な特徴を変形せずに他の具体的な形態に実施できることは理解するべきである。したがって、以上で記述した実施形態はすべての面で例示的なものであり、限定的なものではないものとして理解しなければならない。
１０ 第１基板
１１ 第１コア部
１３ 第１基板上部導電パターン
１５ 第１基板下部導電パターン
１７ 第１基板上部保護膜
１９ 第１基板下部保護膜
２２ 外部連結端子
２４ 第１アンダーフィル膜
２６ 第１内部連結端子
３０ 第２基板
３１ 第２コア部
３３ 第２基板上部導電パターン
３５ 第２基板下部導電パターン
３７ 第２基板上部保護膜
３９ 第２基板下部保護膜
４０ 第２内部連結端子
４２ 第２アンダーフィル膜
４４ 第３内部連結端子
４６ 第３アンダーフィル膜
５０ 第１半導体チップ
５１ 第１チップボディー
５３ 第１チップ導電パッド
５５ 第１チップ保護膜
６０ 第２半導体チップ
６１ 第２チップボディー
６３ 第２チップ導電パッド
６５ 第２チップ保護膜
７０ 熱境界物質（サーマルインタフェース材料）膜
８０ 放熱部材
８２ 接着膜
１００ 半導体パッケージ

Claims (17)

  1. 第１基板と、
    前記第１基板上に実装される第１半導体構造物と、
    前記第１基板上に実装され、前記第１半導体構造物と離隔される第２半導体構造物と、
    前記第１半導体構造物、前記第２半導体構造物、及び前記第１基板を覆う放熱部材と、
    前記第１半導体構造物と前記放熱部材との間、そして前記第２半導体構造物と前記放熱部材との間に介在される熱境界物質膜と、を含み、
    前記第１半導体構造物は、前記第２半導体構造物に隣接する第１側壁と前記第１側壁とは反対側の第２側壁を有し、
    前記熱境界物質膜は、前記第１半導体構造物と前記第２半導体構造物との間に介在される第１熱境界物質部分と前記第２側壁の外に突出された第２熱境界物質部分を含み、
    前記第１基板の上面から前記第１熱境界物質部分の最下端までの第１距離は、前記第１基板の上面から前記第２熱境界物質部分の最下端までの第２距離より小さく、
    前記第１熱境界物質部分の断面は、変曲点を有する、半導体パッケージ。
  2. 前記第１基板と前記第１半導体構造物との間に介在された第１アンダーフィル膜と、
    前記第１アンダーフィル膜が前記第１側壁の外に突出された第１アンダーフィル突出部と、を含み、
    前記第１熱境界物質部分は、前記第１アンダーフィル突出部と離隔される請求項１に記載の半導体パッケージ。
  3. 前記第１基板の上面から前記第１アンダーフィル突出部の上端までの第３距離は、第１基板の上面から前記第１半導体構造物の上面までの第４距離の５０％以下である請求項２に記載の半導体パッケージ。
  4. 前記第２半導体構造物は、前記第１半導体構造物に隣接する第３側壁と前記第３側壁とは反対側の第４側壁を有し、
    前記熱境界物質膜は、前記第４側壁の外に突出された第３熱境界物質部分を含み、
    前記第１基板の上面から前記第３熱境界物質部分の最下端までの第５距離は、前記第１距離より大きい請求項２に記載の半導体パッケージ。
  5. 前記第１基板と前記第２半導体構造物との間に介在された第２アンダーフィル膜と、
    前記第２アンダーフィル膜が前記第３側壁の外に突出された第２アンダーフィル突出部と、を含み、
    前記第１熱境界物質部分は、前記第２アンダーフィル突出部と離隔される請求項４に記載の半導体パッケージ。
  6. 前記第２アンダーフィル突出部は、前記第１アンダーフィル突出部と接する請求項５に記載の半導体パッケージ。
  7. 前記第１基板の上面から前記第２アンダーフィル突出部の上端までの第６距離は、前記第１基板の上面から前記第２半導体構造物の上面までの第７距離の５０％以下である請求項５に記載の半導体パッケージ。
  8. 前記第１半導体構造物と前記第２半導体構造物との間で提供されるギャップ領域をさらに含み、
    前記ギャップ領域の上限は、前記第１半導体構造物又は前記第２半導体構造物の上面の中で低い高さに対応され、前記ギャップ領域の下限は、前記第１基板の上面に対応され、前記ギャップ領域の一側は、前記第１側壁に対応され、前記ギャップ領域の他側は、前記第３側壁に対応され、
    前記ギャップ領域内に位置する前記第１熱境界物質部分、前記第１アンダーフィル突出部及び前記第２アンダーフィル突出部の体積の合計は、前記ギャップ領域の全体体積の９０％以下である請求項５に記載の半導体パッケージ。
  9. 前記第１半導体構造物と前記第２半導体構造物との間で前記第１熱境界物質部分、前記第１アンダーフィル突出部、及び前記第２アンダーフィル突出部に占有されない空き空間が存在し、
    前記空き空間の体積は、前記第１熱境界物質部分、前記第１アンダーフィル突出部、及び前記第２アンダーフィル突出部の体積の合計の１０％以上である請求項５に記載の半導体パッケージ。
  10. 前記第１基板の下に配置される第２基板をさらに含み、
    前記放熱部材は、前記第２基板に付着される請求項１に記載の半導体パッケージ。
  11. 前記放熱部材と前記第２基板との間に介在される接着膜をさらに含み、
    前記接着膜は、前記熱境界物質膜と同一な物質を含む請求項１０に記載の半導体パッケージ。
  12. 前記第１半導体構造物と前記第２半導体構造物は、各々独立に半導体チップ又はサブ半導体パッケージである請求項１に記載の半導体パッケージ。
  13. 前記第１半導体構造物の上面は、前記第２半導体構造物の上面より低く位置し、
    前記変曲点は、前記第２半導体構造物より前記第１半導体構造物にさらに隣接する請求項１に記載の半導体パッケージ。
  14. 前記第１半導体構造物又は第２半導体構造物は、サブパッケージ基板とこの上に実装される少なくとも１つの半導体チップを含み、
    前記熱境界物質膜は、前記半導体チップの上面と接する請求項１に記載の半導体パッケージ。
  15. 第１基板と、
    前記第１基板上に実装される第１半導体構造物と、
    前記第１基板上に実装され、前記第１半導体構造物と離隔される第２半導体構造物と、
    前記第１半導体構造物、前記第２半導体構造物、及び前記第１基板を覆う放熱部材と、
    前記第１半導体構造物と前記放熱部材との間、そして前記第２半導体構造物と前記放熱部材との間に介在される熱境界物質膜と、を含み、
    前記第１半導体構造物は、前記第２半導体構造物に隣接する第１側壁と前記第１側壁とは反対側の第２側壁を有し、
    前記熱境界物質膜は、前記第１側壁に隣接する第１熱境界物質部分と前記第２側壁に隣接する第２熱境界物質部分を含み、
    前記第１熱境界物質部分は、前記第２熱境界物質部分より厚く、
    前記第１熱境界物質部分の断面は、変曲点を有する、半導体パッケージ。
  16. 前記第１基板と前記第１半導体構造物との間に介在された第１アンダーフィル膜と、
    前記第１アンダーフィル膜が前記第１側壁の外に突出された第１アンダーフィル突出部と、を含み、
    前記第１熱境界物質部分は、前記第１アンダーフィル突出部と離隔される請求項１５に記載の半導体パッケージ。
  17. 前記第２半導体構造物は、前記第１半導体構造物に隣接する第３側壁を有し、
    当該半導体パッケージは、
    前記第１基板と前記第２半導体構造物との間に介在された第２アンダーフィル膜と、
    前記第２アンダーフィル膜が前記第３側壁の外に突出された第２アンダーフィル突出部と、を含み、
    前記第１熱境界物質部分は、前記第２アンダーフィル突出部と離隔される請求項１６に記載の半導体パッケージ。
JP2019103826A 2018-07-11 2019-06-03 半導体パッケージ及びその製造方法 Active JP7385378B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180080463A KR102566974B1 (ko) 2018-07-11 2018-07-11 반도체 패키지
KR10-2018-0080463 2018-07-11

Publications (2)

Publication Number Publication Date
JP2020010021A JP2020010021A (ja) 2020-01-16
JP7385378B2 true JP7385378B2 (ja) 2023-11-22

Family

ID=66041299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019103826A Active JP7385378B2 (ja) 2018-07-11 2019-06-03 半導体パッケージ及びその製造方法

Country Status (7)

Country Link
US (2) US11114364B2 (ja)
EP (1) EP3594994B1 (ja)
JP (1) JP7385378B2 (ja)
KR (1) KR102566974B1 (ja)
CN (1) CN110718513A (ja)
SG (1) SG10201905158TA (ja)
TW (1) TWI823925B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102566974B1 (ko) * 2018-07-11 2023-08-16 삼성전자주식회사 반도체 패키지
JP7125547B2 (ja) * 2018-12-29 2022-08-24 深南電路股▲ふん▼有限公司 多様に組み立て可能なプリント基板及びその製造方法
US11450588B2 (en) * 2019-10-16 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming chip package structure with heat conductive layer
US11450580B2 (en) * 2019-12-24 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of fabricating the same
DE112020005168T5 (de) * 2020-01-22 2022-09-01 Hitachi Astemo, Ltd. Bildgebungsvorrichtung
US11282825B2 (en) * 2020-05-19 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
KR20210150658A (ko) 2020-06-03 2021-12-13 삼성전자주식회사 반도체 패키지
KR20210158257A (ko) 2020-06-23 2021-12-30 삼성전자주식회사 패키지 신뢰성을 향상시킬 수 있는 칩 적층 반도체 패키지
KR20210158587A (ko) 2020-06-24 2021-12-31 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
US11990448B2 (en) 2020-09-18 2024-05-21 Intel Corporation Direct bonding in microelectronic assemblies
US20220359339A1 (en) * 2021-05-05 2022-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-TIM Packages and Method Forming Same
US11742218B2 (en) 2021-05-07 2023-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device package having metal thermal interface material and method for forming the same
US20220367413A1 (en) * 2021-05-13 2022-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Packages With Multiple Types of Underfill and Method Forming The Same
US11817436B2 (en) * 2021-06-28 2023-11-14 Advanced Micro Devices, Inc. Common cooling solution for multiple packages
US20230163041A1 (en) * 2021-11-23 2023-05-25 Bae Systems Information And Electronic Systems Integration Inc. Selective heat sink

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002080617A (ja) 2000-09-06 2002-03-19 Polymatech Co Ltd 熱伝導性シート
JP2012109572A (ja) 2010-11-17 2012-06-07 Samsung Electronics Co Ltd 半導体パッケージ、半導体モジュール、電子装置、及び半導体パッケージの製造方法
JP2017536693A (ja) 2014-10-17 2017-12-07 スリーエム イノベイティブ プロパティズ カンパニー Ｅｍｉシールド構造と放熱パッドとを備える電子回路基板組立体

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001548A (en) 1989-03-13 1991-03-19 Coriolis Corporation Multi-chip module cooling
US5789810A (en) 1995-12-21 1998-08-04 International Business Machines Corporation Semiconductor cap
US6275381B1 (en) * 1998-12-10 2001-08-14 International Business Machines Corporation Thermal paste preforms as a heat transfer media between a chip and a heat sink and method thereof
US6496373B1 (en) * 1999-11-04 2002-12-17 Amerasia International Technology, Inc. Compressible thermally-conductive interface
JP4079604B2 (ja) * 2001-05-30 2008-04-23 株式会社ルネサステクノロジ 半導体装置の製造方法
TW578282B (en) * 2002-12-30 2004-03-01 Advanced Semiconductor Eng Thermal- enhance MCM package
CN1799107A (zh) 2003-04-02 2006-07-05 霍尼韦尔国际公司 热互连和界面系统,其制备方法和应用
US7031162B2 (en) 2003-09-26 2006-04-18 International Business Machines Corporation Method and structure for cooling a dual chip module with one high power chip
JP4674850B2 (ja) * 2005-02-25 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置
JP4332567B2 (ja) 2007-03-27 2009-09-16 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法及び実装方法
JP2008305838A (ja) 2007-06-05 2008-12-18 Renesas Technology Corp 半導体装置及びその実装構造
US8269340B2 (en) 2007-09-19 2012-09-18 International Business Machines Corporation Curvilinear heat spreader/lid with improved heat dissipation
US20090127700A1 (en) * 2007-11-20 2009-05-21 Matthew Romig Thermal conductor lids for area array packaged multi-chip modules and methods to dissipate heat from multi-chip modules
US8093722B2 (en) * 2008-05-27 2012-01-10 Mediatek Inc. System-in-package with fan-out WLCSP
KR20120060665A (ko) * 2010-12-02 2012-06-12 삼성전자주식회사 반도체 패키지
KR20130024523A (ko) * 2011-08-31 2013-03-08 삼성전자주식회사 반도체 패키지
KR101332866B1 (ko) * 2012-02-16 2013-11-22 앰코 테크놀로지 코리아 주식회사 반도체 장치
US8780561B2 (en) 2012-03-30 2014-07-15 Raytheon Company Conduction cooling of multi-channel flip chip based panel array circuits
US9496199B2 (en) 2012-12-04 2016-11-15 General Electric Company Heat spreader with flexible tolerance mechanism
US20140368992A1 (en) * 2013-06-14 2014-12-18 Laird Technologies, Inc. Methods For Establishing Thermal Joints Between Heat Spreaders and Heat Generating Components Using Thermoplastic and/or Self-Healing Thermal Interface Materials
US9892990B1 (en) 2014-07-24 2018-02-13 Amkor Technology, Inc. Semiconductor package lid thermal interface material standoffs
KR102254104B1 (ko) * 2014-09-29 2021-05-20 삼성전자주식회사 반도체 패키지
KR20160090706A (ko) * 2015-01-22 2016-08-01 에스케이하이닉스 주식회사 협폭 인터포저를 갖는 반도체 패키지
US9911716B2 (en) * 2015-01-29 2018-03-06 International Business Machines Corporation Polygon die packaging
US20160276308A1 (en) * 2015-03-17 2016-09-22 Samsung Electronics Co., Ltd. Thermally enhanced package-on-package structure
US9437536B1 (en) 2015-05-08 2016-09-06 Invensas Corporation Reversed build-up substrate for 2.5D
US9418909B1 (en) 2015-08-06 2016-08-16 Xilinx, Inc. Stacked silicon package assembly having enhanced lid adhesion
US10290561B2 (en) 2016-09-28 2019-05-14 Intel Corporation Thermal interfaces for integrated circuit packages
US10770405B2 (en) * 2017-05-31 2020-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal interface material having different thicknesses in packages
US10580738B2 (en) * 2018-03-20 2020-03-03 International Business Machines Corporation Direct bonded heterogeneous integration packaging structures
KR102566974B1 (ko) * 2018-07-11 2023-08-16 삼성전자주식회사 반도체 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002080617A (ja) 2000-09-06 2002-03-19 Polymatech Co Ltd 熱伝導性シート
JP2012109572A (ja) 2010-11-17 2012-06-07 Samsung Electronics Co Ltd 半導体パッケージ、半導体モジュール、電子装置、及び半導体パッケージの製造方法
JP2017536693A (ja) 2014-10-17 2017-12-07 スリーエム イノベイティブ プロパティズ カンパニー Ｅｍｉシールド構造と放熱パッドとを備える電子回路基板組立体

Also Published As

Publication number Publication date
CN110718513A (zh) 2020-01-21
KR20200006734A (ko) 2020-01-21
US11735494B2 (en) 2023-08-22
TWI823925B (zh) 2023-12-01
TW202006906A (zh) 2020-02-01
SG10201905158TA (en) 2020-02-27
EP3594994B1 (en) 2024-06-26
US20200020606A1 (en) 2020-01-16
JP2020010021A (ja) 2020-01-16
US20210384101A1 (en) 2021-12-09
EP3594994A1 (en) 2020-01-15
KR102566974B1 (ko) 2023-08-16
US11114364B2 (en) 2021-09-07

Similar Documents

Publication Publication Date Title
JP7385378B2 (ja) 半導体パッケージ及びその製造方法
CN110098158B (zh) 半导体封装件
US8110933B2 (en) Semiconductor device mounted structure and semiconductor device mounted method
US8008771B2 (en) Semiconductor chip package, electronic device including the semiconductor chip package and methods of fabricating the electronic device
US8217520B2 (en) System-in-package packaging for minimizing bond wire contamination and yield loss
US6995448B2 (en) Semiconductor package including passive elements and method of manufacture
US11670565B2 (en) Semiconductor package with heat dissipation member
US9129826B2 (en) Epoxy bump for overhang die
US20110074037A1 (en) Semiconductor device
US10170508B2 (en) Optical package structure
US10825774B2 (en) Semiconductor package
CN1722422A (zh) 半导体封装
US10115673B1 (en) Embedded substrate package structure
TWI673802B (zh) 半導體封裝
CN114203680A (zh) 半导体封装以及制造半导体封装的方法
KR102617088B1 (ko) 반도체 패키지
US20170011980A1 (en) Semiconductor package
US20060108681A1 (en) Semiconductor component package
US20240055307A1 (en) Semiconductor package and method of manufacturing semiconductor package
KR100813621B1 (ko) 적층형 반도체 소자 패키지
JP2023088006A (ja) 半導体装置及び半導体装置の製造方法
KR101019705B1 (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지
JP2003078067A (ja) スリム型フィリップチップ半導体装置のパッケージング方法
KR20090131957A (ko) 반도체 패키지 및 그 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231110

R150 Certificate of patent or registration of utility model

Ref document number: 7385378

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150