DE10014304B4 - Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents

Halbleiterbauelement und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE10014304B4
DE10014304B4 DE10014304A DE10014304A DE10014304B4 DE 10014304 B4 DE10014304 B4 DE 10014304B4 DE 10014304 A DE10014304 A DE 10014304A DE 10014304 A DE10014304 A DE 10014304A DE 10014304 B4 DE10014304 B4 DE 10014304B4
Authority
DE
Germany
Prior art keywords
layer
potting compound
contact pads
recess
viscosity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10014304A
Other languages
English (en)
Other versions
DE10014304A1 (de
Inventor
Martin Reiss
Johann Winderl
Achim Neu
Christian Hauser
Martin Neumayer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10014304A priority Critical patent/DE10014304B4/de
Priority to US09/816,931 priority patent/US6429537B2/en
Publication of DE10014304A1 publication Critical patent/DE10014304A1/de
Application granted granted Critical
Publication of DE10014304B4 publication Critical patent/DE10014304B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Halbleiterbauelement mit einem auf seiner ersten Hauptfläche (11) Kontaktpads (2) aufweisenden Halbleiterchip (1), wobei auf der ersten Hauptfläche (11) eine die Kontaktpads (2) aussparende Umverdrahtungsfolie (3) aufgebracht ist, die auf der von der ersten Hauptseite des Halbleiterchips (1) abgewandten Seite Leiterzüge aufweist zur Verbindung der Kontaktpads (2) mit Lötkontakten (17), wobei die in der zumindest einen Aussparung (9) liegenden Kontaktpads (2) über Drahtverbindungen (8) mit benachbarten Leiterzugenden (12) elektrisch verbunden sind und wobei jede Drahtverbindung (8) mit einer aus einer ersten und einer zweiten Schicht (15, 16) gebildeten Vergußmasse (14) umgeben ist, dadurch gekennzeichnet, daß die erste Schicht (15) eine niedrige Viskosität aufweist und die zweite Schicht (16) eine hohe Viskosität aufweist.

Description

  • Die Erfindung betrifft ein Halbleiterbauelement mit einem auf seiner ersten Hauptfläche Kontaktpads aufweisenden Halbleiterchip, wobei auf der ersten Hauptfläche eine die Kontaktpads aussparende Umverdrahtungsfolie aufgebracht ist, die auf der von der ersten Hauptseite des Halbleiterchips abgewandten Seite Leiterzüge aufweist zur Verbindung der Kontaktpads mit Lötkontakten, wobei die in der zumindest einen Aussparung liegenden Kontaktpads über Drahtverbindungen mit benachbarten Leiterzugenden elektrisch verbunden sind und wobei jede Drahtverbindung mit einer Vergußmasse umgeben ist. Die Erfindung betrifft ferner ein Verfahren zur Herstellung eines derartigen Halbleiterbauelementes.
  • Halbleiterbauelemente mit einem sogenannten Board on Chip (BOC)-Gehäuse werden mittels eines Ball Grid Arrays (BGA) auf ein Trägersubstrat aufgebracht und mit diesem elektrisch verbunden. Kennzeichnendes Merkmal dieser BOC-Gehäuse ist eine Umverdrahtungsfolie, die auf der von der ersten Hauptseite des Halbleiterchips abgewandten Seite Leiterzüge aufweist, die in der Nähe der Aussparungen der Umverdrahtungsfolie enden. Die zumindest eine Aussparung in der Folie ermöglicht eine elektrische Verbindung des Leiterbahnendes über einen Bonddraht mit dem oder den in der Aussparung befindlichen Kontaktpad(s). Üblicherweise ist auf den Leiterbahnen eine Lötstoppmaske aufgebracht, die die anderen Enden der Leiterbahnen ausspart. Mit diesen freigelegten Enden der Leiterzüge wird ein Lötkontakt elektrisch leitend verbunden. Der Lötkontakt kann beispielsweise als Ball ausgeführt sein. Um eine Beschädigung der Bonddrähte, z.B. beim Aufbringen des Halbleiterbauelementes auf das Trägersubstrat (Board) zu vermeiden, werden die Aussparung der Kontaktpads sowie die Bonddrähte vollständig mit einer Vergußmasse umhüllt. Bei dieser Vergußmasse kann es sich beispielsweise um eine Epoxyd-Masse handeln. Diese wird in einem flüssigen Zustand gezielt an die Stellen der Aussparungen sowie die Bondbereiche der Leiterzüge aufgebracht und anschließend ausgehärtet. Die Vergußmasse dient dem Feuchtigkeitsschutz der aktiven Chipstrukturen sowie dem mechanischen Schutz der Bondverbindungen. Das Vergießen muß dabei derart erfolgen, daß alle Vertiefungen ohne Lufteinschlüsse aufgefüllt werden. Gleichzeitig müssen die Bonddrähte, insbesondere an der Verbindungsstelle mit den Leiterzugenden bedeckt sein. Die Höhe der Vergußmasse darf dabei den Durchmesser der Lötkontakte nicht überschreiten, da ansonsten keine elektrische Verbindung des Halbleiterbauelementes mit dem Trägersubstrat mehr möglich wäre. Das Aufbringen der Vergußmasse stellt in der Praxis ein großes Problem dar, da sich das viskose Material der Vergußmasse vor allem auf dem Lötstopplack, welcher auf den Leiterzügen aufgebracht ist, rasch ausbreitet. Die Vergußmasse könnte somit in die für die Lötkontakte vorgesehene(n) Aussparung(en) fließen. Gelangt jedoch die Vergußmasse in diese Aussparungen, so kann keine sichere Lötverbindung zwischen dem Leiterzugende und dem Lötkontakt hergestellt werden.
  • Zur Vermeidung dieses Problemes kann der Abstand zwischen den Aussparungen für die Lötkontakte und der zumindest einen Aussparung, in denen sich die Kontaktpads befinden so groß gestaltet werden, daß die Vergußmasse genügend "Auslaufweg" bis zum Erhärten hat. Hierdurch sind jedoch der Miniaturisierung des Halbleiterbauelementes enge Grenzen gesetzt.
  • Aus der DE 33 10 654 A1 ist ein Verfahren zum Versiegeln von flachen Hybridbausteinen bekannt, bei dem ein ungekapselter Halbleiter durch Bonden mit einem Hybridschaltkreis verbunden wird. Vor dem Versiegeln wird der gebondete Halbleiter zusammen mit den Bonddrähten mit einem Zweikomponenten-Epoxidharz abgedeckt, Anschließend wird der gesamte Hybridbaustein durch Tauchen in ein Wirbelsinterbad unter Freilassung der Anschlußdrähte vollständig mit einer Schutzschicht versiegelt.
  • Aus der US 5,612,569 ist ein Halbleiter bekannt, bei dem mit einem Harz Bonddrähte und Anschlussstellen abdeckt werden, bevor ein Halbleiterchip mit einem Spritzgußgehäuse umgeben wird.
  • Aus der EP 0 883 180 A2 ist ein Halbleiterelement mit einem Halbleiterchip mit Kontaktpads und eine die Kontaktpads aussparende Umverdrahtungsfolie bekannt. Die Kontaktflächen werden mit einer silikonbasierenden Vergussmasse abgedichtet.
  • Aus der US 5,973,337 ist ein Halbleiterbauelement für optische Anwendungen bekannt, welches zusammen mit den Bonddrähten mit einem optisch durchlässigen Material abgedeckt wird. Zusätzlich kann das Halbleiterbauelement mit einem weiteren Spritzgussmaterial abgedeckt werden.
    •
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein Halbleiterbauelement anzugeben, bei dem mit einfachen Mitteln diese Nachteile überwunden werden können. Ferner soll ein Herstellungsverfahren für ein derartiges Halbleiterbauelement angegeben werden.
  • Diese Aufgabe wird mit den Merkmalen des Patentanspruches 1 gelöst. Das Herstellungsverfahren ist im Patentanspruch 7 angegeben.
  • Die Erfindung schlägt vor, die Vergußmasse aus einer ersten und einer zweiten Schicht auszuführen. Vorteilhafterweise füllt dabei die erste Schicht lediglich die zumindest eine Aussparung, in denen sich die Kontaktpads befinden, aus. Die zweite Schicht hingegen bedeckt die aus der ersten Schicht herausragende Drahtverbindung und das benachbarte Leiterzugende. Unter dem benachbarten Leiterzugende wird hierbei der Bereich verstanden, in dem die Verbindung zwischen dem Leiterzugende und der Drahtverbindung hergestellt ist. Nach dem Vorsehen der ersten und der zweiten Schicht ist die gesamte Drahtverbindung einschließlich der Bondkontakte mit einer Vergußmasse umgeben. Weist die erste Schicht eine niedrige Viskosität auf, so kann sich die Vergußmasse in der Aussparung ausbreiten, ohne daß Lufteinschlüsse entstehen. Vorteilhafterweise weist die zweite Schicht hingegen eine hohe Viskosität auf. Da die zweite Schicht oberhalb der Ränder der Aussparung gelegen ist, könnte sich diese entlang der Leiterzüge und entlang einer Lötstoppmaske in Richtung der Aussparungen für die Lötkontakte ausbreiten. Aufgrund der hohen Viskosität findet diese Ausbreitung jedoch nur sehr langsam statt, so daß ein Aushärten der Vergußmasse möglich ist, bevor die kritischen Bereiche erreicht werden.
  • Die Erfindung ermöglicht es in vorteilhafter Weise, die Abstände zwischen der zumindest einen Aussparung, in denen die Kontaktpads gelegen sind, und den Aussparungen, in die die späteren Lötkontakte eingesetzt werden, gering zu halten. Somit ist eine Miniaturisierung des Halbleiterbauelementes möglich.
  • Die erste und die zweite Schicht können aus unterschiedlichen Materialien mit unterschiedlichen chemischen Eigenschaften bestehen. Es ist jedoch besonders vorteilhaft, wenn die erste und die zweite Schicht aus demselben Material bestehen, wobei die Eigenschaften der Viskosität, der Thixotropie und der Kriecheigenschaften lediglich durch physikalische Eigenschaf ten (z.B. Füllstoffgehalt) einstellbar sind. Die erste Schicht wird vorteilhafterweise auf eine niedrige Viskosität eingestellt. Hierdurch ist ein Füllvorgang der Aussparung ohne Lufteinschlüsse möglich. Die zweite Schicht, die vorteilhafterweise von höherer Viskosität als die erste Schicht ist, ermöglicht die Aufbringung einer Art Globtop, ohne dabei auf der Lötstoppmaske zu kriechen und die Aussparungen für die Lötkontakte zu benetzen. Die Eigenschaften der ersten und der zweiten Schicht können insbesondere durch unterschiedliche Füllstoffanteile eingestellt werden.
  • Als Lötkontakte werden vorteilhafterweise Lötkugeln verwendet, die auf der Umverdrahtungsfolie, das heißt auf der Lötstoppmaske der Umverdrahtungsfolie, in Form eines Arrays angeordnet sind.
  • Wie aus der nachfolgenden Beschreibung des Herstellungsverfahrens eines alternativen erfindungsgemäßen Halbleiterbauelementes ersichtlich werden wird, sind gegenüber einem Herstellungsverfahren nach dem Stand der Technik keine zusätzlichen Prozesse zu installieren. Auch die Prozesszeiten sind gegenüber einem Herstellungsverfahren nach dem Stand der Technik marginal länger.
  • Das Verfahren zum Herstellen eines gattungsgemäßen Halbleiterbauelementes umfaßt erfindungsgemäß die folgenden Schritte:
    • a) Aufbringen der Umverdrahtungsfolie auf die erste Hauptseite des Halbleiterchips,
    • b) Herstellen der Drahtverbindung zwischen den Kontaktpads und den benachbarten Leiterzugenden,
    • c) Aufbringen der Vergußmasse an den Stellen der zumindest einen Aussparung, so daß die Drahtverbindung vollständig mit der Vergußmasse bedeckt ist und
    • d) Aushärten lediglich der Oberfläche der Vergußmasse.
  • Das erfindungsgemäße Herstellungsverfahren ermöglicht ein Halbleiterbauelement, das mit bekannten Prozessen hergestellt werden kann. Die Vergußmasse wird zum Beispiel mittels Dispensieren oder Drucken an den Stellen der Aussparungen aufgebracht. Innerhalb einem vorherbestimmten Zeitraum nach dem Aufbringen der Vergußmasse erfolgt vorteilhafterweise das Aushärten der Oberfläche, wobei dieser Zeitraum derart bemessen ist, daß die nach dem Aufbringen noch niedrig Viskosevergußmasse die Bereiche der Lötkontakte noch nicht erreicht hat. Durch das Aushärten der Oberfläche wird die Viskosität der Vergußmasse soweit heraufgesetzt, daß sich entweder eine Art "Haut" bildet oder die Vergußmasse an der Oberfläche so zäh wird, daß diese nicht mehr fließfähig ist. Hierdurch wird ein Verlaufen in Richtung der Aussparungen für die Lötkontakte verhindert. Es ist somit ebenfalls eine Miniaturisierung des Halbleiterbauelementes möglich. Da die Aushärtung gemäß der Erfindung jedoch nur an der Oberfläche auftritt, behält die Vergußmasse im Inneren ihre ursprünglichen Fließeigenschaften. Sie kann deshalb weiterfließen und die Hohlräume zuverlässig ausfüllen, so daß keine Lufteinschlüsse entstehen.
  • Das Aushärten der Oberfläche kann beispielsweise durch ein kurzzeitiges Erhitzen der Vergußmasse vorgenommen werden. Alternativ ist denkbar, das Aushärten durch Besprühen mit einem Härtemittel oder einer sprühbaren Vergußmasse mit einem höheren Füllstoffanteil oder einem Katalysator zu realisieren. In einer anderen Alternative ist das Aushärten der Oberfläche durch Bestrahlen mit Infrarot-Licht denkbar. Nach dem endgültigen Verfließen der Vergußmasse in der Aussparung, in der sich die Kontaktpads befinden, kann dann ein abschließender Aushärtschritt erfolgen, so daß die gesamte Vergußmasse gehärtet ist.
  • Eine weitere Verbesserung des Verfahrens ist dadurch gegeben, daß das Aufbringen der Vergußmasse in einem ersten Schritt das Auffüllen der zumindest einen Aussparung und in einem zweiten Schritt das Aufbringen der Vergußkuppe umfaßt. Hierbei ist es vorteilhaft, wenn zwischen dem ersten und dem zweiten Schritt eine kurze Wartezeit eingehalten wird. Diese Vorgehensweise ermöglicht die Einstellung von Abstandstoleranzen zwischen der ersten Hauptseite des Halbleiterchips und der Höhe der Vergußkuppe. Weiterhin wird die Gefahr von Blasenbildung in der Aussparung reduziert.
    •
  • Die Erfindung wird anhand der nachfolgenden Ausführungsbeispiele näher erläutert. Es zeigen:
  • 1 Ein BOC-Halbleiterbauelement, bei dem die Aussparungen noch nicht mit einer Vergußmasse bedeckt sind,
  • 2 ein erfindungsgemäßes Halbleiterbauelement, bei dem die Vergußmasse in zwei Schritten hergestellt wurde und
  • 3 ein weiteres Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelementes, das nach dem erfindungsgemäßen Herstellungsverfahren gefertigt ist.
  • Die 1 zeigt im Querschnitt einen Ausschnitt aus einem BOC-Halbleiterbauelement. Ein Halbleiterchip 1 weist auf einer ersten Hauptseite 11 Kontaktpads 2 auf. In der 1 ist lediglich ein Kontaktpad 2 dargestellt, es versteht sich jedoch von selbst, daß der Halbleiterchip 1 auf seiner ersten Hauptseite 11 eine Vielzahl an Kontaktpads aufweisen kann. Auf die erste Hauptseite 11 ist eine Umverdrahtungsfolie 3 aufgebracht. Die Umverdrahtungsfolie 3 besteht aus einem Substrat 5, auf dem Leiterzüge 6 aufgebracht sind. Auf den Leiterzügen 6 ist eine Lötstoppmaske 7, 7' gelegen. Die Umverdrahtungsfolie 3 ist mittels einer Kleberschicht 4 auf der ersten Hauptseite 11 des Halbleiterchips 1 aufgebracht. Dabei weist die Umverdrahtungsfolie 3 an den Stellen der Kontaktpads 2 zumindest eine Aussparung 9 auf. Sind die Kontaktpads 2 in eine Reihe angeordnet, können diese alle in ein- und derselben Aussparung gelegen sein. Ebenso könnte jedoch für jeden oder auch einige der Kontaktpads 2 eine eigene Aussparung vorgesehen sein. Die Lötstoppmaske 7, 7' ist derart ausgeführt, daß diese benachbart der Aussparung 9 die Leiterzüge 6 nicht bedeckt und Leiterzugenden 12, 12' zugänglich macht. Ferner weist die Lötstoppmaske 7 weitere Aussparungen 10 auf, in die ein Lötkontakt eingebracht werden kann. In der Regel wird ein Leiterzug 6 an den Stellen einer Aussparung 10 enden. Selbstverständlich können jedoch auch mehrere Lötkontakte mit ein und demselben Leiterzug elektrisch verbunden sein. Das Leiterzugende 12 ist über eine Drahtverbindung 8, im vorliegenden Ausführungsbeispiel ein Bonddraht, mit dem Kontaktpad 2 des Halbleiterchips verbunden. Das Leiterzugende 12' ist lediglich aus Symmetriegründen von der Lötstoppmaske 7' ausgespart. Theoretisch wäre es auch denkbar, die Lötstoppmaske 7' bis zum Rand der Aussparung 9 fortzuführen.
  • Um einen Feuchtigkeitsschutz und einen mechanischen Schutz der Drahtverbindung 8 zu gewährleisten, werden die Ausnehmung 9 sowie die Leiterzugenden 12, 12' mit einer Vergußmasse umgeben. Um den Einschluß von Luft zu verhindern, weist die Vergußmasse beim Aufbringen in der Regel eine sehr niedrige Viskosität auf. Hierdurch kann ein Teil der Vergußmasse auf die Oberfläche der Lötstoppmaske 7, 7' gelangen und in Richtung der Ausnehmungen 10 verlaufen. Kommt die Vergußmasse mit dem Leiterzugende 13 in Kontakt, so kann keine sichere elektrische Verbindung zwischen dem Leiterzugende 13 und einem Lötkontakt hergestellt werden.
  • Die Erfindung löst diese Problematik, indem gemäß einer ersten Variante die Vergußmasse in zwei Schritten aufgebracht wird. Eine erste Schicht 15 füllt lediglich die Aussparung 9 aus. Die erste Schicht 15 darf hierbei maximal bis zur Oberkante der Lötstoppmaske reichen, so daß das Verlaufen der Vergußmasse auf der Oberfläche der Lötstoppmaske vermieden wird. Das Material der ersten Schicht weist hierbei eine niedrige Viskosität auf, so daß mögliche Lufteinschlüsse in der Aussparung 9 vermieden werden. Anschließend wird eine zweite Schicht 16 aufgebracht, die eine Art "Vergußkuppe" bildet. Die zweite Schicht 16 ist dabei aus einem Material, welche eine im Vergleich zu der ersten Schicht höhere Viskosität aufweist. Die Menge der ersten Schicht 15 ist dabei idealerweise so bemessen, daß diese nicht die Kanten der Lötstoppmaske 7, 7' übersteigt. Sollte dieser Fall jedoch trotzdem vorkommen, so breitet sich die Vergußmasse aufgrund der hohen Viskosität verhältnismäßig langsam auf der Oberfläche der Lötstoppmaske 7, 7' aus, so daß ausreichend viel Zeit verbleibt, um die Vergußmasse auszuhärten. Anschließend werden Lötkontakte 17 in die Aussparungen 10 eingebracht und mit dem Leiterzugende 13 elektrisch verbunden. Dieser Schritt wird üblicherweise als Lötschritt durchgeführt.
  • In einem alternativen Herstellungsverfahren wird die Vergußmasse in einem einzigen Herstellungsschritt an die Stellen der Aussparung 9 sowie der Leiterzugenden 12, 12' aufgebracht. Bevor die Vergußmasse sich jedoch in Richtung der Aussparung 10 ausbreiten kann, wird die Oberfläche 18 der Vergußmasse 14 angehärtet. Hierdurch wird die Viskosität des Materials soweit heraufgesetzt, daß sich eine Art "Haut" bildet. Eine weitere Ausbreitung der Vergußmasse auf der Oberfläche der Lötstoppmaske 7, 7' ist deshalb nicht mehr möglich. Das Aushärten kann durch kurzzeitiges Erhitzen der Vergußmasse, durch ein Besprühen mit einem Härtemittel oder einer sprühbaren Vergußmasse mit einem höheren Füllstoffanteil oder einem Katalysator oder einer Bestrahlung mit einer Infrarot-Lampe vorgenommen werden. Denkbar ist prinzipiell jedes sprühbare Material, das eine schnelle Aushärtung der Oberfläche der Vergußmasse zur Folge hat.
  • Selbstverständlich ist es auch denkbar, bei einem Aufbringen der Vergußmasse in zwei Schritten die Oberfläche der zweiten Schicht 16 (wie in 2 gezeigt) anzuhärten. Beim Aufbringen der Vergußmasse in zwei Schritten ist es auch denkbar, bereits die erste Schicht auszuhärten, bevor die zweite Schicht aufgebracht wird. Ebenso ist es denkbar, die zweite Schicht aufzubringen, solange die erste Schicht noch in flüssiger Form vorliegt, um eine gute Verbindung zwischen der ersten und der zweiten Schicht zu erzielen. Es können hierbei zwei chemisch unterschiedliche Materialien für die erste und die zweite Schicht verwendet werden. Hierbei müssen lediglich die Anforderungen an die gewünschte Viskosität, die Thixotropie und die Kriecheigenschaften berücksichtigt werden. Die Einstellung der Viskosität der ersten und der zweiten Schicht kann durch einen unterschiedlichen Füllstoffanteil bewerkstelligt werden.
    • 1
    Halbleiterchip
    2
    Kontaktpad
    3
    Umverdrahtungsfolie
    4
    Klebeschicht
    5
    Substrat
    6
    Leiterzug
    7, 7'
    Lötstoppmaske
    8
    Drahtverbindung
    9
    Aussparung
    10
    Aussparung
    11
    Erste Hauptseite
    12, 12'
    Leiterzugende
    13
    Leiterzugende
    14
    Vergußmasse
    15
    Erste Schicht
    16
    Zweite Schicht
    17
    Lötkontakt
    18
    Oberfläche

Claims (11)

  1. Halbleiterbauelement mit einem auf seiner ersten Hauptfläche (11) Kontaktpads (2) aufweisenden Halbleiterchip (1), wobei auf der ersten Hauptfläche (11) eine die Kontaktpads (2) aussparende Umverdrahtungsfolie (3) aufgebracht ist, die auf der von der ersten Hauptseite des Halbleiterchips (1) abgewandten Seite Leiterzüge aufweist zur Verbindung der Kontaktpads (2) mit Lötkontakten (17), wobei die in der zumindest einen Aussparung (9) liegenden Kontaktpads (2) über Drahtverbindungen (8) mit benachbarten Leiterzugenden (12) elektrisch verbunden sind und wobei jede Drahtverbindung (8) mit einer aus einer ersten und einer zweiten Schicht (15, 16) gebildeten Vergußmasse (14) umgeben ist, dadurch gekennzeichnet, daß die erste Schicht (15) eine niedrige Viskosität aufweist und die zweite Schicht (16) eine hohe Viskosität aufweist.
  2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die erste Schicht (15) maximal die Aussparung (9) ausfüllt.
  3. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, daß die zweite Schicht (16) die aus der ersten Schicht (15) herausragende Drahtverbindung (8) und das benachbarte Leiterzugende (12) bedeckt.
  4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die erste und die zweite Schicht (15, 16) aus demselben Material bestehen, wobei die Eigenschaften der Viskosität, der Thixotropie und der Kriecheigenschaften durch physikalische Eigenschaften einstellbar sind.
  5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß auf den Leiterzügen (6) eine Lötstoppmaske (7, 7') aufgebracht ist, die die Leiterzugenden (12, 12', 13) ausspart.
  6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Lötkontakte (17) Lötkugeln sind, die auf der Umverdrahtungsfolie (3) in Form eines Arrays angeordnet sind.
  7. Verfahren zum Herstellen eines Halbleiterbauelementes gemäß dem Oberbegriff des Anspruchs 1, mit den Schritten: a) Aufbringen der Umverdrahtungsfolie (3) auf die erste Hauptseite (11) des Halbleiterchips (1), b) Herstellen der Drahtverbindung (8) zwischen den Kontaktpads (2) und den benachbarten Leiterzugenden (12), c) Aufbringen der Vergußmasse (14) an den Stellen der zumindest einen Aussparung (9), so daß die Drahtverbindung (8) vollständig mit der Vergußmasse (14) bedeckt ist, wobei – in einem ersten Schritt die Aussparungen (9) mit einem Material mit niedriger Viskosität aufgefüllt werden und in einem zweiten Schritt eine Vergußkuppe mit höherer Viskosität aufgebracht wird, oder – lediglich die Oberfläche der Vergußmasse (14) ausgehärtet wird, wobei das Aushärten der Oberfläche (18) in einem Zeitraum nach dem Aufbringen der Vergußmasse (14) erfolgt, bevor die noch niedrig viskose Vergußmasse (14) die Bereiche der Lötkontakte (13) erreicht.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß zwischen dem ersten und dem zweiten Schritt eine kurze Wartezeit eingehalten wird.
  9. Verfahren nach einem der Ansprüche 7 bis 8, dadurch gekennzeichnet, daß das Aushärten der Oberfläche (18) durch Erhitzen vorgenommen wird.
  10. Verfahren nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß das Aushärten der Oberfläche durch Besprühen mit einem Härtemittel oder einer sprühbaren Vergußmasse mit einem höheren Füllstoffanteil oder einem Katalysator vorgenommen wird.
  11. Verfahren nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, daß das Aushärten der Oberfläche (18) durch Bestrahlen mit Infrarot-Licht vorgenommen wird.
DE10014304A 2000-03-23 2000-03-23 Halbleiterbauelement und Verfahren zu dessen Herstellung Expired - Fee Related DE10014304B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10014304A DE10014304B4 (de) 2000-03-23 2000-03-23 Halbleiterbauelement und Verfahren zu dessen Herstellung
US09/816,931 US6429537B2 (en) 2000-03-23 2001-03-23 Semiconductor component with method for manufacturing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10014304A DE10014304B4 (de) 2000-03-23 2000-03-23 Halbleiterbauelement und Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE10014304A1 DE10014304A1 (de) 2001-10-04
DE10014304B4 true DE10014304B4 (de) 2007-08-02

Family

ID=7635962

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10014304A Expired - Fee Related DE10014304B4 (de) 2000-03-23 2000-03-23 Halbleiterbauelement und Verfahren zu dessen Herstellung

Country Status (2)

Country Link
US (1) US6429537B2 (de)
DE (1) DE10014304B4 (de)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3310654A1 (de) * 1983-03-24 1984-09-27 Standard Elektrik Lorenz Ag, 7000 Stuttgart Verfahren zum versiegeln von flachen hybridbausteinen
US5612569A (en) * 1988-03-20 1997-03-18 Hitachi, Ltd. Semiconductor device
US5834830A (en) * 1995-12-18 1998-11-10 Lg Semicon Co., Ltd. LOC (lead on chip) package and fabricating method thereof
EP0883180A2 (de) * 1997-06-06 1998-12-09 Hitachi, Ltd. Halbleitervorrichtung und Verdrahtungsband für diese Vorrichtung
EP0901165A1 (de) * 1997-09-05 1999-03-10 Matra Marconi Space France Gehäuse für integrierte Schaltung und Verfahren zum Montieren einer integrierten Schaltung
US5973337A (en) * 1997-08-25 1999-10-26 Motorola, Inc. Ball grid device with optically transmissive coating

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5677566A (en) * 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
US5869889A (en) * 1997-04-21 1999-02-09 Lsi Logic Corporation Thin power tape ball grid array package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3310654A1 (de) * 1983-03-24 1984-09-27 Standard Elektrik Lorenz Ag, 7000 Stuttgart Verfahren zum versiegeln von flachen hybridbausteinen
US5612569A (en) * 1988-03-20 1997-03-18 Hitachi, Ltd. Semiconductor device
US5834830A (en) * 1995-12-18 1998-11-10 Lg Semicon Co., Ltd. LOC (lead on chip) package and fabricating method thereof
EP0883180A2 (de) * 1997-06-06 1998-12-09 Hitachi, Ltd. Halbleitervorrichtung und Verdrahtungsband für diese Vorrichtung
US5973337A (en) * 1997-08-25 1999-10-26 Motorola, Inc. Ball grid device with optically transmissive coating
EP0901165A1 (de) * 1997-09-05 1999-03-10 Matra Marconi Space France Gehäuse für integrierte Schaltung und Verfahren zum Montieren einer integrierten Schaltung

Also Published As

Publication number Publication date
US20010036720A1 (en) 2001-11-01
DE10014304A1 (de) 2001-10-04
US6429537B2 (en) 2002-08-06

Similar Documents

Publication Publication Date Title
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE10223850B4 (de) Verfahren zum Verbinden eines optoelektrischen Moduls mit einem Halbleitergehäuse
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE19848834A1 (de) Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung
DE10236689A1 (de) Halbleitervorrichtung
DE10156386B4 (de) Verfahren zum Herstellen eines Halbleiterchips
DE19723202A1 (de) Rißfestes Halbleiterbauteil sowie Herstellungsverfahren und Herstellungsgerät hierfür
DE112013004858T5 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE60207282T2 (de) Verkapselung des anschlusslots zur aufrechterhaltung der genauigkeit der anschlussposition
DE10223738B4 (de) Verfahren zur Verbindung integrierter Schaltungen
DE10355068A1 (de) Integriertes Schaltkreispackage mit vergrößerter Chip-Klebefläche
DE102013103351B4 (de) Elektronikmodul
DE10232788A1 (de) Elektronisches Bauteil mit einem Halbleiterchip
DE10162676B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
WO2009039802A1 (de) Verfahren zur herstellung eines halbleiterbauelementes und halbleiterbauelement
DE19540306C1 (de) Verfahren zur Herstellung von Leiterrahmen für Halbleiterbauelemente
WO2021224015A1 (de) Optoelektronisches bauelment und verfahren zu dessen herstellung
DE10014304B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102005037948A1 (de) Sensoranordnung mit einem Sensorbauelement und einem Träger und Verfahren zur Herstellung einer Sensoranordnung
WO2007042071A1 (de) Baugruppe mit wenigstens zwei in elektrisch leitender wirkverbindung stehenden komponenten und verfahren zum herstellen der baugruppe
EP2492959A1 (de) Elektrisches Bauelement mit einer elektrischen Verbindungsanordnung und Verfahren zu dessen Herstellung
DE19639934A1 (de) Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl
DE10261410B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE10139985B4 (de) Elektronisches Bauteil mit einem Halbleiterchip sowie Verfahren zu seiner Herstellung
DE10012882C2 (de) Verfahren und Vorrichtung zur Aufbringung eines Halbleiterchips auf ein Trägerelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee