JPH04147635A - 高周波高出力トランジスタ - Google Patents
高周波高出力トランジスタInfo
- Publication number
- JPH04147635A JPH04147635A JP2272653A JP27265390A JPH04147635A JP H04147635 A JPH04147635 A JP H04147635A JP 2272653 A JP2272653 A JP 2272653A JP 27265390 A JP27265390 A JP 27265390A JP H04147635 A JPH04147635 A JP H04147635A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- transistor
- transistor chip
- mos
- wires
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012141 concentrate Substances 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は高周波高出力トランジスタ、特に多数のトラ
ンジスタチップを有するトランジスタに通した高周波高
出力トランジスタに関するものである。
ンジスタチップを有するトランジスタに通した高周波高
出力トランジスタに関するものである。
第2図は従来の高周波高出力トランジスタのキャップを
取り除いた状態を示す平面図である。図において、(1
1はトランジスタチップ、(2)は内部リード、(3)
はMOS−C,(41はワイヤー、(5)はパッケージ
である。
取り除いた状態を示す平面図である。図において、(1
1はトランジスタチップ、(2)は内部リード、(3)
はMOS−C,(41はワイヤー、(5)はパッケージ
である。
従来、高周波高出力トランジスタは、内部リード(2)
とM OS −C(31、及びM OS −Cf3)と
トランジスタチップ(1)を結ぶワイヤー(4)は、そ
れぞれ均一なワイヤー(4)を使用していた。
とM OS −C(31、及びM OS −Cf3)と
トランジスタチップ(1)を結ぶワイヤー(4)は、そ
れぞれ均一なワイヤー(4)を使用していた。
次に動作について説明する。入力は内部リード(2)か
らワイヤー+41. MOS −C(31及びワイヤー
(4)を通ってトランジスタチップ+11に入力される
。また出力は、トランジスタチップ(11からワイヤー
(4)を通って内部リード(2)へ出力される。
らワイヤー+41. MOS −C(31及びワイヤー
(4)を通ってトランジスタチップ+11に入力される
。また出力は、トランジスタチップ(11からワイヤー
(4)を通って内部リード(2)へ出力される。
従来の高周波高出力トランジスタは以上のように構成さ
れているので、内部リードからMOS−C,MOS−C
からトランジスタチップ及びトランジスタチップから内
部リードをそれぞれ均一なワイヤーで結んでいるため、
中央部のトランジスタチップ方が電流が流れやすくなる
。このため、それぞれのトランジスタチップの均一動作
に適さないという問題点があった。
れているので、内部リードからMOS−C,MOS−C
からトランジスタチップ及びトランジスタチップから内
部リードをそれぞれ均一なワイヤーで結んでいるため、
中央部のトランジスタチップ方が電流が流れやすくなる
。このため、それぞれのトランジスタチップの均一動作
に適さないという問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、トランジスタチップを均一に動作させると
ともにトランジスタチップが破壊されに<<シた高周波
高出力トランジスタを得ることを目的とする。
れたもので、トランジスタチップを均一に動作させると
ともにトランジスタチップが破壊されに<<シた高周波
高出力トランジスタを得ることを目的とする。
この発明に係る高周波高出力トランジスタは、トランジ
スタチップをMo1−C,Mo3−Cと内部リード、及
びトランジスタチップと内部リードとを結ぶ抵抗値の異
なるワイヤーを設けたものである。
スタチップをMo1−C,Mo3−Cと内部リード、及
びトランジスタチップと内部リードとを結ぶ抵抗値の異
なるワイヤーを設けたものである。
この発明における高周波高出力トランジスタは、内部リ
ードとMo5−C,Mo3−Cとトランジスタチップ及
びトランジスタチップと内部リードとを結ぶ抵抗値の異
なるワイヤーを設けたので、電流を中央部に集中させず
に均一に流すことができる。
ードとMo5−C,Mo3−Cとトランジスタチップ及
びトランジスタチップと内部リードとを結ぶ抵抗値の異
なるワイヤーを設けたので、電流を中央部に集中させず
に均一に流すことができる。
以下この発明の一実施例を図について説明する。
第1図は高周波高出力トランジスタのキャップを取り除
いた状態を示す平面図である。図において、(11〜(
5)は第2図の従来例に示したものと同等であるので説
明を省略する。(6)は直径の太いワイヤーである。ト
ランジスタチップ(11と内部リード(2)をトランジ
スタの中央部を細いワイヤー(4)で結び、外側はど直
径の太いワイf −(61で結ぶ。また内部リード(2
)とM OS −Cf31 、及びM OS −C(3
1とトランジスタチップ(1)も同様に結ぶ。
いた状態を示す平面図である。図において、(11〜(
5)は第2図の従来例に示したものと同等であるので説
明を省略する。(6)は直径の太いワイヤーである。ト
ランジスタチップ(11と内部リード(2)をトランジ
スタの中央部を細いワイヤー(4)で結び、外側はど直
径の太いワイf −(61で結ぶ。また内部リード(2
)とM OS −Cf31 、及びM OS −C(3
1とトランジスタチップ(1)も同様に結ぶ。
次に動作について説明する。入力は、内部リード(2)
からワイヤー(4)直径の太いワイヤー+61.Mo5
− C(31及びワイヤー(4)直径の太いワイヤー(
6)を通ってトランジスタチップ(1)に入力される。
からワイヤー(4)直径の太いワイヤー+61.Mo5
− C(31及びワイヤー(4)直径の太いワイヤー(
6)を通ってトランジスタチップ(1)に入力される。
また出力はトランジスタチップ(1)よりワイヤー(4
)直径の太い(6)を通って内部リード(2)へ出力さ
れる。このとき中央部のワイヤー(4)の方が外側の直
径太いワイヤー(6)より抵抗値が高いため電流が中央
部のトランジスタチップ(1)に集中しない。
)直径の太い(6)を通って内部リード(2)へ出力さ
れる。このとき中央部のワイヤー(4)の方が外側の直
径太いワイヤー(6)より抵抗値が高いため電流が中央
部のトランジスタチップ(1)に集中しない。
なお、上記実施例では、ワイヤー(4)及び直径の太い
ワイヤー(6)を使用することにより抵抗値を変えたが
、ワイヤーの材質を変えて、抵抗値を変化させてもよく
、上記実施例と同様の効果を奏する。
ワイヤー(6)を使用することにより抵抗値を変えたが
、ワイヤーの材質を変えて、抵抗値を変化させてもよく
、上記実施例と同様の効果を奏する。
以上のようにこの発明によれば、内部リードとMo5−
C,Mo3−Cとトランジスタチップ及びトランジスタ
チップと内部リードを結ぶ抵抗値の異なるワイヤーを設
けたため、中央部のトランジスタチップに電流が集中せ
ず、均一動作するため、トランジスタが破壊されにくく
なる。
C,Mo3−Cとトランジスタチップ及びトランジスタ
チップと内部リードを結ぶ抵抗値の異なるワイヤーを設
けたため、中央部のトランジスタチップに電流が集中せ
ず、均一動作するため、トランジスタが破壊されにくく
なる。
第1図はこの発明の一実施例による真円波高出力トラン
ジスタの内部の平面図、第2図は、従来の高周波高出力
トランジスタの内部の平面図である。 図において、(1)はトランジスタチップ、(2ンは内
部リード、(3)はMo5−C1(4)はワイヤー、(
5)はパッケージ、(6)は直径の太いワイヤーを示す
。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 大 岩 増 雄 第1図 1:Fランしスタ手ツフ。 2:円(岬ノード 3 : fVfO3−C 4: ワイY− f:パラケーラ 6:迫r全g)九いソイY−
ジスタの内部の平面図、第2図は、従来の高周波高出力
トランジスタの内部の平面図である。 図において、(1)はトランジスタチップ、(2ンは内
部リード、(3)はMo5−C1(4)はワイヤー、(
5)はパッケージ、(6)は直径の太いワイヤーを示す
。 なお、図中、同一符号は同一、又は相当部分を示す。 代理人 大 岩 増 雄 第1図 1:Fランしスタ手ツフ。 2:円(岬ノード 3 : fVfO3−C 4: ワイY− f:パラケーラ 6:迫r全g)九いソイY−
Claims (1)
- トランジスタパッケージ内に配置されたトランジスタ
チップ及びMOS−Cと上記MOS−Cと内部リード、
上記トランジスタチップと上記MOS−C及び上記トラ
ンジスタチップと内部リードとを結ぶ抵抗値の異なるワ
イヤーを、設けたことを特徴とする高周波高出力トラン
ジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2272653A JPH04147635A (ja) | 1990-10-09 | 1990-10-09 | 高周波高出力トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2272653A JPH04147635A (ja) | 1990-10-09 | 1990-10-09 | 高周波高出力トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04147635A true JPH04147635A (ja) | 1992-05-21 |
Family
ID=17516922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2272653A Pending JPH04147635A (ja) | 1990-10-09 | 1990-10-09 | 高周波高出力トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04147635A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017059650A (ja) * | 2015-09-16 | 2017-03-23 | 三菱電機株式会社 | 増幅器 |
DE102020203249A1 (de) * | 2019-03-22 | 2020-09-24 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
-
1990
- 1990-10-09 JP JP2272653A patent/JPH04147635A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017059650A (ja) * | 2015-09-16 | 2017-03-23 | 三菱電機株式会社 | 増幅器 |
DE102020203249A1 (de) * | 2019-03-22 | 2020-09-24 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
US11152327B2 (en) | 2019-03-22 | 2021-10-19 | Mitsubishi Electric Corporation | Semiconductor device with fuse portion comprising wires of different electrical resistance |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04147635A (ja) | 高周波高出力トランジスタ | |
JPH03263341A (ja) | 高周波高出力トランジスタ | |
JPH06295971A (ja) | 半導体装置及びそのリードフレーム | |
JPH02140964A (ja) | 半導体集積回路 | |
JPH04199551A (ja) | 半導体装置のリードフレーム | |
JPH04361538A (ja) | 大規模集積回路 | |
JPH03152966A (ja) | 半導体装置用リードフレーム | |
JPH0379038A (ja) | 高周波高出力トランジスタ | |
JPH01187845A (ja) | 半導体装置 | |
JPS63314017A (ja) | Pwm信号出力回路 | |
JPH0239573A (ja) | ゲートバイアホール型半導体素子 | |
JPS6251231A (ja) | 半導体集積回路装置 | |
JPH02219257A (ja) | マルチチップ型半導体装置とその製造方法 | |
JPH0448766A (ja) | 混成集積回路装置 | |
JPH04206559A (ja) | 半導体装置の製造方法 | |
JP2518253B2 (ja) | 半導体集積回路およびその製造方法 | |
JPH06832Y2 (ja) | 半導体装置 | |
JPH01161722A (ja) | Icアセンブリ装置 | |
JPH0376128A (ja) | 半導体素子 | |
JPH03283648A (ja) | 樹脂封止型半導体装置 | |
JPH03148145A (ja) | 高周波高出力トランジスタ | |
JPS5935456A (ja) | 半導体装置 | |
JPH04152559A (ja) | 半導体装置 | |
JPS62171226A (ja) | 出力回路 | |
JPS63314018A (ja) | Pwm信号出力回路 |