JPS63314017A - Ｐｗｍ信号出力回路 - Google Patents
Ｐｗｍ信号出力回路Info
- Publication number
- JPS63314017A JPS63314017A JP15067487A JP15067487A JPS63314017A JP S63314017 A JPS63314017 A JP S63314017A JP 15067487 A JP15067487 A JP 15067487A JP 15067487 A JP15067487 A JP 15067487A JP S63314017 A JPS63314017 A JP S63314017A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- inverter circuit
- pwm signal
- pwm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＰＷＭ信号出力回路に係り、特に低歪みのＰＷ
Ｍ信号出力回路に関するものである。
Ｍ信号出力回路に関するものである。
従来の技術
近年、ＰＷＭ技術は通信分野に限らずオーディオ分野に
も広（用いられるようになり、その重要性は益々高まっ
ている。第２図に従来より用いられるＰＷＭ信号出力回
路を示す（例えば、ＩＮＴＥＲ３ＩＬ社、ＮＥ−５５５
，アナログプロダクト総合カタログ）。
も広（用いられるようになり、その重要性は益々高まっ
ている。第２図に従来より用いられるＰＷＭ信号出力回
路を示す（例えば、ＩＮＴＥＲ３ＩＬ社、ＮＥ−５５５
，アナログプロダクト総合カタログ）。
この回路は、トリガ一端子Ｔ２にクロック信号を入力す
ると、変調入力端子Ｔ５より入力されるアナログ信号に
応じたクロック信号の周期のＰＷＭ信号が出力端子Ｔ３
より出力されるものである。
ると、変調入力端子Ｔ５より入力されるアナログ信号に
応じたクロック信号の周期のＰＷＭ信号が出力端子Ｔ３
より出力されるものである。
第３図は第２図に示すブロックの詳細な回路を、第４図
は同回路の出力部の等価回路を示す。第３図に示す回路
動作については前記総合カタログに示されているので詳
細は省略するが、トランジスタＱ２３がオンオフし、ト
ランジスタＱ２１．Ｑ２２、Ｑ２４を介して出力端子よ
りＰＷＭ信号を取り出すものである。
は同回路の出力部の等価回路を示す。第３図に示す回路
動作については前記総合カタログに示されているので詳
細は省略するが、トランジスタＱ２３がオンオフし、ト
ランジスタＱ２１．Ｑ２２、Ｑ２４を介して出力端子よ
りＰＷＭ信号を取り出すものである。
ここで、トランジスタＱ２２．Ｑ２４により構成される
出力段について述べる・トランジスタＱ２３がオンの時
はトランジスタＱ２４がオンし、トランジスタＱ２２が
オフしてローレベルを出力する。トランジスタＱ２３が
オフの時はトランジスタＱ２２がオンし、トランジスタ
Ｑ２４がオフしてハイレベルを出力する。
出力段について述べる・トランジスタＱ２３がオンの時
はトランジスタＱ２４がオンし、トランジスタＱ２２が
オフしてローレベルを出力する。トランジスタＱ２３が
オフの時はトランジスタＱ２２がオンし、トランジスタ
Ｑ２４がオフしてハイレベルを出力する。
発明が解決しようとする問題点
しかしながら上記のような構成ではハイレベル出力時は
エミッタ出力による駆動、ローレベル出力時はコレクタ
出力による駆動となり、ハイレベル出力とローレベル出
力で出力インピーダンスが異なり歪みの原因となるとい
う問題点があった。
エミッタ出力による駆動、ローレベル出力時はコレクタ
出力による駆動となり、ハイレベル出力とローレベル出
力で出力インピーダンスが異なり歪みの原因となるとい
う問題点があった。
すなわち、第４図に示す回路において、ハイレベル出力
時とローレベル出力時で出力インピーダンスＲｘの値が
変動し、負荷コンデンサＣに対する充電時定数と放電時
定数が異なることになる。つまり、第５図における斜線
で示した箇所（イ）。
時とローレベル出力時で出力インピーダンスＲｘの値が
変動し、負荷コンデンサＣに対する充電時定数と放電時
定数が異なることになる。つまり、第５図における斜線
で示した箇所（イ）。
（ロ）の面積が異なってくることとなり、入力されるパ
ルス幅と、実際に出力されるパワーの比が異なってくる
ものである。
ルス幅と、実際に出力されるパワーの比が異なってくる
ものである。
本発明は上記の問題点に鑑み、出力インピーダンスの変
動による歪みの発生しないＰＷＭ信号出力回路を提供す
るものである。
動による歪みの発生しないＰＷＭ信号出力回路を提供す
るものである。
問題点を解決するための手段
上記問題点を解決するため本発明によるＰＷＭ信号出力
回路は、ＰＷＭ回路の出力信号により制御される一対の
相補型スイッチング素子によるインバータ回路と、前記
インバータ回路に接続された抵抗器とを備え、前記イン
バータ回路における第一のスイッチング素子のオン抵抗
と前記インバータ回路における第二のスイッチング素子
のオン抵抗とをほぼ等しくするとともに、前記抵抗器の
抵抗値が前記第一、第二のスイッチング素子のオン抵抗
値より大きくし、前記抵抗器よりＰＷＭ信号を取り出す
ようにしたものである。
回路は、ＰＷＭ回路の出力信号により制御される一対の
相補型スイッチング素子によるインバータ回路と、前記
インバータ回路に接続された抵抗器とを備え、前記イン
バータ回路における第一のスイッチング素子のオン抵抗
と前記インバータ回路における第二のスイッチング素子
のオン抵抗とをほぼ等しくするとともに、前記抵抗器の
抵抗値が前記第一、第二のスイッチング素子のオン抵抗
値より大きくし、前記抵抗器よりＰＷＭ信号を取り出す
ようにしたものである。
作用
本発明は上記のように、出力段を一対の相補型スイッチ
ング素子によるインバータ回路スイッチング素子により
構成し、そのインバータ回路におけるスイッチング素子
のそれぞれのオン抵抗がほぼ等しくなるようにし、さら
に、そのオン抵抗に。
ング素子によるインバータ回路スイッチング素子により
構成し、そのインバータ回路におけるスイッチング素子
のそれぞれのオン抵抗がほぼ等しくなるようにし、さら
に、そのオン抵抗に。
比べて充分に大きな値の抵抗値を有する抵抗器を介して
ＰＷＭ信号を取り出すようにしたため、出力インピーダ
ンスの変動がほとんどなくなり、歪みの発生を抑えるこ
とができるものである。
ＰＷＭ信号を取り出すようにしたため、出力インピーダ
ンスの変動がほとんどなくなり、歪みの発生を抑えるこ
とができるものである。
実施例
以下図面に基づき本発明の一実施例について説明を行う
。
。
第１図は本発明によるＰＷＭ信号出力回路の一実施例を
示すものである。第１図において、１はＰＷＭ回路であ
り、入力されるデジタル入力に応じたパルス幅の信号を
出力する。出力はハイレベル（“１”）、ローレベル（
“０”）の２値で与えられる。２は相補型スイッチング
素子によるインバータ回路であり、ここではＴ１にＰ型
ＭＯＳトランジスタ、Ｔ２にＮ型ＭＯＳトランジスタを
用いている。Ｒは抵抗器、Ｃはコンデンサである。
示すものである。第１図において、１はＰＷＭ回路であ
り、入力されるデジタル入力に応じたパルス幅の信号を
出力する。出力はハイレベル（“１”）、ローレベル（
“０”）の２値で与えられる。２は相補型スイッチング
素子によるインバータ回路であり、ここではＴ１にＰ型
ＭＯＳトランジスタ、Ｔ２にＮ型ＭＯＳトランジスタを
用いている。Ｒは抵抗器、Ｃはコンデンサである。
次に第１図の動作について説明する。デジタル入力がＰ
ＷＭ回路１によりＰＷＭ信号に変換されインバータ回路
２へ与えられる。ＰＷＭ回路１の出カバ“１”、“０”
の２値であるので、その出力が“１”の時にはインバー
タ回路２においてＮ型ＭＯ８）ランジスタＴ２がオンし
、Ｐ型ＭＯＳトランジスタＴ１がオフする。従って、イ
ンバータ回路２の入力＝“１”の時のインバータ回路２
の出力インピーダンスはＮ型ＭＯＳトランジスタＴ２の
オン抵抗値ＲＴ２となる。
ＷＭ回路１によりＰＷＭ信号に変換されインバータ回路
２へ与えられる。ＰＷＭ回路１の出カバ“１”、“０”
の２値であるので、その出力が“１”の時にはインバー
タ回路２においてＮ型ＭＯ８）ランジスタＴ２がオンし
、Ｐ型ＭＯＳトランジスタＴ１がオフする。従って、イ
ンバータ回路２の入力＝“１”の時のインバータ回路２
の出力インピーダンスはＮ型ＭＯＳトランジスタＴ２の
オン抵抗値ＲＴ２となる。
また、ＰＷＭ回路１の出力が“０”の時はインバータ回
路２において、Ｎ型ＭＯＳトランジスタＴ２はオフし、
Ｐ型ＭＯＳトランジスタＴ１がオンする。従って、この
時のインバータ回路２の出力インピーダンスは、Ｐ型Ｍ
Ｏ８）ランジスタＴ１のオン抵抗値ＲＴＩとなる。
路２において、Ｎ型ＭＯＳトランジスタＴ２はオフし、
Ｐ型ＭＯＳトランジスタＴ１がオンする。従って、この
時のインバータ回路２の出力インピーダンスは、Ｐ型Ｍ
Ｏ８）ランジスタＴ１のオン抵抗値ＲＴＩとなる。
このため、出力端子からみたＰＷＭ信号出力の出力イン
ピーダンスＺｏは “１”出力時 ： ２０”” ＲＴＩ ＋ Ｒ
“０”出力時 ： ＺＯ” ＲＴ２ ＋ Ｒと
なる。今、これらＮ型ＭＯＳトランジスタＴ２とＰ型Ｍ
ＯＳトランジスタＴ１のオン抵抗値がほぼ等しく（ＲＴ
にＲＴ２）、また、Ｒ＞ Ｒｒ＋ 、 ＲＴ２であるの
で“１”出力時と“０”出力時における出力インピーダ
ンスＺｏはほぼ等しいと言える。
ピーダンスＺｏは “１”出力時 ： ２０”” ＲＴＩ ＋ Ｒ
“０”出力時 ： ＺＯ” ＲＴ２ ＋ Ｒと
なる。今、これらＮ型ＭＯＳトランジスタＴ２とＰ型Ｍ
ＯＳトランジスタＴ１のオン抵抗値がほぼ等しく（ＲＴ
にＲＴ２）、また、Ｒ＞ Ｒｒ＋ 、 ＲＴ２であるの
で“１”出力時と“０”出力時における出力インピーダ
ンスＺｏはほぼ等しいと言える。
よって本実施例によるＰＷＭ出力回路の出力は、ＰＷＭ
回路１からの入力によってその出力インピーダンスを変
化させることなく動作し、従来例にて述べたような出力
インピーダンスの変化による歪みは発生しない。
回路１からの入力によってその出力インピーダンスを変
化させることなく動作し、従来例にて述べたような出力
インピーダンスの変化による歪みは発生しない。
すなわち、第４図においてハイレベル出力時とローレベ
ル出力時で出力インピーダンスＲｘの値が一定となる。
ル出力時で出力インピーダンスＲｘの値が一定となる。
故に第５図において示された斜線の箇所（イ）、（ロ）
の面積が等しくなり、入力されたパルス幅と出力される
パワーとが比例関係になり、歪みの発生が抑えられる。
の面積が等しくなり、入力されたパルス幅と出力される
パワーとが比例関係になり、歪みの発生が抑えられる。
なお、本実施例においては、スイッチング素子としてＭ
ＯＳトランジスタを用いたが、接合型ＦＥＴ （Ｊ Ｆ
ＥＴ）であってもよいことは言うまでもなく、他のトラ
ンジスタであってもオン抵抗値が双方でほぼ揃っており
、それに接続される抵抗器の値よりも充分に小さければ
よいものである。
ＯＳトランジスタを用いたが、接合型ＦＥＴ （Ｊ Ｆ
ＥＴ）であってもよいことは言うまでもなく、他のトラ
ンジスタであってもオン抵抗値が双方でほぼ揃っており
、それに接続される抵抗器の値よりも充分に小さければ
よいものである。
発明の効果
以上述べたように、本発明は、ＰＷＭ回路の出力信号に
より制御される一対の相補型スイッチング素子によるイ
ンバータ回路と、前記インバータ回路に接続された抵抗
器とを備え、前記インバータ回路における第一のスイッ
チング素子のオン抵抗と前記インバータ回路における第
二のスイッチング素子のオン抵抗とをほぼ等しくし、さ
らに、前記抵抗器の抵抗値が前記第一、第二のスイッチ
ング素子のオン抵抗値より大きくし、前記抵抗器よりＰ
ＷＭ信号を取り出すようにしたことにより、出力インピ
ーダンスの変動がなくなり、これに起因する歪みの発生
が抑えられる。と（に回路のＩＣ化を考えた場合、上記
の第一、第二のスイッチング素子のオン抵抗値を概ね揃
えることは容易であるため、ＩＣ化にも適するという優
れた効果を有するものである。
より制御される一対の相補型スイッチング素子によるイ
ンバータ回路と、前記インバータ回路に接続された抵抗
器とを備え、前記インバータ回路における第一のスイッ
チング素子のオン抵抗と前記インバータ回路における第
二のスイッチング素子のオン抵抗とをほぼ等しくし、さ
らに、前記抵抗器の抵抗値が前記第一、第二のスイッチ
ング素子のオン抵抗値より大きくし、前記抵抗器よりＰ
ＷＭ信号を取り出すようにしたことにより、出力インピ
ーダンスの変動がなくなり、これに起因する歪みの発生
が抑えられる。と（に回路のＩＣ化を考えた場合、上記
の第一、第二のスイッチング素子のオン抵抗値を概ね揃
えることは容易であるため、ＩＣ化にも適するという優
れた効果を有するものである。
第１図は本発明によるＰＷＭ信号出力回路の一実施例を
示すブロック図、第２図は従来のＰＷＭ信号出力回路を
示すブロック図、第３図は第２図に示すブロックの詳細
な回路図、第４図はＰＷＭ信号出力回路における出力部
の等価回路図、第５図は第４図に示す回路図の出力波形
図である。 １・・・・・・ＰＷＭ回路、２・・・・・・インバータ
回路、Ｔ１・・・・・・Ｐ型ＭｏＳトランジスタ、Ｔ２
・・・・・・Ｎ型ＭｏＳトランジスタ。 代理人の氏名 弁理士 中尾敏男 ほか１名第１図 ２−−−４ンノぐ−グ回ふ 第２図
示すブロック図、第２図は従来のＰＷＭ信号出力回路を
示すブロック図、第３図は第２図に示すブロックの詳細
な回路図、第４図はＰＷＭ信号出力回路における出力部
の等価回路図、第５図は第４図に示す回路図の出力波形
図である。 １・・・・・・ＰＷＭ回路、２・・・・・・インバータ
回路、Ｔ１・・・・・・Ｐ型ＭｏＳトランジスタ、Ｔ２
・・・・・・Ｎ型ＭｏＳトランジスタ。 代理人の氏名 弁理士 中尾敏男 ほか１名第１図 ２−−−４ンノぐ−グ回ふ 第２図
Claims (2)
- （１）ＰＷＭ回路の出力信号により制御される一対の相
補型スイッチング素子によるインバータ回路と、前記イ
ンバータ回路に接続された抵抗器とを備え、前記インバ
ータ回路における第一のスイッチング素子のオン抵抗と
前記インバータ回路における第二のスイッチング素子の
オン抵抗とをほぼ等しく設定するとともに、前記抵抗器
の抵抗値が前記第一、第二のスイッチング素子のオン抵
抗値より大きくし、前記抵抗値よりＰＷＭ信号を取り出
すようにしたことを特徴とするＰＷＭ信号出力回路。 - （２）一対の相補型スイッチング素子によるインバータ
回路が相補型ＭＯＳトランジスタにより構成されている
ことを特徴とする特許請求の範囲第（１）項記載のＰＷ
Ｍ信号出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15067487A JPS63314017A (ja) | 1987-06-17 | 1987-06-17 | Ｐｗｍ信号出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15067487A JPS63314017A (ja) | 1987-06-17 | 1987-06-17 | Ｐｗｍ信号出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63314017A true JPS63314017A (ja) | 1988-12-22 |
Family
ID=15501994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15067487A Pending JPS63314017A (ja) | 1987-06-17 | 1987-06-17 | Ｐｗｍ信号出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63314017A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102011085271A1 (de) * | 2011-10-27 | 2013-05-16 | Siemens Aktiengesellschaft | Feldgerät mit einem Analogausgang |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57123726A (en) * | 1981-01-23 | 1982-08-02 | Hitachi Ltd | Mis semiconductor device |
-
1987
- 1987-06-17 JP JP15067487A patent/JPS63314017A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57123726A (en) * | 1981-01-23 | 1982-08-02 | Hitachi Ltd | Mis semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102011085271A1 (de) * | 2011-10-27 | 2013-05-16 | Siemens Aktiengesellschaft | Feldgerät mit einem Analogausgang |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63314017A (ja) | Ｐｗｍ信号出力回路 | |
| JPS63314018A (ja) | Ｐｗｍ信号出力回路 | |
| JPS60160728A (ja) | 並‐直列変換器 | |
| JPH021408B2 (ja) | ||
| US4081698A (en) | Step-to-impulse conversion circuit | |
| JPS60236509A (ja) | 差動可変増幅回路 | |
| JPH0514174A (ja) | レベルシフタ回路 | |
| JP2805776B2 (ja) | Ａ／ｄ変換器 | |
| JPH0377537B2 (ja) | ||
| JPH04180310A (ja) | 出力回路 | |
| JPH0213490B2 (ja) | ||
| JPH04150228A (ja) | 半導体集積回路 | |
| JPH0327606A (ja) | 電界効果トランジスタ増幅回路 | |
| JPS59168723A (ja) | 入力回路 | |
| JPS63181522A (ja) | Ｐｗｍ信号出力回路 | |
| JPS6269722A (ja) | Ｍｏｓ分周回路 | |
| JPH0690238B2 (ja) | Ｃ―ｍｏｓ発振回路 | |
| GEORGIN | Certain notions concerning the MOS transistor | |
| JPH05315908A (ja) | 半導体遅延回路 | |
| JPS5930323A (ja) | サンプリング回路 | |
| JPS62117415A (ja) | 論理回路 | |
| JPS6322150B2 (ja) | ||
| JPH06125251A (ja) | 遷移検出回路 | |
| JPS60137057A (ja) | 微小信号増幅装置 | |
| JPH07167919A (ja) | 半導体装置 |