JPH03263341A - 高周波高出力トランジスタ - Google Patents

高周波高出力トランジスタ

Info

Publication number
JPH03263341A
JPH03263341A JP2063044A JP6304490A JPH03263341A JP H03263341 A JPH03263341 A JP H03263341A JP 2063044 A JP2063044 A JP 2063044A JP 6304490 A JP6304490 A JP 6304490A JP H03263341 A JPH03263341 A JP H03263341A
Authority
JP
Japan
Prior art keywords
transistor
bonding pads
same
lead
transistor chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2063044A
Other languages
English (en)
Inventor
Kazuhisa Kagawa
香川 和久
Katsuya Komuro
小室 勝哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2063044A priority Critical patent/JPH03263341A/ja
Publication of JPH03263341A publication Critical patent/JPH03263341A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野j 本発明は高周波高出力トランジスタに関し、特に多数の
トランジスタチップを有するトランジスタに適した高周
波高出力トランジスタを提供する。
〔従来の技術] 第2図は従来の高周波高出力トランジスタのトランジス
タチップ(1)から入力側の内部を示す平面図である。
図にかいて、(1)はトランジスタチップ、(2)は内
部リード、(3)はMo s −C、(4)はワイヤ、
(5)は外部リード、(7)はパッケージである。従来
、高周波高出力トランジスタは内部リード(2)の幅を
大* < t、、直接トランジスタチップ(1)やMO
S −C(3)とワイヤー(4)で結んでいる。
次に動作について説明する。外部リード(5)からの入
力は幅の大きくなった内部リード(2)から直接、ワイ
ヤー(4)及びvos−C(3)を通り各トランジスタ
チップ(2)へ分配される。
〔発明が解決しようとする課題〕
従来の高周波高出力トランジスタは以上のように構成さ
れていたので、内部リードの幅を変化させて各トランジ
スタチップに入力を分配しているため、内部リードの中
央付近にワイヤーをボンディングしたもの、つまり中央
付層のトランジスタチップは入力の伝送経路が短かくな
る。また、内部リードの両端にワイヤーをポンディング
したもの、つ筐り外側のトランジスタチップは入力の伝
送径路が長くなる。このため、それぞれのトランジスタ
チップの入力インピーダンスが異なるためトランジスタ
チップの均一動作に適さないという問題点があった。
本発明は上記のような問題点を解消するためになされた
もので、トランジスタチップを均一に動作させるととも
に高周波高出力トランジスタの高周波特性を向上させる
ことを目的とする。
[課題を解決するための手段] 本発明に係る高周波高出力トランジスタは、内部リード
の内側のトランジスタチップと同数のボンディングパッ
ドと、内部リードとボンディングパッドを結ぶ長さの等
しいワイヤーを設けたものである。
〔作用〕
本発明に卦ける高周波高出力トランジスタは、幅を変化
させない内部リードと内部リードの内側のトランジスタ
チップと同数のボンディングパッドと内部リードとボン
ディングパッドを結ぶ長さの等しいワイヤーを設けたの
で、それぞれのトランジスタチップの入力インピーダン
スが等しくできる。
〔実施例〕
以下、本発明の一実施例を図について説明する。
第1図は本発明の一実施例であるトランジスタのトラン
ジスタチップ(1)から入力側の内部を示す平面図であ
る。なか、国中符号(1)〜(5)釦よび(7)は前記
従来のものと同一につき説明は省略する5図にかいて、
(6)ハポンデイングパッドである。内部リード(1)
の幅を外部リード(5)と同じにしする。また、内部リ
ード(2)とに08−C(3)との間にボンディングパ
ッド(6)ヲトランジスタチップ(1)と同数設ける。
また、内部リード(2)とボンディングパッド(6)を
同じ長さのワイヤー(4)で結ぶ。その後ボンディング
パッド(6)とそれぞれ対応するvos−C(3)及び
トランジスタチップ(1)をワイヤーで結ぶ。
次に動作について説明する。
外部リード(5)からの入力は内部リード(2)より長
さの等しいワイヤー(4)を通り、それぞれのトランジ
スタチップ(1)に対応したボンディングパッド(6)
を通って、* o s ”c(3)及びトランジスタチ
ップ(1)へ入力する。
このとき、外部リード(5)からそれぞれのトランジス
タチップ”(1) tでのインピーダンスがそれぞれ均
一であるため、入力信号はそれぞれのトランジスタチッ
プ(1)に均等に入力される。
な訃、上記実施例ではトランジスタの入力側について説
明したが、トランジスタの出力側であってもよく、上記
実施例と同様の効果を奏する。
[発明の効果] 以上のように本発明によれば、幅を変化させない内部リ
ードと内部リードの内側のトランジスタチップと同数の
ボンディングパッドと、内部リードとボンディングパッ
ドを結ぶ長さの等しいワイヤーを設けたので、それぞれ
のトランジスタチップの伝送経路の長さが等しくなり、
それぞれのトランジスタチップの入出力インピーダンス
が等しくでき、トランジスタチップが均一な動作をし高
周波特性が向上する。
【図面の簡単な説明】
第1図は本発明の一実施例であるトランジスタの入力側
の内部平面−、第2図は従来のトランジスタの入力側の
内部平面図である。 図ニ)いて、(1)はトランジスタチップ、(2)は内
部リード、(3)はIJ OS −C、(4)はワイヤ
ー、(5)は外部リード、(6)はボンディングパッド
、(7)はパッケージを示す。 な釦、図中、同一符号は同一、又は相当部分を示すつ

Claims (1)

    【特許請求の範囲】
  1.  幅を変化させない内部リードを有するトランジスタパ
    ッケージと、前記パッケージ内に配置されたトランジス
    タチップ及びMOS−Cと、前記内部リードの内側の前
    記トランジスタチップと同数のボンディングパッドと、
    前記内部リードと前記ボンディングパッドを結ぶ長さの
    等しいワイヤーとを設けたことを特徴とする高周波高出
    力トランジスタ。
JP2063044A 1990-03-13 1990-03-13 高周波高出力トランジスタ Pending JPH03263341A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2063044A JPH03263341A (ja) 1990-03-13 1990-03-13 高周波高出力トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2063044A JPH03263341A (ja) 1990-03-13 1990-03-13 高周波高出力トランジスタ

Publications (1)

Publication Number Publication Date
JPH03263341A true JPH03263341A (ja) 1991-11-22

Family

ID=13217940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2063044A Pending JPH03263341A (ja) 1990-03-13 1990-03-13 高周波高出力トランジスタ

Country Status (1)

Country Link
JP (1) JPH03263341A (ja)

Similar Documents

Publication Publication Date Title
JPS6344734A (ja) 半導体装置
JPH03263341A (ja) 高周波高出力トランジスタ
JPH05183055A (ja) 半導体装置
JPH0563047B2 (ja)
JPH09213868A (ja) マイクロ波半導体集積回路用リ−ドフレ−ム
JPH02226753A (ja) マルチチップパッケージ
JPH04147635A (ja) 高周波高出力トランジスタ
JPH01181574A (ja) 半導体素子
JPH04373160A (ja) 半導体集積回路
JPH03276746A (ja) 高周波用半導体装置
JPS6251231A (ja) 半導体集積回路装置
JPS63240077A (ja) 半導体装置
JPS6022327A (ja) 半導体装置
KR100257526B1 (ko) 종결합 표면탄성파 필터의 레이아웃 방법
JPH0536890A (ja) 半導体装置
JPH0412674Y2 (ja)
JPH01221007A (ja) 分布定数線路増幅器
JPH02140964A (ja) 半導体集積回路
JPS63265457A (ja) 高周波トランジスタ
JPH04152559A (ja) 半導体装置
JPS63133701A (ja) マイクロ波半導体装置
JPS63224335A (ja) 半導体集積回路装置
JP2000299351A (ja) 半導体装置
JPH03131038A (ja) 高周波高出力トランジスタ
JPS61166146A (ja) 集積回路用ポンデイングパツド