CN101292349B - 包括具有与接线耦接的电极的元件的器件 - Google Patents
包括具有与接线耦接的电极的元件的器件 Download PDFInfo
- Publication number
- CN101292349B CN101292349B CN2006800384912A CN200680038491A CN101292349B CN 101292349 B CN101292349 B CN 101292349B CN 2006800384912 A CN2006800384912 A CN 2006800384912A CN 200680038491 A CN200680038491 A CN 200680038491A CN 101292349 B CN101292349 B CN 101292349B
- Authority
- CN
- China
- Prior art keywords
- wiring
- plane
- electrode
- overwhelming majority
- couples
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008878 coupling Effects 0.000 claims abstract description 6
- 238000010168 coupling process Methods 0.000 claims abstract description 6
- 238000005859 coupling reaction Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 230000006378 damage Effects 0.000 abstract description 4
- 239000003990 capacitor Substances 0.000 abstract 1
- 238000005538 encapsulation Methods 0.000 description 13
- 230000005672 electromagnetic field Effects 0.000 description 7
- 230000002349 favourable effect Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 230000035515 penetration Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6611—Wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Abstract
一种器件(1),其包括一种元件(5),该元件具有与接线(11,12)耦接的电极,一个或多个接线(11,12)形成阻抗变换网络的一部分,该器件通过将接线(11,12)的绝大部分定位在非平行平面上来减小接线(11,12)之间的电磁耦合。这还能减小有害反馈和对元件(5)的转移特性的破坏,并且允许元件(5)的电极被彼此接近地定位,从而减少器件尺寸。接线(11,12)的绝大部分不形成彼此平面的一部分,并且不形成同一个平面的一部分。这两个平面形成介于45度和135度之间的夹角。为了进一步减少电磁耦合,一个接线(11,12)具有诸如环的形状。形成阻抗变换网络的一部分的一个或多个接线(11,12)包括电感,并且接线(11,12)的一个或多个与元件外部电容(13,14)耦接。
Description
技术领域
本发明涉及一种包括具有与第一接线耦接的第一电极和与第二接线耦接的第二电极的元件的器件,以及还涉及一种元件和一种方法。
这种器件的示例是手机基站和消费产品,及基板,每种器件均包括例如放大器、晶体管、封装或裸片形式的元件。
背景技术
从US 2005/0083118 A1可以了解现有技术器件,其公开了一种包括放大器元件的射频放大器件。如在US 2005/0083118 A1的第0006段中所公开的这种放大器元件的特征是具有在其输出端的内部并联电感以补偿输出电容。通过键合线(第一接线),所述放大器元件的输入端(第一电极)与匹配电容耦接。通过耦接至所述放大器元件的输出端(第二电极)并进一步耦接至另一匹配电容的另一键合线(第二接线)形成内部并联电感。
尤其由于在第一接线和第二接线之间会出现电磁耦合,这种已知器件是不利的。这种电磁耦合会引入有害反馈以及损坏元件的传输特性。
发明内容
本发明的目标尤其是提供一种在第一接线和第二接线之间减小了电磁耦合的器件。
本发明的另一目标尤其是提供一种在第一接线和第二接线之间的减小了电磁耦合的元件和方法。
根据本发明的器件包括一种元件,所述元件具有与第一接线耦接的第一电极和与第二接线耦接的第二电极,第一接线和第二接线中的至少一个接线形成阻抗变换网络的一部分,第一接线的绝大部分形成第一平面的一部分以及第二接线的绝大部分形成第二平面的一部分,其中第一平面和第二平面不平行,以减小第一接线和第二接线之间的电磁耦合。
通过把第一接线绝大部分定位在第一平面中以及把第二接线绝大部分定位在第二平面中,其中第一平面和第二平面不平行,减小了第一接线和第二接线之间的电磁耦合。两个接线之间的电磁耦合是无线耦合,其用于将流经第一接线的第一电流转换为磁场并且将这个磁场转换为流经第二接线的第二电流。
根据本发明的器件是更加有利的,尤其是在减小有害反馈和减小对元件传输特性破坏方面,以及尤其是在以下方面:为不同的接线使用不同的非平行平面,这允许元件的不同电极彼此接近地定位,这将使尺寸减小,并且在不排除将元件的不同电极定位在元件的不同侧的可能性的情况下,还允许将它们定位在元件的一侧和同侧。
每一个接线可以是键合线或与裸片或基板耦接的其它线,或者可以是通过裸片或基板集成的导体。接线的绝大部分包括至少50%和最多100%的接线。包括小于接线的100%的接线绝大部分可以包括两个或多个子部分,子部分通过其他的不形成接线绝大部分的一部分的子部分链接。至少以平均方式、优选为完全方式将接线绝大部分定位在平面内。
第一接线绝大部分不形成第二平面的一部分和第二接线绝大部分不形成第一平面的一部分,这定义了根据本发明的器件的实施例。因此,优选地,接线绝大部分不形成彼此平面的一部分,换句话说,接线的这些绝大部分不形成另一个平面的一部分。
第一接线绝大部分和第二接线绝大部分不形成同一个平面部分,这定义了根据本发明的器件的实施例。因此,优选地,接线绝大部分不形成相同平面的一部分。
第一平面和第二平面定义了根据本发明的器件的实施例,这两个平面产生了介于45度和135度之间的夹角。第一平面和第二平面之间的夹角形成了用以减小第一接线和第二接线之间的电磁耦合的参数。第一平面和第二平面之间的夹角优选地将是介于80度和100度之间,例如90度。
具有用于进一步减小第一接线和第二接线之间的电磁耦合的形状的第一接线和第二接线中的至少一个定义了根据本发明的器件的实施例。第一接线和第二接线的至少一个的形状还形成了用于减小第一接线和第二接线之间的电磁耦合的参数。
至少一个形状是环的一部分的第一接线和第二接线定义了根据本发明的器件的实施例。根据右手法则,流经接线的电流产生电磁场。根据右手法则,这个电磁场不产生流经另一接线的另一电流或产生流经另一接线的另一减小的电流,所述另一接线基本上垂直于所述环的平面。
第一接线和第二接线的至少一个形成了阻抗变换网络的一部分,所述阻抗变换网络包括电感和在电极处的元件,所述电极耦接至所述第一接线和第二接线中的至少一个,所述元件包括元件内部电容,所述阻抗变换网络在所述电极位置对元件内部阻抗进行变换,这定义了根据本发明的器件的实施例。以此方式,所述元件的输出阻抗例如可以至少增加两倍,例如5倍到20倍。优选地,结合后两个实施例,其中环形的接线形状增加了该接线的长度,并且接线的增加长度增大了所述接线的可能电感值的范围。
第一接线和第二接线的至少一个进一步与元件外部电容耦接,这定义了根据本发明的器件的实施例。例如,这种元件外部电容是匹配电容。优选地,每个接线与它自己的匹配电容耦接。本发明允许通过小而低成本的裸片将元件和一个或两个匹配电容集成在一起,以及通过一个小而低成本的封装将其封装起来。这是非常重要的。
所述元件是射频放大器,第一电极是输入端以及第二电极是输出端,这定义了根据本发明的器件的实施例。特别是在(高)射频环境中,本发明是有利的(>100MHz)。
所述元件是晶体管,第一电极是控制电极以及第二电极是主电极,这定义了根据本发明的器件的实施例。特别是在(小)晶体管环境中,本发明是有利的,尤其是在功率晶体管环境中(>0.1瓦特)。
根据本发明的元件的实施例和根据本发明的方法的实施例对应于根据本发明的器件的实施例。可以分别生产和/或销售根据本发明的元件与根据本发明的器件的剩余部分。
本发明基于一种理解,尤其是,流经接线的电流产生磁场,该磁场产生流经另一接线的另一电流,所述另一电流取决于接线之间的距离以及取决于接线之间的夹角,而且,本发明基于一种基本想法,尤其是,接线绝大部分应当形成非平行平面的一部分以减少接线之间的电磁耦合。
本发明解决了所述问题,尤其是提供了一种器件,该器件具有在第一接线和第二接线之间的减小了的电磁耦合,本发明是进一步有利的,尤其是在减小了有害反馈和对元件传输特性的破坏方面,以及尤其是在以下方面:对不同的接线使用不同的非平行平面,这允许元件的不同电极彼此接近地定位,导致尺寸减小,并且不排除元件的不同电极被定位在元件的不同侧的可能性的情况下,还允许将它们定位在元件的一侧和同侧。
参考在下文中所述的实施例,本发明的这些方面和其它方面将变得清楚并得到解释。
附图说明
在附图中:
图1示出了包括单个基本封装的现有技术元件的实施例,
图2示出了包括一个较小封装的元件的实施例,该较小封装将产生较大的电磁耦合问题,
图3示出了根据本发明的元件的实施例,该元件包括一个较小的塑料封装和在非平行平面上的接线,其中一个接线包括产生较小电磁耦合问题的环,
图4示出了根据本发明位于不同平面上的不同接线的原理,
图5示出了根据本发明以环的一部分的形式的接线的原理,
图6图解示出了根据本发明的器件,该器件包括根据本发明的元件,以及
图7示出了根据本发明的元件的另一实施例。
具体实施方式
图1所示的现有技术元件5包括晶体管10、通过第一接线11与晶体管10的第一电极(栅极)耦接的第一外部电容13和通过第二联线12与晶体管10的第二电极(漏极或源极)耦接的第二外部电容14,所有组成部分都位于基板17的水平导电底部上,基板17还包括两个垂直非导电侧边和两个水平导电顶部。第一电容13和第二电容14是进一步与衬底基板17耦接的匹配电容。在第一电容13的位置,还被称为栅极导线的第一接线11进一步与另一栅极导线15耦接。晶体管10的漏极进一步与漏极导线16耦接。第二接线也被称为内部并联电感导线或inshin导线。晶体管10、第一外部电容13和第二外部电容14被封装在单个基本封装19中。该单个基本封装19包括三个裸片(一个对应于晶体管10,另外两个分别对应于每个外部电容13和14),并相对较大,这使现有技术元件5的成本相对较高。
除了晶体管10、第一外部电容13和第二外部电容14被一起封装在一个较小的封装19中的事实,图2所示的元件5对应于图1所示的元件5。由于两个外部电容13和14现在可以位于晶体管10的一侧的事实,所以这种元件是可行的,并且与较大封装相比,这种元件成本相对低,以及需要成本也相对低的相对小的裸片。
由于另外一个原因,诸如LDMOST之类的晶体管10以及外部电容13和14优选地可以被集成在单个硅片上。在较便宜的诸如塑料封装之类的封装中,由于这些较便宜封装的裸片焊接工艺技术限制,所以只能焊接一个硅片。图1的实施例具有三个单独的硅片,这不允许该实施例被封装在便宜的塑料封装中。图1的实施例只能被封装在昂贵的陶瓷封装中。
遗憾的是,与图1所示的元件5不同的是,由于相对大的电磁耦合18将出现在第一接线11和第二接线12之间的事实,图2所示的元件5将表现出较大的电磁耦合问题。
图3所示的元件5对应于图1所示的元件5,由于在两个外部电容13和14不位于晶体管10的一侧的情况下,第二外部电容14邻近晶体管10的事实,借此可以使用相对小的裸片。因为第二接线12形成环的一部分,该环或者至少部分地围绕第一接线11或者不围绕接线11,所以图3所示的元件5是可行的。同时,如图4更详细地示出,第一接线11和第二接线12的绝大部分位于非平行平面上。
图4示出了根据本发明,不同接线11和12位于不同平面的原理。与传统情况相比,由第二接线12产生的磁场被旋转了90度。并且因为第一接线11的形状保持不变,所以第一接线11和第二接线12的磁场在理想情况下是垂直的,在第一接线11和第二接线12之间的电磁耦合将变为零。第一接线11不需要必须穿过环回(loopbacked)的第二接线12,第一接线11还可以位于环回的第二接线的旁边。而且,因为第二接线较长而且横跨了第二接线的向前部分和返回部分中间的区域,而不是第二接线12和地面之间的区域,所以第二接线12的有效自感增加了。
图5示出根据本发明的是环的一部分的形式的接线的原理,其中环的第一部分高度是h1,第二部分高度是h2。在这两个高度不相等的情况下,旋转经由接线产生的磁场,结果,接线之间的电磁耦合增大了。例如,在需要的情况下完成这个过程。
图6所示的根据本发明的器件1包括与有线的输入端/输出端2(接收/发射接口)耦接的基带模块3。基带单元3通过混频器/调制器6进一步地被耦接至根据本发明的元件5,诸如射频放大器(>100MHz)和/或功率晶体管(>0.1Watt)和/或(一部分)封装和/或(一部分)裸片。基带单元3通过混频器/解调器9进一步与前置放大器8耦接。元件5进一步与无线输出端4(发射天线)耦接,前置放大器8进一步与无线输入端7(接收天线)耦接。这种器件1的示例是手机基站和消费产品,但是还有(部分)基板。
图7所示的根据本发明的元件5清楚地示出了环形的接线不必需要环绕另一接线。
因此,根据本发明,第一接线11的绝大部分位于第一平面上,而第二接线12的绝大部分位于第二平面上,其中第一平面与第二平面不平行,以减少第一接线11和第二接线12之间的电磁耦合。接线11和接线12的每个接线可以是焊接线或与裸片或基板耦合的其它导线,或者可以是通过裸片或基板集成的导体。接线的绝大部分包括至少50%和最多100%的接线。
优选地,第一接线11的绝大部分不形成第二平面部分以及第二接线12的绝大部分不形成第一平面部分。优选地,第一接线11的绝大部分和第二接线12的绝大部分不形成同一个平面部分。第一平面和第二平面应该形成介于45度和135度之间的夹角,以使第一接线11和第二接线12之间的电磁耦合最小,优选地,第一平面和第二平面之间的夹角将是介于80度和100度之间,例如90度,以进一步最小化该电磁耦合。
第一接线11和第二接线12中的至少一个应该具有用来进一步减少第一接线11和第二接线12之间的电磁耦合的形状。第一接线11和第二接线12的至少一个的形状可以是环的一部分。根据右手法则,流经接线的电流产生电磁场。根据右手法则,该电磁场不产生流经另一接线的另一电流,或产生流经另一接线的另一减小的电流,所述另一接线基本上垂直于例如环的平面。环的一部分包括一个或多个弯曲。
形成阻抗变换网络的一部分的第一接线11和第二接线12中的至少一个接线包括电感,在耦接至所述的第一接线11和第二接线12中的至少一个的电极位置处的元件5包括元件内部电容(诸如寄生电容),从而,该阻抗变换网络被用于转换在这个电极处的元件内部阻抗。通过这种方式,元件2的输出阻抗例如可以被增大2倍,例如5至20倍。优选地,环形接线的形状增加了接线的长度,以及接线长度的增加将导致该接线的可能电感值范围的增加。不排除两个(或三个)阻抗变换网络(每个针对元件5的每个电极)的情况。阻抗变换网络可以向下或向上变换阻抗。这种阻抗可以包括一个或多个电阻、一个或多个电容、和/或者一个或多个电感。接线形成阻抗变换网络的一部分的事实例如意味着该接线具有预定形状、和/或长度、和/或位置、和/或位置、和/或结构、和/或成分等等。
对于输出匹配网络电路必须被集成在还包含有源晶体管(例如LDMOST晶体管)的硅片上的高功率、移动电话基站放大器来说,本发明尤其有用。因此,针对基站功率放大器的所有未来集成项目和某一类低成本(塑料)封装概念,其中由于裸片粘合工艺的技术限制,只有单片可以被安装在封装中,对于以上情况,本发明是有用的。
对基站的要求通常比对手持设备的要求高(较高击穿要求(30V),较大的带宽等等)。
对于低功率应用,也可以使用本发明,但是由于在这些应用中功率水平较低,因此阻抗较高,所以针对这些应用的输出匹配网络可以不需要inshin(内部并联电感)导线。
应该注意的是,上面提到的实施例只是描述而不是限制本发明,以及在不脱离所附权利要求范围的情况下,所属领域的技术人员能够设计很多可替换实施例。在权利要求中,括号之间的任何参考标记都不应该被理解为对权利要求的限制。动词“包括”的使用和它的变形不排除在权利要求中所列的元件和步骤之外的其它元件和步骤的存在。元件前面的冠词“一个”不排除多个这种元件的存在。可以通过包括多个截然不同元件的硬件的方式来实现本发明。在装置权利要求中枚举了几种装置,这些装置中的几个可以被硬件的同一个部件实施。在不同的从属权利要求中详述了某些措施,但是仅仅这个事实并不表示不能结合使用这些措施以使本发明更有利。
Claims (10)
1.一种器件(1),其包括一种元件(5),该元件具有与第一接线(11)耦接的第一电极和与第二接线(12)耦接的第二电极,第一接线(11)和第二接线(12)的至少一个形成阻抗变换网络的一部分,第一接线(11)的绝大部分形成第一平面的一部分以及第二接线(12)的绝大部分形成第二平面的一部分,第一平面和第二平面是用于减小第一接线(11)和第二接线(12)之间的电磁耦合的非平行平面,其中第一接线(11)和第二接线(12)的至少一个的形状是环的一部分,用于进一步减小第一接线(11)和第二接线(12)之间的电磁耦合的形状,其中第二接线(12)是通过裸片或基片集成的导体。
2.根据权利要求1所述的器件(1),第一接线(11)的绝大部分不形成第二平面的一部分,以及第二接线(12)的绝大部分不形成第平面的一部分。
3.根据权利要求1所述的器件(1),其中,第一接线(11)的绝大部分和第二接线(12)的绝大部分不形成同一个平面的一部分。
4.根据权利要求1所述的器件(1),其中,第一平面和第二平面形成一个介于45度和135度之间的夹角。
5.根据权利要求1所述的器件(1),其中,形成阻抗变换网络一部分的第一接线(11)和第二接线(12)的至少一个包括电感,在与第一接线和第二接线(11,12)的所述至少一个接线耦合的电极处,元件(5)包括元件内部电容,所述阻抗变换网络对所述电极处的元件内部阻抗进行变换。
6.根据权利要求1所述的器件(1),其中,第一接线和第二接线的至少一个进一步与元件外部电容(13,14)耦接。
7.根据权利要求1所述的器件(1),所述元件(5)是射频放大器,所述第一电极是输入端以及所述第二电极是输出端。
8.根据权利要求1所述的器件(1),其中,所述元件(5)是晶体管(10),所述第一电极是控制电极以及所述第二电极是主电极。
9.一种元件(5),该元件具有与第一接线(11)耦接的第一电极和与第二接线(12)耦接的第二电极,第一接线(11)和第二接线(12)的至少一个形成阻抗变换网络的一部分,第一接线(11)的绝大部分形成第一平面的一部分以及第二接线(12)的绝大部分形成第二平面的一部分,第一平面和第二平面是用于减小第一接线(11)和第二接线(12)之间的电磁耦合的非平行平面,其中第一接线(11)和第二接线(12)的至少一个的形状是环的一部分,用于进一步减小第一接线(11)和第二接线(12)之间的电磁耦合的形状,其中第二接线(12)是通过裸片或基片集成的导体。
10.一种减小电磁耦合的方法,所述方法包括:
第一步骤,将元件(5)通过第一电极与第一接线(11)耦接,
第二步骤,将所述元件(5)通过第二电极与第二接线(12)耦接,第一接线(11)和第二接线(12)的至少一个形成阻抗变换网络的一部分,
所述方法还包括:
第三步骤,将第一接线(11)的绝大部分设置于第一平面,和
第四步骤,将第二接线(12)的绝大部分设置于第二平面,所述第一平面和第二平面是用于减小第一接线(1)和第二接线(12)之间的电磁耦合的非平行平面,其中第一接线(11)和第二接线(12)的至少一个的形状是环的一部分,用于进一步减小第一接线(11)和第二接线(12)之间的电磁耦合的形状,其中第二接线(12)是通过裸片或基片集成的导体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP05109748.3 | 2005-10-19 | ||
EP05109748 | 2005-10-19 | ||
PCT/IB2006/053719 WO2007046031A2 (en) | 2005-10-19 | 2006-10-10 | Device comprising an element with electrodes coupled to connections |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101292349A CN101292349A (zh) | 2008-10-22 |
CN101292349B true CN101292349B (zh) | 2011-09-28 |
Family
ID=37891734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006800384912A Active CN101292349B (zh) | 2005-10-19 | 2006-10-10 | 包括具有与接线耦接的电极的元件的器件 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7952448B2 (zh) |
EP (1) | EP1941546A2 (zh) |
JP (1) | JP4990903B2 (zh) |
CN (1) | CN101292349B (zh) |
WO (1) | WO2007046031A2 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5242939B2 (ja) * | 2007-04-19 | 2013-07-24 | スタンレー電気株式会社 | 光デバイス |
EP2388815A1 (en) * | 2010-05-10 | 2011-11-23 | Nxp B.V. | A transistor package |
TWI503905B (zh) * | 2013-05-09 | 2015-10-11 | 矽品精密工業股份有限公司 | 打線結構 |
JP6569417B2 (ja) * | 2015-09-16 | 2019-09-04 | 三菱電機株式会社 | 増幅器 |
NL2017349B1 (en) * | 2016-08-23 | 2018-03-06 | Ampleon Netherlands Bv | Packaged RF power amplifier having a high power density |
NL2020069B1 (en) * | 2017-12-12 | 2019-06-21 | Ampleon Netherlands Bv | Packaged RF power amplifier |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5635751A (en) * | 1991-09-05 | 1997-06-03 | Mitsubishi Denki Kabushiki Kaisha | High frequency transistor with reduced parasitic inductance |
EP0971411A2 (en) * | 1998-07-06 | 2000-01-12 | Hitachi, Ltd. | Semiconductor device |
US6365918B1 (en) * | 1998-10-13 | 2002-04-02 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and device for interconnected radio frequency power SiC field effect transistors |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5315156A (en) * | 1992-11-30 | 1994-05-24 | Sgs-Thomson Microelectronics, Inc. | Transistor device layout |
JP2795251B2 (ja) * | 1996-02-21 | 1998-09-10 | 日本電気株式会社 | 半導体装置 |
JPH10289921A (ja) * | 1997-04-14 | 1998-10-27 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP3946874B2 (ja) * | 1998-07-06 | 2007-07-18 | 株式会社ルネサステクノロジ | 半導体装置 |
JP3180774B2 (ja) * | 1998-08-31 | 2001-06-25 | 日本電気株式会社 | 高周波増幅装置 |
JP2001308265A (ja) * | 2000-04-21 | 2001-11-02 | Toyota Industries Corp | 半導体装置 |
AU2003201121A1 (en) * | 2002-01-24 | 2003-09-02 | Koninklijke Philips Electronics N.V. | Rf amplifier |
AU2002368201A1 (en) * | 2002-09-10 | 2004-04-30 | Semiconductor Components Industries L.L.C. | Semiconductor device with wire bond inductor and method |
JP2005051062A (ja) * | 2003-07-29 | 2005-02-24 | Sumitomo Electric Ind Ltd | 半導体装置 |
-
2006
- 2006-10-10 CN CN2006800384912A patent/CN101292349B/zh active Active
- 2006-10-10 EP EP06809559A patent/EP1941546A2/en not_active Withdrawn
- 2006-10-10 JP JP2008536168A patent/JP4990903B2/ja not_active Expired - Fee Related
- 2006-10-10 WO PCT/IB2006/053719 patent/WO2007046031A2/en active Application Filing
- 2006-10-10 US US12/090,696 patent/US7952448B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5635751A (en) * | 1991-09-05 | 1997-06-03 | Mitsubishi Denki Kabushiki Kaisha | High frequency transistor with reduced parasitic inductance |
EP0971411A2 (en) * | 1998-07-06 | 2000-01-12 | Hitachi, Ltd. | Semiconductor device |
US6365918B1 (en) * | 1998-10-13 | 2002-04-02 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and device for interconnected radio frequency power SiC field effect transistors |
Also Published As
Publication number | Publication date |
---|---|
US20080278241A1 (en) | 2008-11-13 |
WO2007046031A2 (en) | 2007-04-26 |
JP2009512384A (ja) | 2009-03-19 |
WO2007046031A3 (en) | 2007-10-18 |
EP1941546A2 (en) | 2008-07-09 |
CN101292349A (zh) | 2008-10-22 |
JP4990903B2 (ja) | 2012-08-01 |
US7952448B2 (en) | 2011-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101292349B (zh) | 包括具有与接线耦接的电极的元件的器件 | |
JP5239309B2 (ja) | 半導体装置 | |
KR100613933B1 (ko) | 이중대역 이동전화기를 위한 2개의 전력증폭기를 갖는 증폭기 모듈 | |
TW202205806A (zh) | 前端系統及相關裝置、積體電路、模組及方法 | |
US20080013635A1 (en) | Transformer coils for providing voltage isolation | |
CN102623863B (zh) | 传输线、阻抗变换器、集成电路安装装置和通信装置模块 | |
CN105281689A (zh) | 包括异质结双极晶体管(hbt)及互补金属氧化物半导体(cmos)装置的混合功率放大器 | |
WO2005122423A2 (en) | Spread spectrum isolator | |
CN107644852B (zh) | 用于rf功率放大器封装件的集成无源器件 | |
CN103367268A (zh) | 基于pcb的射频功率封装窗口框架 | |
CN108233881A (zh) | 紧凑型f类芯片和接线匹配拓扑结构 | |
CN1551350A (zh) | 半导体器件 | |
EP3340462B1 (en) | Multi baseband termination components for rf power amplifier with enhanced video bandwidth | |
US9270233B2 (en) | Amplifier circuits | |
US9041465B2 (en) | Amplifier circuits | |
CN209627331U (zh) | 半导体装置 | |
CN110034736A (zh) | 封装式射频功率放大器 | |
CN105006469A (zh) | Rf功率晶体管 | |
US10784822B2 (en) | High power radio frequency amplifiers and methods of manufacture thereof | |
KR20240040755A (ko) | 입력-출력 격리를 갖는 패키징된 트랜지스터 디바이스들 및 입력-출력 격리를 갖는 패키징된 트랜지스터 디바이스들을 형성하는 방법들 | |
US20230050988A1 (en) | Radio frequency amplifier | |
CN102349233B (zh) | 包括补偿元件的放大器部件 | |
JP6164722B2 (ja) | 半導体装置 | |
US11984413B2 (en) | High-frequency power transistor and high-frequency power amplifier | |
US9257946B2 (en) | Amplifier circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |