KR102375544B1 - 플립칩 접합 구조 및 그 회로 기판 - Google Patents

플립칩 접합 구조 및 그 회로 기판 Download PDF

Info

Publication number
KR102375544B1
KR102375544B1 KR1020200130021A KR20200130021A KR102375544B1 KR 102375544 B1 KR102375544 B1 KR 102375544B1 KR 1020200130021 A KR1020200130021 A KR 1020200130021A KR 20200130021 A KR20200130021 A KR 20200130021A KR 102375544 B1 KR102375544 B1 KR 102375544B1
Authority
KR
South Korea
Prior art keywords
width
circuit board
axis direction
region
along
Prior art date
Application number
KR1020200130021A
Other languages
English (en)
Other versions
KR20210109427A (ko
Inventor
위-전 마
신-하오 황
원-푸 저우
궈-시엔 쉬
Original Assignee
칩본드 테크놀러지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칩본드 테크놀러지 코포레이션 filed Critical 칩본드 테크놀러지 코포레이션
Publication of KR20210109427A publication Critical patent/KR20210109427A/ko
Application granted granted Critical
Publication of KR102375544B1 publication Critical patent/KR102375544B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1715—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/17153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H05K2003/4007—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09772—Conductors directly under a component but not electrically connected to the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 기판, 복수의 이너 리드, T형 회로 및 더미 금속 패턴을 구비하는 회로 기판을 구비하고, 복수의 상기 이너 리드, 상기 T형 회로 및 상기 더미 금속 패턴은 상기 기판의 내부 접합 영역에 위치하고, 상기 T형 회로는 메인 부분, 연결 부분 및 분기 부분을 구비하며, 상기 연결 부분은 상기 메인 부분 및 상기 분기 부분과 연결되고, 상기 메인 부분은 가로 축 방향을 따라 연신되고, 상기 분기 부분은 세로 축 방향을 따라 연신되고, 상기 더미 금속 패턴은 상기 연결 부분 및 복수의 상기 이너 리드 사이에 위치하는, 플립칩 접합 구조를 공개한다.

Description

플립칩 접합 구조 및 그 회로 기판{Flip chip interconnection and circuit board thereof}
본 발명은 T형 회로 및 더미 금속 패턴을 구비한 회로 기판에 칩이 접합되는 플립칩 접합 구조에 관한 것이다.
회로 식각 공정은 패터닝된 포토 레지스트가 노출시킨 금속층을 식각액으로 식각하여 미세한 회로 패턴이 형성되도록 패턴을 금속층에 전사하는 것으로, 식각액은 패터닝된 포토 레지스트 사이에서 흐르면서 노출된 금속층이 균일하게 식각되도록 한다. 그러나 3면이 포토 레지스트로 둘러싸인 공간으로 식각액이 흐르면, 식각액은 유동성이 감소되면서 포토 레지스트에 의해 3면으로 둘러싸인 공간에 축적되고, 식각액이 너무 오래 머무르면, 과도한 에칭이 발생하여 정밀한 회로가 단선되면서 고장이 발생할 수 있다.
본 발명의 목적은 T형 회로 주변에 더미 금속 패턴을 설치하여, 식각액에 의한 과도한 식각으로 인해 T형 회로가 단선되는 것을 방지하는, 플립칩 접합 구조 및 그 회로 기판을 제공하는 것이다.
본 발명은 기판, 복수의 이너 리드, 적어도 하나의 T형 회로 및 적어도 하나의 더미 금속 패턴을 포함하는 회로 기판을 제공한다. 상기 기판은 내부 접합 영역이 정의되어 있는 표면을 구비하고, 상기 내부 접합 영역은 제1 영역 및 제2 영역을 구비하고, 상기 제1 영역은 상기 제2 영역 외부에 위치하고, 복수의 상기 이너 리드는 상기 제1 영역에 위치하고, 상기 T형 회로는 상기 제2 영역에 위치하고 메인 부분, 연결 부분 및 분기 부분을 구비하며, 상기 메인 부분은 상기 연결 부분과 연결되고, 가로 축 방향을 따라 연신되며, 상기 분기 부분은 상기 연결 부분과 연결되어 세로 축 방향을 따라 상기 제1 영역을 향해 연신되며, 상기 분기 부분은 범프를 접합하는데 사용되고, 상기 연결 부분과 복수의 상기 이너 리드 사이에 상기 더미 금속 패턴이 위치하고, 상기 더미 금속 패턴은 복수의 상기 이너 리드 및 상기 T형 회로에 전기적으로 연결되지 않는다.
본 발명은 또한 상기 회로 기판, 칩 및 솔더층을 포함하는 플립칩 접합 구조를 더 공개한다. 상기 칩은 상기 내부 접합 영역에 설치되고, 복수의 제1 범프 및 적어도 하나의 제2 범프를 구비하고, 상기 솔더층은 상기 회로 기판과 상기 칩 사이에 위치하고, 복수의 상기 제1 범프 및 복수의 상기 이너 리드를 접합하는데 사용되고, 또한 상기 제2 범프 및 상기 분기 부분을 접합하는데 사용된다.
본 발명은, 상기 연결 부분과 복수의 상기 이너 리드 사이에 더미 금속 패턴이 설치되고, 상기 더미 금속 패턴이 상기 연결 부분, 상기 분기 부분 및 복수의 상기 이너 리드에 의해 둘러싸인 공간에 위치하도록 하므로, 식각액이 상기 연결 부분 및 상기 분기 부분 주변에 축적되지 않아, 식각액이 상기 T형 회로를 과도하게 식각하여 상기 연결 부분 및/또는 상기 분기 부분이 단선되는 것을 방지할 수 있다.
도 1은 본 발명의 실시예에 따른, 기판의 평면도이다.
도 2는 본 발명의 실시예에 따른, 플립칩 접합 구조의 평면도이다.
도 3은 본 발명의 실시예에 따른, 회로 기판의 내부 접합 영역의 부분 평면도이다.
도 4는 도 3의 부분 확대도이다.
도 5는 도 3의 부분 확대도이다.
도 6은 도 3의 부분 확대도이다.
도 7은 본 발명의 실시예에 따른, 회로 기판의 내부 접합 영역의 부분 평면도이다.
도8은 본 발명의 실시예에 따른, 회로 기판의 내부 접합 영역의 부분 평면도이다.
도 9는 본 발명의 실시예에 따른, 플립칩 접합 구조의 단면도이다.
도 1 내지 3을 참조하면, 본 발명은 회로 기판(100)을 공개하였고, 상기 회로 기판(100)은 기판(110) 및 회로층(120)을 구비하고, 상기 회로층(120)은 상기 기판(110)의 표면(111)에 위치하고, 상기 표면(111)에 외부 접합 영역(112) 및 내부 접합 영역(113)이 정의되어 있고, 상기 회로층(120)은 복수의 아웃터 리드(121) 및 복수의 이너 리드(122)를 구비하고, 상기 복수의 아웃터 리드(121)는 상기 외부 접합 영역(112)에 위치하고, 복수의 상기 이너 리드(122)는 상기 내부 접합 영역(113)에 위치하고, 본 실시예에서, 복수의 상기 아웃터 리드(121) 및 복수의 상기 이너 리드(122)는 가로 축 방향(X)을 따라 상기 외부 접합 영역(112) 및 상기 내부 접합 영역(113)에 각각 배열되고, 상기 내부 접합 영역(113)은 제1 영역(113a) 및 제2 영역(113b)을 구비하고, 상기 제1 영역(113a)은 상기 제2 영역(113b)의 외부에 위치하고, 바람직하게는, 상기 내부 접합 영역(113)은 2개의 제1 영역(113a)을 구비하고, 상기 제2 영역(113b)은 복수의 상기 제1 영역(113a)사이에 위치하고, 복수의 상기 이너 리드(122)는 복수의 상기 제1 영역(113a)에 위치한다.
바람직하게는, 상기 기판(110)은 폴리이미드(polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 유리, 세라믹, 금속 또는 기타 재료로 제조될 수 있으며, 상기 회로층(120)의 재질은 구리, 니켈 또는 기타 금속 또는 합금일 수 있다.
도 2를 참조하면, 바람직하게는, 상기 회로 기판(100)에 솔더층(130)이 더 구비되고, 상기 솔더층(130)은 상기 회로층(120)을 커버하나, 복수의 상기 아웃터 리드(121) 및 복수의 상기 이너 리드(122)를 커버하지 않고, 상기 솔더층(130)은 상기 회로층(120)을 보호하는데 사용되고, 노출된 복수의 상기 아웃터 리드(121) 및 복수의 상기 이너 리드(122)는 각각 전자 장치 및 칩(미도시)을 접합하는데 사용된다.
도 3 및 도 4를 참조하면, 상기 회로 기판(100)은 상기 내부 접합 영역(113)의 상기 제2 영역(113b)에 위치하는 적어도 하나의 T형 회로(140)를 더 포함하고, 상기 T형 회로(140)는 접지 또는 전원에 연결하는데 사용되고, 복수의 상기 이너 리드(122)와 전기적으로 연결되지 않고, 상기 T형 회로(140)는 메인 부분(141), 연결 부분(142) 및 분기 부분(143)을 구비하고, 상기 메인 부분(141)은 상기 연결 부분(142)과 연결되고 상기 가로 축 방향(X)을 따라 연신되고, 상기 분기 부분(143)은 상기 연결 부분(142)과 연결되고 세로 축 방향(Y)을 따라 상기 제1 영역(113a)을 향해 연신되고, 상기 분기 부분(143)은 범프가 접합하는데 사용되고, 본 실시예에서, 서로 연결된 상기 메인 부분(141) 및 상기 연결 부분(142)은 직선형이고, 서로 연결된 상기 연결 부분(142)과 상기 분기 부분(143)은 서로 수직되나, 본 발명은 이에 한정되지 않으며, 상기 메인 부분(141) 및 상기 연결 부분(142)은 비직선형일 수 있고, 상기 연결 부분(142)과 상기 분기 부분(143) 사이의 협각은 90º보다 크거나, 작거나, 실질적으로 같을 수 있다.
바람직하게는, 상기 회로 기판(100)은 복수의 T형 회로(140)를 구비하고, 복수의 상기 T형 회로(140)의 상기 메인 부분(141)은 상기 가로 축 방향(X)을 따라 연신되어 서로 연결되고, 복수의 상기 T형 회로(140)의 상기 분기 부분(143)은 범프가 각각 접합되도록 상기 세로 축 방향(Y)을 따라 상기 내부 접합 영역(113)의 상기 제1 영역(113a)을 향해 연신된다.
도 3, 도 4를 참조하면, 상기 회로 기판(100)은 적어도 하나의 더미 금속 패턴(dummy pattern)(150)을 더 구비하고, 상기 더미 금속 패턴(150)은 상기 연결 부분(142)과 복수의 상기 이너 리드(122)사이에 위치하고, 또한 상기 T형 회로(140) 및 복수의 상기 이너 리드(122)와 전기적으로 연결되지 않으며, 본 발명은 상기 더미 금속 패턴(150)의 형상에 대해 한정하지 않으며, 주변 회로 배치에 따라 조절될 수 있고, 상기 더미 금속 패턴(150)은 상기 T형 회로(140)를 보호하기 위한 것이고, 특히 상기 연결 부분(142) 및 상기 분기 부분(143)이 과도한 식각으로 인해 단선되지 않게 하기 위한 것이며, 바람직하게는, 상기 회로 기판(100)은 2개의 더미 금속 패턴(150)을 구비하고, 상기 분기 부분(143)의 양측에 각각 위치하고, 복수의 상기 더미 금속 패턴(150)은 동일한 패턴으로 상기 분기 부분(143)의 양측에 대칭되게 위치하나, 상이한 패턴으로 상기 분기 부분(143)의 양측에 대칭되지 않게 위치할 수도 있다.
본 실시예에서, 상기 회로층(120), 상기 T형 회로(140) 및 상기 더미 금속 패턴(150)은 동일한 금속 식각 공정에 의해 상기 기판(110)에 형성되고, 상기 더미 금속 패턴(150)은 상기 연결 부분(142), 상기 분기 부분(143) 및 복수의 상기 이너 리드(122)에 의해 둘러싸인 공간 내에 위치하여, 상기 연결 부분(142) 및 상기 분기 부분(143)의 주변에 식각액이 축적되는 것을 방지할 수 있으므로, 과도한 식각으로 인해 상기 연결 부분(142) 및 상기 분기 부분(143)이 단선되는 것을 방지할 수 있다.
도 4 내지 도 8은 각각 상이한 형태의 상기 T형 회로(140)이고, 도 4와 달리, 도 5에 도시된 상기 분기 부분(143)은 상기 세로 축 방향(Y)을 따라 상기 이너 리드(122) 중 하나를 향해 연신되고, 도 6에 도시된 상기 분기 부분(143)은 상기 세로 축 방향(Y)을 따라 인접한 2개의 상기 이너 리드(122) 사이로 연신되고, 바람직하게는, 상기 분기 부분(143) 및 복수의 상기 이너 리드(122)의 선 폭은 실질적으로 동일하고, 도 7에 도시된 상기 분기 부분(143)은 제1 엔드(143a) 및 제2 엔드(143b)를 구비하고, 상기 제1 엔드(143a)는 상기 연결 부분(142)에 연결되고, 상기 제2 엔드(143b)는 범프가 접합되기 위한 것이고, 상기 제1 엔드(143a)의 선폭은 상기 제2 엔드(143b)의 선 폭보다 커서, 상기 연결 부분(142) 및 상기 분기 부분(143) 사이에 균열이 발생하는 것을 방지하고, 상기 제2 엔드(143b)는 인접한 2개의 상기 이너 리드(122) 사이에 위치하고, 도 7과 달리, 도 8에 도시된 상기 분기 부분(143)은 비직선형이며, 상기 제1 엔드(143a)와 상기 제2 엔드(143b)는 서로 수직이다.
도 2, 도 9(도 9는 도 7의 단면도)를 참조하면, 본 발명은, 상술한 상기 회로 기판(100), 칩(200) 및 솔더층(300)을 포함하고, 상기 칩(200)은 상기 기판(110)의 상기 내부 접합 영역(113)에 설치되고, 복수의 제1 범프(210) 및 적어도 하나의 제2 범프(220)를 구비하고, 상기 솔더층(300)은 상기 회로 기판(100)과 상기 칩(200) 사이에 위치하여 복수의 상기 제1 범프(210) 및 복수의 상기 이너 리드(122)를 접합하는데 사용하고, 또한 상기 제2 범프(220) 및 상기 분기 부분(143)을 접합하는데 사용하는, 플립칩 접합 구조(I)를 더 공개한다. 바람직하게는, 상기 솔더층(300)의 두께는 0.30㎛이하이며, 더 바람직하게는, 상기 솔더층(300)의 두께는 0.20㎛이하이며, 본 실시예에서, 상기 솔더층(300)은 복수의 상기 이너 리드(122) 및 상기 T형 회로(140) 상에 형성되고, 두께는 0.16±0.4㎛이고, 상기 칩(200)을 상기 내부 접합 영역(113)에 설치한 후 열 압착 공정을 진행하면, 상기 솔더층(300)은 열을 받아 연화되어 상기 칩(200)과 상기 회로 기판(100)을 접합한다.
상기 솔더층(300)은 열을 받아 연화된 후 유동성을 가지게 되어, 상기 제2 범프(220)를 상기 분기 부분(143)에 접합할 경우, 상기 T형 회로(140) 상에 위치하는 상기 솔더층(300)은 서로 다른 방향으로부터 상기 분기 부분(143)으로 흘러서, 상기 솔더층(300)의 오버플로우 발생율을 높일 수 있으므로, 상기 T형 회로(140)의 설계를 선택적으로 변경하는 것으로 솔더의 오버플로우로 인한 단락을 방지할 수 있다.
도 4를 참조하면, 상기 메인 부분(141)은 상기 세로 축 방향(Y)을 따라 제1 폭(W1)을 구비하고, 상기 연결 부분(142)은 상기 세로 축 방향(Y)을 따라 제2 폭(W2)을 구비하며, 바람직하게는, 상기 제2 폭(W2)은 상기 제1 폭(W1)보다 작으며, 상기 연결 부분(142)의 폭을 축소함으로써 상기 연결 부분(142)으로부터 상기 분기 부분(143)으로 흐르는 솔더량을 효과적으로 감소시켜, 과다한 솔더가 상기 제2 범프(220)로 흘러 오버플로우가 발생하는 것을 방지할 수 있으며, 또한, 상기 분기 부분(143)은 상기 가로 축 방향(X)을 따라 제3 폭(W3)을 구비하며, 상기 제2 폭(W2)과 상기 제3 폭(W3)의 비는 0.5이상 이고(
Figure 112020106476976-pat00001
), 상기 제2 폭(W2)과 상기 제3 폭(W3)의 비가 0.5와 1 사이일 경우(
Figure 112020106476976-pat00002
), 상기 제2 폭(W2)은 상기 제3 폭(W3)보다 작음을 의미하며, 상기 제2 폭(W2)과 상기 제3 폭(W3)의 비가 1일 경우(
Figure 112020106476976-pat00003
), 상기 제2 폭(W2)은 상기 제3 폭(W3)과 같음을 의미하며, 상기 제2 폭(W2)과 상기 제3 폭(W3)의 비가 1보다 클 경우(
Figure 112020106476976-pat00004
), 상기 제2 폭(W2)은 상기 제3 폭(W3)보다 크다는 것을 의미한다.
상기 메인 부분(141), 상기 연결 부분(142) 및 상기 분기 부분(143) 사이의 선 폭 비율을 제한하는 것 외, 상기 제2 범프(220)의 크기에 따라 상기 연결 부분(142)의 선 폭을 조절할 수 있고, 도 5를 참조하면, 바람직하게는, 상기 제2 범프(220)는 상기 가로 축 방향(X)을 따라 제4 폭(W4)을 구비하며, 상기 제2 폭(W2)과 상기 제4 폭(W4)의 비는 2미만이며(
Figure 112020106476976-pat00005
), 상기 제2 폭(W2)과 상기 제4 폭(W4)의 비가 1과 2사이일 경우(
Figure 112020106476976-pat00006
), 상기 제2 폭(W2)은 상기 제4 폭(W4)보다 크나, 상기 제4 폭(W4)의 2배보다 작음을 의미하고, 상기 제2 폭(W2)과 상기 제4 폭(W4)의 비가 1과 같을 경우(
Figure 112020106476976-pat00007
), 상기 제2 폭(W2)과 상기 제4 폭(W4)은 같음을 의미하고, 상기 제2 폭(W2)과 상기 제4 폭(W4)의 비가 1보다 작을 경우(
Figure 112020106476976-pat00008
), 상기 제2 폭(W2)은 상기 제4 폭(W4)보다 작음을 의미한다.
도 6을 참조하면, 상기 연결 부분(142)은 상기 가로 축 방향(X)을 따라 제1 길이(L1)를 구비하고, 상기 제2 범프(220)는 상기 세로 축 방향(Y)을 따라 제2 길이(L2)를 구비하고, 바람직하게는, 상기 연결 부분(142)의 길이는 상기 제2 범프(220) 길이의 4배 이상이므로, 상기 제1 길이(L1)와 상기 제2 길이(L2)의 비는 4이상이고(
Figure 112020106476976-pat00009
), 상기 제2 범프(220)의 길이에 따라 폭을 축소해야 할 상기 연결 부분(142)의 길이를 결정할 수 있고, 본 실시예에서, 상기 분기 부분(143)은 상기 연결 부분(142)의 중앙에 위치하고, 상기 분기 부분(143)에서 상기 연결 부분(142) 양단까지의 최단 거리가 실질적으로 동일하나, 본 발명은 이에 한정되지 않으며, 상기 분기 부분(143)은 상이한 레이아웃 설계 요구에 따라 선택적으로 상기 연결 부분(142)의 일측을 향해 편향된다.
도 6을 참조하면, 상기 연결 부분(142)에서 상기 제2 범프(220)까지 사이에 직선 거리(LD)가 있으며, 상기 직선 거리(LD)는 상기 연결 부분(142)과 상기 제2 범프(220) 사이의 최단 거리이며, 상기 직선 거리(LD)와 상기 제2 폭(W2)의 비(
Figure 112020106476976-pat00010
)는 상기 솔더층(300)의 두께와 정비례되고, 제2 폭(W2)은 고정되어 있으나, 상기 솔더층(300)의 두께가 증가하는 경우, 상기 직선 거리(LD)를 늘려서 과다한 솔더가 상기 분기 부분(143)으로 흘러서 솔더 단락이 발생하는 것을 방지하도록 해야 하고, 바람직하게는, 상기 솔더층(300)의 두께가 실질적으로 0.16㎛과 같을 경우, 상기 직선 거리(LD)는 상기 제2 폭(W2)의 3배 이상이어야 하므로, 상기 직선 거리(LD)와 상기 제2 폭(W2)의 비는 3이상(
Figure 112020106476976-pat00011
)이어야 하고, 상기 솔더층(300)의 두께가 실질적으로 0.18㎛와 같을 경우, 상기 직선 거리(LD)는 상기 제2 폭(W2)의 4배 이상이어야 하므로, 상기 직선 거리(LD)와 상기 제2 폭(W2)의 비는 4이상(
Figure 112020106476976-pat00012
)이어야 한다.
도 4 내지 도 7에 도시된 실시예에서, 상기 제2 범프(220)는 상기 가로 축 방향(X)을 따라 상기 제4 폭(W4)을 구비하고, 상기 세로 축 방향(Y)을 따라 상기 제2 길이(L2)를 구비하고, 또한 상기 분기 부분(143)의 양측에 위치한 복수의 상기 더미 금속 패턴(150)은 동일한 패턴이고, 서로 거울 대칭이며, 도 4 내지 도 7과 달리, 도 8에 도시된 실시예에서, 상기 제2 범프(220)는 상기 세로 축 방향(Y)을 따라 상기 제4 폭(W4)을 구비하며, 상기 가로 축 방향(X)을 따라 상기 제2 길이(L2)를 구비하며, 또한 상기 분기 부분(143)의 양측에 위치한 복수의 상기 더미 금속 패턴(150)은 상이한 패턴이고, 서로 비대칭이다.
본 발명의 보호 범위는 특허청구범위를 기준으로 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 취지와 범위를 벗어나지 않으면서 행한 모든 변경 또는 수정은 모두 본 발명의 보호 범위에 속한다.

Claims (12)

  1. 회로 기판에 있어서,
    표면이 구비되고, 상기 표면에 내부 접합 영역이 정의되어 있고, 상기 내부 접합 영역에 제1 영역 및 제2 영역이 구비되며, 상기 제1 영역은 상기 제2 영역의 외부에 위치하는, 기판;
    상기 제1 영역에 위치한 복수의 이너 리드;
    상기 제2 영역에 위치하고, 메인 부분, 연결 부분 및 분기 부분을 구비하며, 상기 메인 부분은 상기 연결 부분과 연결되며 가로 축 방향을 따라 연신되고, 상기 분기 부분은 상기 연결 부분과 연결되며 세로 축 방향을 따라 상기 제1 영역을 향해 연신되고, 상기 분기 부분은 범프를 접합하도록 사용되는, 적어도 하나의 T형 회로; 및
    상기 연결 부분과 복수의 상기 이너 리드 사이에 위치하고, 복수의 상기 이너 리드 및 상기 T형 회로에 전기적으로 연결되지 않는, 적어도 하나의 더미 금속 패턴
    을 포함하는, 회로 기판.
  2. 제1항에 있어서,
    상기 메인 부분은 상기 세로 축 방향을 따라 제1 폭을 구비하며, 상기 연결 부분은 상기 세로 축 방향을 따라 제2 폭을 구비하며, 상기 제2 폭은 상기 제1 폭보다 작은,
    회로 기판.
  3. 제2항에 있어서,
    상기 분기 부분은 상기 가로 축 방향을 따라 제3 폭을 구비하며, 상기 제2 폭과 상기 제3 폭의 비는 0.5 이상인,
    회로 기판.
  4. 제1항에 있어서,
    상기 분기 부분은 상기 세로 축 방향을 따라 상기 이너 리드 중 하나를 향해 연신되는, 회로 기판.
  5. 제1항에 있어서,
    상기 분기 부분은 상기 세로 축 방향을 따라 인접한 2개의 상기 이너 리드 사이로 연신되는, 회로 기판.
  6. 제1항에 있어서,
    상기 분기 부분은 제1 엔드 및 제2 엔드를 구비하고, 상기 제1 엔드는 상기 연결 부분에 연결되며, 상기 제2 엔드는 상기 범프를 접합하는데 사용되며, 상기 제1 엔드의 선폭은 상기 제2 엔드의 선폭보다 큰,
    회로 기판.
  7. 제1항에 있어서,
    상기 분기 부분은 제1 엔드 및 제2 엔드를 구비하며, 상기 제1 엔드는 상기 연결 부분에 연결되며, 상기 제2 엔드는 상기 범프를 접합하는데 사용되며, 상기 제1 엔드와 상기 제2 엔드는 서로 수직인,
    회로 기판.
  8. 제1항에 있어서,
    2개의 더미 금속 패턴이 구비되고, 상기 더미 금속 패턴은 상기 분기 부분의 양측에 각각 위치하는, 회로 기판.
  9. 플립칩 접합 구조에 있어서,
    제1항 내지 제8항 중 어느 한 항에 따른 회로 기판;
    상기 내부 접합 영역에 설치되고, 복수의 제1 범프 및 적어도 하나의 제2 범프를 구비하는 칩; 및
    상기 회로 기판과 상기 칩 사이에 위치하며, 복수의 상기 제1 범프 및 복수의 상기 이너 리드를 접합하는데 사용되고, 상기 제2 범프 및 상기 분기 부분을 접합하는, 솔더층
    을 포함하는, 플립칩 접합 구조.
  10. 제9항에 있어서,
    상기 제2 범프는 제4 폭을 구비하고, 상기 제2 폭과 상기 제4 폭의 비는 2 미만인,
    플립칩 접합 구조.
  11. 제9항에 있어서,
    상기 연결 부분은 상기 가로 축 방향을 따라 제1 길이를 구비하고, 상기 제2 범프는 제2 길이를 구비하고, 상기 제1 길이와 상기 제2 길이의 비는 4 이상인,
    플립칩 접합 구조.
  12. 제9항에 있어서,
    상기 연결 부분에서 상기 제2 범프까지 사이에 직선 거리가 있으며, 상기 직선 거리와 상기 제2 폭의 비는 3 이상인,
    플립칩 접합 구조.
KR1020200130021A 2020-02-26 2020-10-08 플립칩 접합 구조 및 그 회로 기판 KR102375544B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109106351A TWI712136B (zh) 2020-02-26 2020-02-26 覆晶接合結構及其線路基板
TW109106351 2020-02-26

Publications (2)

Publication Number Publication Date
KR20210109427A KR20210109427A (ko) 2021-09-06
KR102375544B1 true KR102375544B1 (ko) 2022-03-16

Family

ID=74669842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200130021A KR102375544B1 (ko) 2020-02-26 2020-10-08 플립칩 접합 구조 및 그 회로 기판

Country Status (4)

Country Link
US (1) US11322437B2 (ko)
JP (1) JP7030166B2 (ko)
KR (1) KR102375544B1 (ko)
TW (1) TWI712136B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI711347B (zh) * 2019-12-31 2020-11-21 頎邦科技股份有限公司 覆晶接合結構及其線路基板
TWI804319B (zh) * 2022-05-19 2023-06-01 頎邦科技股份有限公司 覆晶接合構造及其基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165006A (ja) 1998-11-25 2000-06-16 Olympus Optical Co Ltd プリント基板及びフレキシブルプリント基板
US20050061540A1 (en) 2003-09-24 2005-03-24 Parker Kenneth P. Printed circuit board test access point structures and method for making the same
JP2005244211A (ja) 2004-01-30 2005-09-08 Matsushita Electric Ind Co Ltd 部品内蔵モジュールおよび部品内蔵モジュールを備えた電子機器
US20060131064A1 (en) 2004-12-16 2006-06-22 Mitsui Mining & Smelting Co., Ltd. Flexible printed wiring board
US20090153791A1 (en) 2007-12-12 2009-06-18 Au Optronics Corp. Chip on film structure
US20110203840A1 (en) 2010-02-23 2011-08-25 Flextronics Ap, Llc Test point design for a high speed bus

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03244181A (ja) 1990-02-21 1991-10-30 Fujitsu Ltd プリント配線板の導体パターン形成方法
JP3613098B2 (ja) 1998-12-21 2005-01-26 セイコーエプソン株式会社 回路基板ならびにそれを用いた表示装置および電子機器
JP2000208881A (ja) 1999-01-12 2000-07-28 Nitto Denko Corp プリント配線板の導体パタ―ン形成方法およびプリント配線板
JP2002311848A (ja) 2001-04-10 2002-10-25 Seiko Epson Corp 回路基板、電気光学装置及び電子機器
JP2007048963A (ja) 2005-08-10 2007-02-22 Sharp Corp プリント配線板の製造方法、プリント配線板用フォトマスク、およびフォトマスク作成プログラム
KR100788415B1 (ko) * 2006-03-31 2007-12-24 삼성전자주식회사 이엠아이 노이즈 특성을 개선한 테이프 배선기판 및 그를이용한 테이프 패키지
JP4287882B2 (ja) 2007-01-22 2009-07-01 シャープ株式会社 フレキシブル基板及び半導体装置
JP4378387B2 (ja) * 2007-02-27 2009-12-02 Ｏｋｉセミコンダクタ株式会社 半導体パッケージ及びその製造方法
TWI358799B (en) * 2007-11-26 2012-02-21 Unimicron Technology Corp Semiconductor package substrate and method of form
JP6344919B2 (ja) * 2014-01-21 2018-06-20 キヤノン株式会社 プリント回路板及び積層型半導体装置
KR102252380B1 (ko) * 2014-04-24 2021-05-14 삼성전자주식회사 테이프 배선 기판, 반도체 패키지 및 상기 반도체 패키지를 포함한 디스플레이 장치
KR102508527B1 (ko) * 2016-07-01 2023-03-09 삼성전자주식회사 필름형 반도체 패키지
CN110169209B (zh) 2017-01-05 2022-11-29 住友电工印刷电路株式会社 柔性印刷电路板
KR20200102622A (ko) 2019-02-21 2020-09-01 삼성디스플레이 주식회사 표시 장치
KR20200130550A (ko) 2019-05-08 2020-11-19 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165006A (ja) 1998-11-25 2000-06-16 Olympus Optical Co Ltd プリント基板及びフレキシブルプリント基板
US20050061540A1 (en) 2003-09-24 2005-03-24 Parker Kenneth P. Printed circuit board test access point structures and method for making the same
JP2005244211A (ja) 2004-01-30 2005-09-08 Matsushita Electric Ind Co Ltd 部品内蔵モジュールおよび部品内蔵モジュールを備えた電子機器
US20060131064A1 (en) 2004-12-16 2006-06-22 Mitsui Mining & Smelting Co., Ltd. Flexible printed wiring board
US20090153791A1 (en) 2007-12-12 2009-06-18 Au Optronics Corp. Chip on film structure
US20110203840A1 (en) 2010-02-23 2011-08-25 Flextronics Ap, Llc Test point design for a high speed bus

Also Published As

Publication number Publication date
JP7030166B2 (ja) 2022-03-04
KR20210109427A (ko) 2021-09-06
US20210265255A1 (en) 2021-08-26
TWI712136B (zh) 2020-12-01
JP2021136432A (ja) 2021-09-13
TW202133370A (zh) 2021-09-01
US11322437B2 (en) 2022-05-03

Similar Documents

Publication Publication Date Title
KR102375544B1 (ko) 플립칩 접합 구조 및 그 회로 기판
JP4916241B2 (ja) 半導体装置及びその製造方法
US7502397B2 (en) Semiconductor laser assembly
KR101389899B1 (ko) 휨 방지를 위한 회로기판 및 그 제조 방법
TW201436138A (zh) 封裝結構及成形封裝結構之方法
US20220270962A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2008153494A (ja) フリップチップ実装用基板
US7719101B2 (en) Semiconductor device with surface-mountable external contacts and method for manufacturing the same
CN104637904A (zh) 用于增大凸块与导线距离的导线上凸块设计
CN102856262A (zh) 具有增大的电流入口面积的迹线上凸块结构
JP2007005452A (ja) 半導体装置
KR102408726B1 (ko) 플립칩 접합 구조 및 그 회로 기판
JP4287882B2 (ja) フレキシブル基板及び半導体装置
CN111403304B (zh) 形成迹线上凸块(bot)组件的方法和半导体结构
CN113133183A (zh) 覆晶接合结构及其线路基板
KR100671808B1 (ko) 반도체 장치
US9171812B1 (en) Semiconductor device having conductive pads with neck-down portions to prevent solder reflow
KR20220015913A (ko) 연성 회로 기판의 배선 구조
JP3244743U (ja) フレキシブル基板のインナーリード構造
US7687321B2 (en) Method for manufacturing semiconductor device
CN216721669U (zh) 一种印刷电路板及芯片封装结构
US10999928B1 (en) Circuit board
TWM651423U (zh) 軟性電路板之內引線結構
US9578737B2 (en) Substrate structure and package structure using the same
CN111584463A (zh) 具有立体电感的半导体结构及其制造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant