KR102408726B1 - 플립칩 접합 구조 및 그 회로 기판 - Google Patents

플립칩 접합 구조 및 그 회로 기판 Download PDF

Info

Publication number
KR102408726B1
KR102408726B1 KR1020200073577A KR20200073577A KR102408726B1 KR 102408726 B1 KR102408726 B1 KR 102408726B1 KR 1020200073577 A KR1020200073577 A KR 1020200073577A KR 20200073577 A KR20200073577 A KR 20200073577A KR 102408726 B1 KR102408726 B1 KR 102408726B1
Authority
KR
South Korea
Prior art keywords
width
junction region
along
connecting portion
solder layer
Prior art date
Application number
KR1020200073577A
Other languages
English (en)
Other versions
KR20210086935A (ko
Inventor
위-전 마
신-하오 황
원-푸 저우
궈-시엔 쉬
Original Assignee
칩본드 테크놀러지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칩본드 테크놀러지 코포레이션 filed Critical 칩본드 테크놀러지 코포레이션
Publication of KR20210086935A publication Critical patent/KR20210086935A/ko
Application granted granted Critical
Publication of KR102408726B1 publication Critical patent/KR102408726B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

플립칩 접합 구조는 회로 기판, 칩 및 솔더층을 구비하며, 상기 칩은 상기 회로 기판의 내부 접합 영역에 설치되고, 상기 솔더층은 상기 회로 기판과 상기 칩 사이에 위치하여, 범프를 상기 내부 접합 영역 내의 복수의 이너 리드 및 T형 회로에 접합하며, 상기 T형 회로는 메인 부분, 연결 부분 및 분기 부분을 구비하며, 상기 연결 부분은 상기 메인 부분 및 상기 분기 부분을 연결하고, 상기 메인 부분은 가로 방향으로 연신되며, 상기 분기 부분은 세로 방향을 따라 상기 내부 접합 영역을 향해 연신되며, 상기 연결 부분의 폭은 상기 메인 부분의 폭보다 작아, 상기 솔더층이 상기 분기 부분으로부터 오버플로우되어 솔더 단락이 발생하는 것을 방지한다.

Description

플립칩 접합 구조 및 그 회로 기판{Flip chip interconnection and circuit board thereof}
본 발명은 플립칩 접합 구조에 관한 것으로, 특히 T형 회로를 구비한 플립칩 접합 구조에 관한 것이다.
플립칩 패키징 기술은 대부분 열 압착 방식을 이용하여, 솔더가 열을 받아 연화되면서 칩 및 기판을 접합하도록 하며, 열 압착 공정에서, 연화된 솔더는 회로를 따라 범프를 향해 흘러가나, 범프가 선 폭이 넓은 회로에 인접하면, 회로 상의 솔더가 빠른 속도로 열을 받아 연화되어 범프로 흘러가므로 인해, 범프 주변에 솔더 오버 플로우가 발생하고, 심지어 솔더 단락이 발생하여 수율이 감소된다.
본 발명의 주요 목적은 T형 회로의 연결 부분의 폭을 축소시켜, 솔더 오버 플로우로 인해 솔더 단락이 발생하는 것을 효과적으로 방지하는 T형 회로를 구비한 플립칩 접합 구조를 제공하는 것이다.
본 발명은 회로 기판, 칩 및 솔더층을 포함하고, 상기 회로 기판은 기판, 복수의 이너 리드 및 적어도 하나의 T형 회로를 구비하고, 상기 기판의 표면은 내부 접합 영역이 정의되어 있고, 상기 내부 접합 영역은 제1 내부 접합 영역 및 제2 내부 접합 영역을 포함하며, 상기 복수의 이너 리드는 상기 제1 내부 접합 영역에 위치하고, 상기 T형 회로는 상기 제2 내부 접합 영역에 위치하고, 상기 T형 회로는 메인 부분, 연결 부분 및 분기 부분을 구비하고, 상기 메인 부분은 상기 연결 부분에 연결되어 가로 방향을 따라 연신되고, 상기 분기 부분은 상기 연결 부분에 연결되어 세로 방향을 따라 상기 제1 내부 접합 영역을 향해 연신되고, 상기 메인 부분은 상기 세로 방향을 따라 제1 폭을 구비하며, 상기 연결 부분은 상기 세로 방향을 따라 제2 폭을 구비하며, 상기 제2 폭은 상기 제1 폭보다 작고, 상기 칩은 상기 내부 접합 영역에 설치되며 복수의 제1 범프 및 적어도 하나의 제2 범프를 구비하며, 상기 솔더층은 상기 회로 기판과 상기 칩 사이에 위치하고, 상기 복수의 제1 범프는 상기 솔더층에 의해 상기 복수의 이너 리드에 접합되고, 상기 제2 범프는 상기 솔더층에 의해 상기 분기 부분에 접합되는 플립칩 접합 구조를 공개하였다.
본 발명은 기판, 복수의 이너 리드 및 적어도 하나의 T형 회로를 포함하고, 상기 기판은 표면을 구비하며, 상기 표면은 내부 접합 영역이 정의되어 있고, 상기 내부 접합 영역은 제1 내부 접합 영역 및 제2 내부 접합 영역을 포함하며, 상기 복수의 이너 리드는 상기 제1 내부 접합 영역에 위치하고, 상기 T형 회로는 상기 제2 내부 접합 영역에 위치하고, 상기 T형 회로는 메인 부분, 연결 부분 및 분기 부분을 구비하고, 상기 메인 부분은 상기 연결 부분에 연결되어 가로 방향을 따라 연신되고, 상기 분기 부분은 상기 연결 부분에 연결되어 세로 방향을 따라 상기 제1 내부 접합 영역을 향해 연신되고, 상기 분기 부분은 범프를 접합하기 위한 것이며, 상기 메인 부분은 상기 세로 방향을 따라 제1 폭을 구비하며, 상기 연결 부분은 상기 세로 방향을 따라 제2 폭을 구비하며, 상기 제2 폭은 상기 제1 폭보다 작은 회로 기판을 더 공개하였다.
상기 회로 기판 및 상기 칩을 접합할 경우, 상기 솔더층은 열을 받아 연화되어 서로 다른 방향으로부터 상기 분기 부분 상의 범프 접합 위치로 흐르게 되므로, 본 발명은 상기 연결 부분의 폭을 축소시켜, 상기 연결 부분으로부터 상기 분기 부분으로 흐르는 솔더량을 감소시킴으로써, 솔더가 범프 접합 위치에서 외부로 오버 플로우되어 솔더 단락이 발생하는 것을 방지한다.
도 1은 본 발명의 바람직한 실시예에 따른 기판의 평면도이다.
도 2는 본 발명의 바람직한 실시예에 따른 플립칩 접합 구조의 평면도이다.
도 3은 본 발명의 바람직한 실시예에 따른 회로 기판의 내부 접합 영역의 부분 평면도이다.
도 4는 본 발명의 바람직한 실시예에 따른 회로 기판의 내부 접합 영역의 부분 평면도이다.
도 5는 본 발명의 바람직한 실시예에 따른 회로 기판의 내부 접합 영역의 부분 평면도이다.
도 6은 본 발명의 바람직한 실시예에 따른 회로 기판의 내부 접합 영역의 부분 평면도이다.
도 7은 본 발명의 바람직한 실시예에 따른 회로 기판의 내부 접합 영역의 부분 평면도이다.
도 8은 도 7의 A-A절단선에 따른 단면도이다.
도 1 내지 도 3을 참조하면, 본 발명은 COF(칩 온 필름), COG(칩 온 글라스) 또는 기타 플립칩 패키징 구조일 수 있는 플립칩 접합 구조(I)를 공개하였고, 상기 플립칩 접합 구조(I)는 회로 기판(100) 및 칩(200)을 포함하며, 상기 회로 기판(100)은 기판(110), 복수의 아웃터 리드(120) 및 복수의 이너 리드(130)를 구비하며, 상기 기판(110)은 폴리이미드(polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 유리, 세라믹, 금속 또는 기타 재료로 제조될 수 있으며, 상기 기판(110)은 표면(111)을 구비하고, 상기 복수의 아웃터 리드(120) 및 상기 복수의 이너 리드(130)는 상기 표면(111)에 형성되며, 상기 표면(111)은 2개의 외부 접합 영역(112) 및 내부 접합 영역(113)이 정의되어 있고, 상기 외부 접합 영역(112)들은 상기 기판(110)의 양측에 각각 위치하며, 상기 내부 접합 영역(113)은 상기 외부 접합 영역(112)들 사이에 위치하고, 상기 복수의 아웃터 리드(120)는 상기 외부 접합 영역(112)들 내에 위치하고, 상기 복수의 이너 리드(130)는 상기 내부 접합 영역(113) 내에 위치한다.
도 2 및 도 3을 참조하면, 바람직하게는, 상기 플립칩 접합 구조(I)는 솔더층(300)을 더 구비하며, 상기 솔더층(300)은 상기 기판(110)의 상기 표면(111)를 커버하고, 상기 외부 접합 영역(112)들 및 상기 내부 접합 영역(113)을 노출시키고, 상기 칩(200)은 상기 내부 접합 영역(113)에 설치되고, 본 실시예에서, 상기 칩(200)은 열 압착 기술에 의해 상기 복수의 이너 리드(130)에 접합되며, 상기 복수의 아웃터 리드(120)는 외부 장치(미도시)를 접합하기 위한 것이다.
도 3 및 도 4를 참조하면, 상기 내부 접합 영역(113)은 제1 내부 접합 영역(113a) 및 제2 내부 접합 영역(113b)을 포함하며, 상기 복수의 이너 리드(130)는 상기 제1 내부 접합 영역(113a)에 위치하고, 상기 회로 기판(100)은 적어도 하나의 T형 회로(140)를 더 구비하며, 상기 T 형 회로(140)는 상기 제2 내부 접합 영역(113b)에 위치하고, 상기 T형 회로(140)는 상기 복수의 이너 리드(130)와 전기적으로 연결되지 않으며 접지 또는 전원에 연결하기 위한 것이고, 바람직하게는, 상기 내부 접합 영역(113)은 2개의 제1 내부 접합 영역(113a)을 포함하고, 상기 제1 내부 접합 영역( 113a)들은 양측에 위치하며, 상기 제2 내부 접합 영역(113b)은 상기 제1 내부 접합 영역(113a)들 사이에 위치하고, 상기 복수의 이너 리드(130)는 상기 내부 접합 영역(113)의 양측 가장자리를 따라 배열되며, 상기 T형 회로(140)는 양측의 상기 복수의 이너 리드(130) 사이에 위치하고, 바람직하게는, 상기 복수의 이너 리드(130) 및 상기 T형 회로(140)는 구리 기판을 패턴화하여 형성된다.
도 3 및 도 4를 참조하면, 도 3 및 도 4는 본 발명의 일실시예이며, 상기 T형 회로(140)는 메인 부분(141), 연결 부분(142) 및 분기 부분(143)을 구비하며, 상기 메인 부분(141)은 상기 연결 부분(142)에 연결되어 가로 방향(D1)을 따라 연신되고, 상기 분기 부분(143)은 상기 연결 부분(142)에 연결되어 세로 방향(D2)을 따라 상기 제1 내부 접합 영역(113a)을 향해 연신되며, 상기 분기 부분(143)은 상기 칩(200)의 범프를 접합하기 위한 것이고, 본 실시예에서, 상기 연결 부분(142) 및 상기 분기 부분(143)은 서로 수직되나, 본 발명은 이에 한정되지 않으며, 상기 연결 부분(142)과 상기 분기 부분(143) 사이의 협각은 90°보다 크거나, 작거나, 같을 수 있다.
바람직하게는, 상기 회로 기판(100)은 복수의 T형 회로(140)를 구비하며, 상기 각 T형 회로(140)의 상기 메인 부분(141)은 상기 가로 방향(D1)을 따라 서로 연결되며, 상기 각 T형 회로(140)의 상기 분기 부분(143)은 상기 세로 방향(D2)을 따라 각각 상기 제1 내부 접합 영역(113a)을 향해 연신된다.
도 5, 도 6 및 도 7은 다른 실시예의 상기 분기 부분(143)이며, 도 5에 도시된 상기 분기 부분(143)은 상기 세로 방향(D2)을 따라 상기 이너 리드(130) 중 하나를 따라 연신되나, 상기 이너 리드(130)에 연결되지 않고, 도 6에 도시한 상기 분기 부분(143)은 상기 세로 방향(D2)을 따라 인접한 2개의 상기 이너 리드(130) 사이로 연신되며, 도 7에 도시한 상기 분기 부분(143)은 제1 엔드(143a) 및 제2 엔드(143b)를 구비하며, 상기 제1 엔드(143a)는 상기 연결 부분(142)에 연결되며, 상기 제2 엔드(143)는 상기 칩(200)의 범프를 접합하기 위한 것이며, 상기 제1 엔드(143a)의 선 폭은 상기 제2 엔드(143b)의 선 폭보다 커, 상기 연결 부분(142)과 상기 분기 부분(143) 사이에 균열이 발생하는 것을 방지하고, 바람직하게는, 상기 제2 엔드(143)는 서로 인접한 2개의 상기 이너 리드(130) 사이에 위치한다.
도 3 내지 도 8을 참조하면, 상기 칩(200)은 복수의 제1 범프(210) 및 적어도 하나의 제2 범프(200)를 구비하며, 상기 플립칩 접합 구조(I)는 솔더층(400)을 더 구비하며, 상기 솔더층(400)은 상기 회로 기판(100)과 상기 칩(200) 사이에 위치하며, 상기 복수의 제1 범프(210)는 상기 솔더층(400)에 의해 상기 복수의 이너 리드(130)에 접합되며, 상기 제2 범프(220)는 상기 솔더층(400)에 의해 상기 분기 부분(143)에 접합되며, 바람직하게는, 상기 솔더층(400)의 두께는 0.30㎛ 이하이며, 더욱 바람직하게는, 상기 솔더층(400)의 두께는 0.20㎛ 이하이며, 본 실시예에서, 상기 회로 기판(100)은 상기 솔더층(400)을 포함하고, 상기 솔더층(400)은 상기 복수의 이너 리드(130) 및 상기 T형 회로(140)의 상기 메인 부분(141), 상기 연결 부분(142) 및 상기 분기 부분(143)에 형성되며, 그 두께는 0.16㎛±0.4㎛이고, 상기 칩(200)과 상기 회로 기판(100)을 접합할 경우, 상기 복수의 이너 리드(130)는 상기 솔더층(400)에 의해 상기 복수의 제1 범프(210)와 접합되며, 상기 분기 부분(143)은 상기 솔더층(400)에 의해 상기 제2 범프(220)와 접합된다.
도 7을 참조하면, 본 실시예에서, 상기 분기 부분(143)의 상기 제2 엔드(143b)는 상기 제2 범프(220)를 접합하기 위한 것이므로, 상기 칩(200)을 상기 회로 기판(100)에 접합할 경우, 상기 제2 엔드(143b)는 상기 솔더층(400)에 의해 상기 제2 범프(200)에 접합된다.
도 8을 참조하면, 바람직하게는, 상기 플립칩 접합 구조(I)는 인캡슐런트(500)를 더 구비하고, 상기 인캡슐런트(500)는 상기 회로 기판(100)과 상기 칩(200) 사이에 충진되고, 상기 인캡슐런트(500)는 언더필일 수 있으나, 본 발명은 이에 한정되지 않는다.
상기 솔더층(400)은 열 압착 공정에서 열을 받아 연화되어 유동성을 가지므로, 상기 제2 범프(220)를 상기 분기 부분(143)에 접합할 경우, 상기 T형 회로(140) 상에 위치하는 상기 솔더층(400)은 서로 다른 방향으로부터 상기 제2 범프(220)의 접합 위치로 흘러서 오버플로우의 발생율을 높일 수 있으며, 솔더 단락이 발생하는 것을 방지하기 위해, 본 발명은 상기 T형 회로(140)에 대해 레이아웃 설계를 진행한다.
도 4를 참조하면, 상기 메인 부분(141)은 상기 세로 방향(D2)을 따라 제1 폭(W1)을 구비하고, 상기 연결 부분(142)은 상기 세로 방향(D2)을 따라 제2 폭(W2)을 구비하며, 상기 제2 폭(W2)은 상기 제1 폭(W1)보다 작으며, 상기 연결 부분(142)의 폭을 축소함으로써, 상기 연결 부분(142)으로부터 상기 분기 부분(143)으로 흐르는 솔더량을 효과적으로 감소시킬 수 있으므로, 과다한 솔더가 상기 제2 범프(220)로 흘러 오버플로우가 발생하는 것을 방지할 수 있으며, 바람직하게는, 상기 분기 부분(143)은 상기 가로 방향(D1)을 따라 제3 폭(W3)을 구비하며, 상기 제2 폭(W2)과 상기 제3 폭(W3)의 비는 0.5 이상(
Figure 112020062262857-pat00001
)이고, 제2 폭(W2)과 제3 폭(W3)의 비가 0.5와 1 사이일 경우(
Figure 112020062262857-pat00002
), 상기 제2 폭(W2)은 상기 제3 폭(W3)보다 작음을 의미하며, 제2 폭(W2)과 제3 폭(W3)의 비가 1일 경우(
Figure 112020062262857-pat00003
), 상기 제2 폭(W2)은 상기 제3 폭(W3)과 같음을 의미하며, 제2 폭(W2)과 제3 폭(W3)의 비가 1보다 클 경우(
Figure 112020062262857-pat00004
), 상기 제2 폭(W2)이 상기 제3 폭(W3)보다 크다는 것을 의미하며, 본 실시예에서, 상기 분기 부분(143)의 선 폭은 상기 복수의 이너 리드(130)의 선 폭과 동일하다.
도 5를 참조하면, 상기 제2 범프(220)는 상기 가로 방향(D1)을 따라 제4 폭(W4)을 구비하며, 상기 제2 폭(W2)과 상기 제4 폭(W4)의 비는 2 미만(
Figure 112020062262857-pat00005
)이며, 제2 폭(W2)과 제4 폭(W4)의 비는 1 과 2 사이(
Figure 112020062262857-pat00006
)일 수 있고, 즉 상기 제2 폭(W2)은 상기 제4 폭(W4)보다 크나, 상기 제4폭(W4)의 2배보다 작으며, 상기 제2 폭(W2)과 상기 제4 폭(W4)이 동일하도록 제2 폭(W2)과 제4 폭(W4)의 비는 1과 동일(
Figure 112020062262857-pat00007
)할 수 있으며, 상기 제2 폭(W2)이 상기 제4폭(W4)보다 작도록 제2 폭(W2)과 제4 폭(W4)의 비는 0 과 1 사이(
Figure 112020062262857-pat00008
)일 수도 있으며, 레이아웃 설계 시 상기 제2 범프(200)의 폭에 따라 상기 연결 부분(142)의 폭을 결정하여, 상기 제2 폭(W2)과 상기 제4 폭(W4)의 비가 2 미만이 되게 할 수 있다.
도 6을 참조하면, 상기 연결 부분(142)은 상기 가로 방향(D1)을 따라 제1 길이(L1)를 가지며, 상기 제2 범프(220)는 상기 세로 방향(D2)을 따라 제2 길이(L2)를 가지며, 상기 연결 부분(142)의 길이가 상기 제2 범프(220) 길이의 4배 이상이 되도록 상기 제1 길이(L1)와 상기 제2 길이(L2)의 비는 4 이상(
Figure 112020062262857-pat00009
)이므로, 상기 제2 범프(200)의 길이에 따라 폭을 축소 해야 할 상기 연결 부분(142)의 길이를 결정할 수 있으며, 본 실시예에서, 상기 분기 부분(143)은 상기 연결 부분(142)의 중앙에 위치하며, 즉 상기 분기 부분(143)에서 상기 연결 부분(142) 양단까지의 최단 거리가 동일하나, 본 발명은 이에 한정되지 않으며, 상기 분기 부분(143)은 서로 다른 레이아웃 설계 요구에 따라 선택적으로 상기 연결 부분(142)의 일단을 향해 편향된다.
도 6을 참조하면, 상기 연결 부분(142)의 가장자리에서 상기 제2 범프(220) 가장자리 사이에 직선 거리(LD)가 있으며, 상기 직선 거리(LD)는 상기 연결 부분(142)과 상기 제2 범프(200) 사이의 최단 거리이며, 상기 솔더층(400)의 두께가 증가하면, 상기 직선 거리(LD)와 상기 제2 폭(W2)의 비를 증가시켜야 한다. 즉, 과다한 솔더가 열 압착 공정에서 상기 분기 부분(143)과 상기 제2 범프(220)의 접합 위치로 흘러서 솔더 단락이 발생하는 것을 방지하도록, 상기 직선 거리(LD)와 상기 제2 폭(W2)의 비는 반드시 상기 솔더층(400)의 두께와 정비례되어야 하며, 바람직하게는, 상기 솔더층(400)의 두께가 0.16㎛일 경우, 상기 직선 거리(LD)가 상기 제2 폭(W2)의 3배 이상이 되도록 상기 직선 거리(LD)와 상기 제2 폭(W2)의 비는 3 이상(
Figure 112020062262857-pat00010
)이어야 하며, 상기 솔더층(400)의 두께가 0.18㎛일 경우, 상기 직선 거리(LD)가 상기 제2 폭(W2)의 4배 이상이 되도록 상기 직선 거리(LD)와 상기 제2 폭(W2)의 비는 4 이상(
Figure 112020062262857-pat00011
)이어야 한다.
상기 솔더층(400)이 상기 T형 회로(140)로부터 상기 제2 범프(220)로 과도하게 흐르는 것을 방지하기 위해, 본 발명은 상기 연결 부분(142)의 폭을 축소하여, 상기 연결 부분(142)으로부터 상기 분기 부분(143)으로 흐르는 솔더량을 감소시키고, 서로 다른 요구에 따라, 상기 연결 부분(142)의 폭, 길이 및 상기 제2 범프(220)와의 거리를 선택적으로 조절함으로써, 솔더 오버플로우로 인한 솔더 단락의 발생율을 크게 감소시켜, 제품 수율을 효과적으로 향상시킬 수 있다.
본 발명의 보호 범위는 특허청구범위를 기준으로 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 취지와 범위를 벗어나지 않으면서 행한 모든 변경 또는 수정은 모두 본 발명의 보호 범위에 속한다.

Claims (17)

  1. 회로 기판, 칩 및 솔더층을 포함하고,
    상기 회로 기판은 기판, 복수의 이너 리드 및 적어도 하나의 T형 회로를 구비하며, 상기 기판의 표면은 내부 접합 영역이 정의되어 있고, 상기 내부 접합 영역은 제1 내부 접합 영역 및 제2 내부 접합 영역을 포함하고, 상기 복수의 이너 리드는 상기 제1 내부 접합 영역에 위치하고, 상기 T형 회로는 상기 제2 내부 접합 영역에 위치하고, 상기 T형 회로는 메인 부분, 연결 부분 및 분기 부분을 구비하며, 상기 메인 부분은 상기 연결 부분에 연결되어 가로 방향을 따라 연신되며, 상기 분기 부분은 상기 연결 부분에 연결되어 세로 방향을 따라 상기 제1 내부 접합 영역을 향해 연신되며, 상기 메인 부분은 상기 세로 방향을 따라 제1 폭을 구비하며, 상기 연결 부분은 상기 세로 방향을 따라 제2 폭을 구비하며, 상기 제2 폭은 상기 제1 폭보다 작으며;
    상기 칩은 상기 내부 접합 영역에 설치되고, 복수의 제1 범프 및 적어도 하나의 제2 범프를 구비하며;
    상기 솔더층은 상기 회로 기판과 상기 칩 사이에 위치하고, 상기 복수의 제1 범프는 상기 솔더층에 의해 상기 이너 리드에 접합되며, 상기 제2 범프는 상기 솔더층에 의해 상기 분기 부분에 접합되는,
    플립칩 접합 구조.
  2. 제1항에 있어서,
    상기 분기 부분은 상기 세로 방향을 따라 상기 이너 리드 중 하나를 향해 연신되는, 플립칩 접합 구조.
  3. 제1항에 있어서,
    상기 분기 부분은 상기 세로 방향을 따라 서로 인접한 2개의 상기 이너 리드 사이로 연신되는, 플립칩 접합 구조.
  4. 제1항에 있어서,
    상기 분기 부분은 제1 엔드 및 제2 엔드를 구비하고, 상기 제1 엔드는 상기 연결 부분에 연결되며, 상기 제2 엔드는 상기 제2 범프에 접합되며, 상기 제1 엔드의 선 폭은 상기 제2 엔드의 선 폭보다 큰, 플립칩 접합 구조.
  5. 제1항에 있어서,
    상기 분기 부분은 상기 가로 방향을 따라 제3 폭을 구비하며, 상기 제2 폭과 상기 제3 폭의 비는 0.5 이상인, 플립칩 접합 구조.
  6. 제1항에 있어서,
    상기 제2 범프는 상기 가로 방향을 따라 제4 폭을 구비하며, 상기 제2 폭과 상기 제4 폭의 비는 2 미만인, 플립칩 접합 구조.
  7. 제6항에 있어서,
    상기 제2 폭과 상기 제4 폭은 동일한, 플립칩 접합 구조.
  8. 제6항에 있어서,
    상기 연결 부분은 상기 가로 방향을 따라 제1 길이를 구비하고, 상기 제2 범프는 상기 세로 방향을 따라 제2 길이를 구비하며, 상기 제1 길이와 상기 제2 길이의 비는 4 이상인, 플립칩 접합 구조.
  9. 제1항에 있어서,
    상기 연결 부분에서 상기 제2 범프 사이에 직선 거리가 있으며, 상기 직선 거리와 상기 제2 폭의 비는 3 이상인, 플립칩 접합 구조.
  10. 제1항에 있어서,
    상기 솔더층의 두께는 0.30㎛ 이하인, 플립칩 접합 구조.
  11. 기판, 복수의 이너 리드 및 적어도 하나의 T형 회로를 포함하고,
    상기 기판은 표면을 구비하며, 상기 표면은 내부 접합 영역이 정의되어 있고, 상기 내부 접합 영역은 제1 내부 접합 영역 및 제2 내부 접합 영역을 포함하며;
    상기 복수의 이너 리드는 상기 제1 내부 접합 영역에 위치하며;
    상기 T형 회로는 상기 제2 내부 접합 영역에 위치하고, 상기 T형 회로는 메인 부분, 연결 부분 및 분기 부분을 구비하며, 상기 메인 부분은 상기 연결 부분에 연결되어 가로 방향을 따라 연신되고, 상기 분기 부분은 상기 연결 부분에 연결되어 세로 방향을 따라 상기 제1 내부 접합 영역을 향해 연신되고, 상기 분기 부분은 범프를 접합하기 위한 것이며, 상기 메인 부분은 상기 세로 방향을 따라 제1 폭을 구비하며, 상기 연결 부분은 상기 세로 방향을 따라 제2 폭을 가지며, 상기 제2 폭은 상기 제1 폭보다 작은,
    회로 기판.
  12. 제11항에 있어서,
    상기 분기 부분은 상기 세로 방향을 따라 상기 이너 리드 중 하나를 향해 연신되는, 회로 기판.
  13. 제11항에 있어서,
    상기 분기 부분은 상기 세로 방향을 따라 인접한 2개의 상기 이너 리드 사이로 연신되는, 회로 기판.
  14. 제11항에 있어서,
    상기 분기 부분은 제1 엔드 및 제2 엔드를 구비하고, 상기 제1 엔드는 상기 연결 부분에 연결되며, 상기 제2 엔드는 상기 범프를 접합하기 위한 것이며, 상기 제1 엔드의 선 폭은 상기 제2 엔드의 선 폭보다 큰, 회로 기판.
  15. 제11항에 있어서,
    상기 분기 부분은 상기 가로 방향을 따라 제3 폭을 구비하며, 상기 제2 폭과 상기 제3 폭의 비는 0.5 이상인, 회로 기판.
  16. 제11항에 있어서,
    솔더층을 더 포함하고, 상기 솔더층은 상기 분기 부분에 형성되며, 상기 분기 부분은 상기 솔더층에 의해 상기 범프와 접합되는, 회로 기판.
  17. 제16항에 있어서,
    상기 솔더층의 두께는 0.30㎛ 이하인, 회로 기판.
KR1020200073577A 2019-12-31 2020-06-17 플립칩 접합 구조 및 그 회로 기판 KR102408726B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108148760A TWI711347B (zh) 2019-12-31 2019-12-31 覆晶接合結構及其線路基板
TW108148760 2019-12-31

Publications (2)

Publication Number Publication Date
KR20210086935A KR20210086935A (ko) 2021-07-09
KR102408726B1 true KR102408726B1 (ko) 2022-06-13

Family

ID=74202524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200073577A KR102408726B1 (ko) 2019-12-31 2020-06-17 플립칩 접합 구조 및 그 회로 기판

Country Status (5)

Country Link
US (1) US11581283B2 (ko)
JP (1) JP6989653B2 (ko)
KR (1) KR102408726B1 (ko)
CN (1) CN113130410A (ko)
TW (1) TWI711347B (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296718A (ja) * 2003-03-26 2004-10-21 Fuji Photo Film Co Ltd プリント配線板、及び駆動回路基板の製造方法
US20160268991A1 (en) 2015-03-09 2016-09-15 Raytheon Company Radio frequency (rf) series attenuator module for bridging two rf transmission lines on adjacent circuit substrates

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2655112B2 (ja) * 1994-12-22 1997-09-17 日本電気株式会社 光モジュールの実装方法および構造
JP3886659B2 (ja) * 1999-01-13 2007-02-28 東芝マイクロエレクトロニクス株式会社 半導体装置
TW551011B (en) * 2002-12-10 2003-09-01 Silicon Integrated Sys Corp High-density circuit board without bonding pad design and the manufacturing method thereof
TWI226111B (en) * 2003-11-06 2005-01-01 Himax Tech Inc Semiconductor packaging structure
JP2007266070A (ja) * 2006-03-27 2007-10-11 Fujikura Ltd プリント回路基板及びプリント回路基板接続構造
US7394164B2 (en) * 2006-07-28 2008-07-01 Ultra Chip, Inc. Semiconductor device having bumps in a same row for staggered probing
JP5547594B2 (ja) * 2010-09-28 2014-07-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US20120261689A1 (en) * 2011-04-13 2012-10-18 Bernd Karl Appelt Semiconductor device packages and related methods
US8548848B1 (en) * 2011-06-21 2013-10-01 Google Inc. Mobile interstitial ads
JP5809500B2 (ja) * 2011-09-16 2015-11-11 ルネサスエレクトロニクス株式会社 半導体装置
US8633588B2 (en) * 2011-12-21 2014-01-21 Mediatek Inc. Semiconductor package
US9659893B2 (en) * 2011-12-21 2017-05-23 Mediatek Inc. Semiconductor package
US9553040B2 (en) * 2012-03-27 2017-01-24 Mediatek Inc. Semiconductor package
JP6028908B2 (ja) * 2012-07-27 2016-11-24 セイコーエプソン株式会社 半導体装置
TW201603227A (zh) * 2014-07-15 2016-01-16 頎邦科技股份有限公司 微間距圖案之佈線結構
KR102219296B1 (ko) * 2014-08-14 2021-02-23 삼성전자 주식회사 반도체 패키지
TWI657545B (zh) * 2018-03-12 2019-04-21 頎邦科技股份有限公司 半導體封裝結構及其線路基板
TWI712136B (zh) * 2020-02-26 2020-12-01 頎邦科技股份有限公司 覆晶接合結構及其線路基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296718A (ja) * 2003-03-26 2004-10-21 Fuji Photo Film Co Ltd プリント配線板、及び駆動回路基板の製造方法
US20160268991A1 (en) 2015-03-09 2016-09-15 Raytheon Company Radio frequency (rf) series attenuator module for bridging two rf transmission lines on adjacent circuit substrates

Also Published As

Publication number Publication date
CN113130410A (zh) 2021-07-16
KR20210086935A (ko) 2021-07-09
US20210202422A1 (en) 2021-07-01
TW202127966A (zh) 2021-07-16
JP2021111771A (ja) 2021-08-02
TWI711347B (zh) 2020-11-21
US11581283B2 (en) 2023-02-14
JP6989653B2 (ja) 2022-01-05

Similar Documents

Publication Publication Date Title
US8810029B2 (en) Solder joint flip chip interconnection
US9773685B2 (en) Solder joint flip chip interconnection having relief structure
USRE44608E1 (en) Solder joint flip chip interconnection
US7719101B2 (en) Semiconductor device with surface-mountable external contacts and method for manufacturing the same
US20150255423A1 (en) Copper clad laminate having barrier structure and method of manufacturing the same
KR102375544B1 (ko) 플립칩 접합 구조 및 그 회로 기판
KR102408726B1 (ko) 플립칩 접합 구조 및 그 회로 기판
KR100586697B1 (ko) 솔더 조인트 특성이 개선된 반도체 패키지
JP2016051726A (ja) 電子装置及び電子装置の製造方法
US9171812B1 (en) Semiconductor device having conductive pads with neck-down portions to prevent solder reflow
CN113133183A (zh) 覆晶接合结构及其线路基板
US7687321B2 (en) Method for manufacturing semiconductor device
US10999928B1 (en) Circuit board
CN214279951U (zh) 半导体封装结构
CN111403304A (zh) 形成迹线上凸块(bot)组件的方法和半导体结构
TWI773257B (zh) 可撓性線路基板及薄膜覆晶封裝結構
TWI582929B (zh) 晶片封裝結構
KR20240040509A (ko) 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치
JP2011192678A (ja) 電子装置および基板
JP2009170684A (ja) 半導体装置、配線基板、半導体装置の製造方法、及び配線基板の製造方法
KR20220015913A (ko) 연성 회로 기판의 배선 구조
CN115249681A (zh) 薄膜覆晶封装结构
JP2011192677A (ja) 電子装置および基板
KR20090022777A (ko) 반도체 패키지 제조용 스트립 레벨 기판

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant