JP2011192678A - 電子装置および基板 - Google Patents

電子装置および基板 Download PDF

Info

Publication number
JP2011192678A
JP2011192678A JP2010055098A JP2010055098A JP2011192678A JP 2011192678 A JP2011192678 A JP 2011192678A JP 2010055098 A JP2010055098 A JP 2010055098A JP 2010055098 A JP2010055098 A JP 2010055098A JP 2011192678 A JP2011192678 A JP 2011192678A
Authority
JP
Japan
Prior art keywords
wiring
outer edge
semiconductor chip
location
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010055098A
Other languages
English (en)
Inventor
Tatsuaki Tsukuda
龍明 佃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010055098A priority Critical patent/JP2011192678A/ja
Publication of JP2011192678A publication Critical patent/JP2011192678A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】信号品質の劣化なしに、基板配線の断線に対する強度向上、信頼性向上を図る。
【解決手段】電子部品装置（半導体装置１００）は、基板１１０の一面に搭載された電子部品（半導体チップ１５０）と、基板１１０に形成され、平面視で電子部品の外縁１５０ａの内側から外側に横切るように形成された配線１１４と、を含み、配線１１４は、外縁１５０ａを横切る配線経路が、外縁１５０ａ上の第１の箇所から外縁１５０ａに沿って外縁１５０ａ上の第２の箇所まで延在する部分を含み、第１の箇所と第２の箇所との距離が配線１１４の配線幅よりも広くなるように構成されている。
【選択図】図１

Description

本発明は、電子装置および基板に関する。
従来、半導体素子等の電子部品をインターポーザ等の基板に搭載したパッケージ構造の電子装置において、電子部品の端部で、電子部品と基板との熱膨張係数の差に起因して両者の界面に熱応力が発生することが原因で、基板の配線が断線することがあるという信頼性上の問題があった。
特許文献１（特開２００５−１９１５９１号公報）には、プリント配線基板などのインターポーザの表面配線の半導体素子の外縁部を横切る表面配線に幅広部を形成することで絶縁膜に温度変化が加わった際の変形量を低減、もしくは拘束する構成が記載されている。
特許文献２（特開２００４−０３１５６２号公報）には、主面と裏面を有し、かつ配線とこれにバイパス状に電気的に接続された補助配線とが形成された基板と、基板の主面に搭載された半導体素子と、半導体素子のパッドとこれに対応する基板の接続端子とを接続する複数のワイヤと、基板の裏面に設けられた複数の半田バンプと、半導体素子を封止する封止部とからなり、基板の補助配線が、その主面において半導体素子の裏面の端部に対応した領域にバイパス状に形成された構成が記載されている。これにより、熱ストレスがかかった際に、配線と補助配線のうち何れか一方が断線しても他方が残るため、信頼性の向上を図ることができる、とされている。
また、電子部品を基板に搭載したパッケージ構造の電子装置は、まず基板上に電子部品を搭載した後、封止金型を用いたたとえばモールド成形等により、封止樹脂で電子部品を埋め込むことにより形成される。しかし、封止金型で樹脂封止を行う際に、封止金型が基板に押しつけられるために、基板の配線が断線することがあるという信頼性上の問題もあった。このような配線の断線が生じるのを防ぐ技術も検討されている。
特許文献３（特開２００６−２２２２３９号公報）には、基板上に搭載した半導体素子と基板上の配線とを電気的に接続し、基板上の半導体素子を含んだ所望範囲を封止樹脂で封止する構造の半導体装置において、配線に、それと同等の厚みおよび所望範囲の内外にわたる寸法を有する幅広部を、所望範囲の境界に沿って所望範囲を囲むように形成した構成が記載されている。ここで、基板を封止金型で挟み込んで樹脂封止する際に幅広部で封止金型の圧力を受けることになるため、従来に比べて、配線の総数に加わる単位面積あたりの圧力が低下し、また断面積が増加し耐せん断応力が向上する、とされている。
特許文献４（特開２００２−２８９７３３号公報）には、表面に複数本の配線が形成され、かつ当該配線を絶縁被覆するためのソルダーレジストが形成された基板上に半導体素子を封止するための封止樹脂をモールド成形してなる半導体装置において、封止樹脂のモールドライン領域では隣接する配線の間隔がほぼ均一となるように配置された構成が記載されている。たとえば、間隔を均等にするために、ダミー配線が設けられた構成が記載されている。これにより、封止樹脂をモールド成形する際に、金型と基板との間に隙間が生じることがなく、また、金型により加えられる荷重が各配線に対して均等に分散され、封止樹脂の漏れ出しによる樹脂バリ量を低減し、さらに配線層の潰れによる断線の発生を防止することができるとされている。
特開２００５−１９１５９１号公報 特開２００４−０３１５６２号公報 特開２００６−２２２２３９号公報 特開２００２−２８９７３３号公報
しかし、従来の構成では、電子部品の外縁における基板の配線の断線を防ぐ点で改善の余地があった。特許文献１から３に記載の技術では、配線に幅広部を設ける等の構成としているが、このような幅広部を設けると、一つの配線内で、インピーダンスが変化してしまうという問題がある。たとえば、配線幅の太化を行うとインピーダンスが低くなる。そのため、このような構成とすると、インピーダンスの変化点で反射等による信号品質の劣化が生じるという問題があった。
本発明によれば、
基板と、
前記基板の一面に搭載された電子部品と、
前記基板に形成され、平面視で前記電子部品の外縁の内側から外側に横切るように形成された配線と、
を含み、
前記配線は、前記電子部品の前記外縁を横切る配線経路が、当該外縁上の第１の箇所から当該外縁に沿って当該外縁上の第２の箇所まで延在する部分を含み、前記第１の箇所と前記第２の箇所との距離が当該配線の配線幅よりも広くなるように構成された電子装置が提供される。
本発明によれば、
一面に電子部品が搭載される基板であって、
前記電子部品が形成される予定領域の外縁の内側から外側に横切るように形成された配線を含み、
前記配線は、前記電子部品の前記外縁を横切る配線経路が、当該外縁上の第１の箇所から当該外縁に沿って当該外縁上の第２の箇所まで延在する部分を含み、前記第１の箇所と前記第２の箇所との距離が当該配線の配線幅よりも広くなるように形成された基板が提供される。
この構成によれば、電子装置に熱が印加される際に電子部品の外縁に熱応力が発生しても、配線にかかる力が分散され、配線の断線に対する強度向上、信頼性向上を図ることができる。また、この構成によれば、配線経路自体が封止樹脂の外縁上を延在するようにしているので、配線の幅を極端に幅広に形成することなく、配線の断線を防ぐことができる。これにより、一つの配線を、全体にわたって、特性インピーダンスが等しくなるように形成することができる。
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
本発明によれば、信号品質の劣化なしに、基板配線の断線に対する強度向上、信頼性向上を図ることができる。
本発明の実施の形態における半導体装置の構成の一例を示す平面図である。 図１のＣ−Ｃ’断面図である。 本発明の実施の形態における配線が半導体チップ外縁を横切る箇所の構成の一例を詳細に示す平面図である。 本発明の実施の形態における配線が半導体チップ外縁を横切る箇所の構成の他の例を詳細に示す平面図である。 本発明の実施の形態における配線のレイアウトの一例を示す図である。 本発明の実施の形態における配線のレイアウトの一例を示す図である。 本発明の実施の形態における配線のレイアウトの一例を示す図である。 本発明の実施の形態における配線のレイアウトの一例を示す図である。 本発明の実施の形態における配線が半導体チップ外縁を横切る箇所の構成の他の例を詳細に示す平面図である。 本発明の実施の形態における配線が半導体チップ外縁を横切る箇所の構成の他の例を詳細に示す平面図である。 本発明の実施の形態における配線が半導体チップ外縁を横切る箇所の構成の他の例を詳細に示す平面図である。 本発明の実施の形態における半導体装置の構成の他の例を示す平面図である。 本発明の実施の形態における半導体装置の構成の他の例を示す平面図である。 本発明の実施の形態における半導体装置の構成の他の例を示す平面図である。 図１４のＤ−Ｄ’断面図である。 本発明の実施の形態における配線が封止樹脂外縁を横切る箇所の構成の一例を詳細に示す平面図である。 本発明の実施の形態における配線が封止樹脂外縁を横切る箇所の構成の他の例を詳細に示す平面図である。 本発明の実施の形態における半導体装置の構成の他の例を示す平面図である。 本発明の実施の形態における配線が半導体チップ外縁を横切る箇所の構成の他の例を詳細に示す平面図である。 本発明の実施の形態における基板の構成の一例を示す平面図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様の構成要素には同様の符号を付し、適宜説明を省略する。
本実施の形態において、電子部品は、半導体チップ等の半導体素子や、コンデンサ等の受動部品等とすることができる。以下の実施の形態においては、電子部品が半導体チップであり、電子装置が半導体装置である場合を例として説明する。
（第１の実施の形態）
図１は、本実施の形態における半導体装置の構成の一例を示す平面図である。図２は、図１のＣ−Ｃ’断面図である。
半導体装置１００は、基板１１０と、基板１１０の一面に搭載された半導体チップ１５０および半導体チップ１５２と、基板１１０の一面に形成され、半導体チップ１５０および半導体チップ１５２を覆うように形成された封止樹脂１３０とを含む。
基板１１０は、樹脂層１１２および配線層１１３が積層された、たとえばインターポーザ等の多層配線基板とすることができる。配線層１１３は、基板１１０の一面側表面および他面側表面にもそれぞれ形成された構成とすることができる。
半導体装置１００は、基板１１０中に設けられ各配線層１１３を接続するビア１１６と、基板１１０の一面に設けられたボンドパッド１２０と、基板１１０の一面および他面の配線層１１３上にそれぞれ設けられたソルダーレジスト１１８と、半導体チップ１５０および半導体チップ１５２をそれぞれを基板１１０に接着する接着剤１２４と、半導体チップ１５０および半導体チップ１５２のパッド（不図示）と基板１１０のボンドパッド１２０とをそれぞれ接続するボンディングワイヤ１２２と、基板１１０の他面に設けられた半田ボール１４０とをさらに含む。半導体装置１００は、半田ボール１４０を介してマザーボードやプリント回路基板等の外部の外部基板の端子と接続される。
図１は、基板１１０の一面表面に形成された配線層１１３の構成を示す。なお、図１では、説明のために、半導体チップ１５０の外縁（以下半導体チップ外縁１５０ａという。）および半導体チップ１５２の外縁（以下半導体チップ外縁１５２ａという。）のみを破線で示す。また、ここでは封止樹脂１３０およびソルダーレジスト１１８の記載も省略している。
本実施の形態において、ビア１１６は、半導体チップ外縁１５０ａの内側と外側、および半導体チップ外縁１５２ａの内側と外側にそれぞれ形成されている。ここでは図示していないが、基板１１０の一面表面に形成された配線層１１３の各配線１１４は、ボンドパッド１２０に接続されており、ボンドパッド１２０およびボンディングワイヤ１２２を介して半導体チップ１５０や半導体チップ１５２のパッドと電気的に接続されている。配線１１４は、さらに、ビア１１６に接続され、ビア１１６および他の配線層１１３に形成された配線を介して、他の素子や半田ボール１４０等と電気的に接続される。
本実施の形態において、基板１１０の一面表面に形成された配線層１１３は、平面視で半導体チップ外縁１５０ａまたは半導体チップ外縁１５２ａの内側から外側を横切るように形成された配線１１４を含む。以下、配線１１４が半導体チップ外縁１５０ａを横切る場合を例として説明するが、配線１１４が半導体チップ外縁１５２ａを横切る場合も同様とすることができる。
次に、本実施の形態における配線１１４の構成を説明する。図３は、配線１１４が半導体チップ外縁１５０ａを横切る箇所の構成の一例を詳細に示す平面図である。ここでは、半導体チップ外縁１５０ａを例として示すが、半導体チップ外縁１５２ａ等、他の半導体チップの外縁においても同様とすることができる。
本実施の形態において、半導体チップ外縁１５０ａを横切る配線１１４は、半導体チップ外縁１５０ａを横切る配線経路１６０が、半導体チップ外縁１５０ａ上の第１の箇所ａから半導体チップ外縁１５０ａに沿って半導体チップ外縁１５０ａ上の第２の箇所ｂまで延在する部分を含み、第１の箇所ａと第２の箇所ｂとの距離ｄ１が配線１１４の配線幅ｄ２よりも広くなるように構成することができる。ここで、配線経路とは、図中破線の矢印で示したように、電流が流れる経路とすることができる。
図３に示した例において、配線１１４は、半導体チップ外縁１５０ａの内側から外側の方向に半導体チップ外縁１５０ａ上の第１の屈曲点（ここでは、第１の箇所ａに対応）まで延在した後、当該第１の屈曲点で屈曲して半導体チップ外縁１５０ａに沿って第２の屈曲点（ここでは、第２の箇所ｂに対応）まで延在し、当該第２の屈曲点で屈曲して半導体チップ外縁１５０ａの外側の方向に延在する部分を含むように構成された配線経路１６０を含むことができる。本例では、第１の屈曲点および第２の屈曲点がそれぞれ第１の箇所ａおよび第２の箇所ｂに対応する例を示しているが、他の例において、第１の屈曲点および第２の屈曲点は、第１の箇所ａおよび第２の箇所ｂを含むこれらの間の領域にそれぞれ設けられた構成とすることができる。
第１の箇所ａと第２の箇所ｂとの距離ｄ１は、たとえば、半導体装置１００に印加される熱に対して、半導体チップ１５０と基板１１０との熱膨張係数の差に起因して両者の界面（半導体チップ外縁１５０ａ）に発生する熱応力に対し、配線の断線が生じないようにするために、どの程度の長さが必要かを応力ＳＩＭ等により算出することにより決定することができる。また、この例において、配線１１４は、全体にわたって、配線幅ｄ２が等しい構成とすることができる。
このような構成により、半導体装置１００に熱が印加される際に半導体チップ外縁１５０ａに熱応力が発生しても、配線１１４にかかる力が分散され、配線１１４の断線に対する強度向上、信頼性向上を図ることができる。また、本実施の形態において、配線経路１６０自体が半導体チップ外縁１５０ａ上を延在するようにしているので、配線１１４の配線幅を極端に幅広に形成することなく、配線１１４の断線を防ぐことができる。これにより、一つの配線１１４を、全体にわたって、特性インピーダンスが等しくなるように形成することができる。
なお、後述するように、たとえば配線幅や基準ＧＮＤとなる周囲の接地配線との距離を調整することにより、配線の特性インピーダンスをさらに調整することができる。これにより、信号品質の劣化なしに、配線の断線に対する強度向上、信頼性向上を図ることができる。
次に、配線１１４の他の例を説明する。
図４は、配線１１４が封止樹脂１３０を横切る箇所の構成の他の例を詳細に示す平面図である。
配線１１４は、配線経路１６０として、主配線経路１６１および半導体チップ外縁１５０ａ上で主配線経路１６１から分離しているバイパス配線経路１６２を含む構成とすることができる。ここで、バイパス配線経路１６２は、主配線経路１６１から分岐した後、他の箇所で再び主配線経路１６１に合流する構成とすることができる。ここでは、主配線経路１６１とバイパス配線経路１６２との分岐開始点（または分岐終了点ともいう。）が半導体チップ外縁１５０ａ上にある例を示す。また、主配線経路１６１とバイパス配線経路１６２は、それぞれ、半導体チップ外縁１５０ａに沿って延在する部分を含む。
図４（ａ）に示した構成では、主配線経路１６１とバイパス配線経路１６２との分岐開始点が半導体チップ外縁１５０ａ上にあり、バイパス配線経路１６２は半導体チップ外縁１５０ａの外側に存在しており、所定の箇所で主配線経路１６１に合流している。バイパス配線経路１６２は、半導体チップ外縁１５０ａの内側では主配線経路１６１と合流している。
この例において、主配線経路１６１は、半導体チップ外縁１５０ａの内側から外側の方向に半導体チップ外縁１５０ａ上の第１の屈曲点１８０まで延在した後、第１の屈曲点１８０で屈曲して半導体チップ外縁１５０ａに沿って半導体チップ外縁１５０ａ上の第２の屈曲点まで延在し、当該第２の屈曲点で屈曲して半導体チップ外縁１５０ａの外側の方向に延在する部分を含む。ここで、第１の屈曲点１８０は第１の箇所ａと第２の箇所ｂとの略中心にあり、第２の屈曲点は第２の箇所ｂに対応する。主配線経路１６１は、さらに、第３の屈曲点１８４および第４の屈曲点１８６でそれぞれ屈曲して第４の屈曲点１８６から半導体チップ外縁１５０ａの外側の方向に延在する部分を含む。
この例において、バイパス配線経路１６２も、半導体チップ外縁１５０ａ上の第１の屈曲点１８０で第２の屈曲点（第２の箇所ｂ）とは反対側の第５の屈曲点まで延在し、当該第５の屈曲点で屈曲して半導体チップ外縁１５０ａの外側の方向に延在した後、第６の屈曲点１９０で屈曲して、第４の屈曲点１８６で主配線経路１６１に合流する部分を含む。ここで、第５の屈曲点は第１の箇所ａに対応する。
また、本例において、第１の屈曲点１８０と第１の箇所ａとの距離、第１の屈曲点１８０と第２の箇所ｂとの距離も、それぞれ、配線１１４の配線幅よりも広い構成とすることができる。
一方、図４（ｂ）に示した構成では、主配線経路１６１とバイパス配線経路１６２との分岐開始点が半導体チップ外縁１５０ａ上にあり、バイパス配線経路１６２は半導体チップ外縁１５０ａの内側に存在しており、所定の箇所で主配線経路１６１に合流している。バイパス配線経路１６２は、半導体チップ外縁１５０ａの外側では主配線経路１６１と合流している。
図４（ａ）および図４（ｂ）のいずれに示した例においても、主配線経路１６１とバイパス配線経路１６２との分岐開始点は半導体チップ外縁１５０ａ上に存在している。これにより、配線１１４が半導体チップ外縁１５０ａ上で一部断線したとしても、分岐した他方の配線経路経由で電流を流すことができるので、基板配線の断線に対する信頼性向上を図ることができる。
なお、図４に示したような構成においては、配線１１４が分岐した構成となっているので、たとえば配線幅を等しくしただけでは、分岐していない部分と分岐した部分との特性インピーダンスが異なるものになる可能性がある。そのため、本実施の形態において、一つの配線１１４において、分岐していない部分と分岐した部分との特性インピーダンスが等しくなるように、配線幅や基準ＧＮＤとなる周囲の接地配線との距離を調整することができる。この手順を説明する。
図５は、図４（ａ）に示した配線１１４のレイアウトの一例を示す図である。
図４（ａ）では記載を省略しているが、配線１１４の周囲には、基準ＧＮＤとなる接地電位が印加される接地配線１１５（１１５ａ、１１５ｂ、または１１５ｃとも示す。）を設けた構成とすることができる。本実施の形態において、接地配線１１５は、配線１１４の特性インピーダンスが等しくなるように、配線１１４の周囲に形成される。
たとえば、配線１１４と同層の配線１１４の周囲の配線１１４から所定の距離に接地配線１１５ｃを設けるとともに、配線１１４が形成された層とは異なる層の配線１１４と重なる箇所にも接地配線１１５を設けた構成とすることができる。図５（ａ）は、配線１１４と配線１１４と同層に形成される接地配線１１５ｃとの配置関係を示す平面図、図５（ｂ）は、図５（ａ）のＡ−Ａ’断面およびＢ−Ｂ’断面に該当する図である。
特性インピーダンスＺ０は、√（Ｌ／Ｃ）で表される（Ｌは単位長あたりのインダクタンス、Ｃは単位長あたりのキャパシタンス）。ここで、配線１１４の配線幅、および配線１１４と基準ＧＮＤとなる接地配線１１５（または１１５ｃ）との距離（結合度合い）によって、Ｌ／Ｃの値が変化し、特性インピーダンスＺ０が変化する。たとえば、配線幅を狭くすることにより、Ｌが大きく、Ｃが小さくなるので、インピーダンスＺ０が大きくなる。また、たとえば、配線１１４と基準ＧＮＤとなる接地配線１１５（または１１５ｃ）との距離が遠ざかる程、Ｌが大きく、Ｃが小さくなるので、特性インピーダンスＺ０が大きくなる。
本実施の形態において、一つの配線１１４において、全体の特性インピーダンスＺ０が等しくなるように、配線１１４の配線幅や配線１１４と基準ＧＮＤとなる接地電位が印加される接地配線（同層または異なる層）との距離を算出することができる。このような配線のレイアウトは、たとえば２ＤＳｉｍや簡易計算式等を用いて特性インピーダンスを算出することにより設定することができる。
たとえば、配線１１４の分岐した部分（以下、分岐部分１１４ｂという。）の配線幅を分岐していない部分（以下、非分岐部分１１４ａという。）の配線幅と等しくした場合、配線１１４と周囲の接地配線１１５との距離を同様にすると、分岐部分１１４ｂの特性インピーダンス（２本の分岐部分１１４ｂの合成）が非分岐部分１１４ａの特性インピーダンスよりも小さくなる。
図６は、一例として、配線１１４と重なるように他の層に形成される接地配線１１５につき、分岐部分１１４ｂと重なる接地配線１１５ｂは、非分岐部分１１４ａと重なる接地配線１１５ａよりも配線１１４が形成された層からの距離が遠くなるように形成した例を示す図である。ここで、たとえば非分岐部分１１４ａおよび分岐部分１１４ｂともに配線幅が５０μｍ、分岐部分１１４ｂ間の距離が１００μｍ、配線１１４と同層に形成された接地配線１１５ｃとの間隔が５０μｍとすることができる。この場合、たとえば、非分岐部分１１４ａと接地配線１１５ａとの距離を１００μｍとした場合に、分岐部分１１４ｂと接地配線１１５ｂとの距離を３３０μｍとすることにより、非分岐部分１１４ａの特性インピーダンスと分岐部分１１４ｂの合成特性インピーダンスとを略等しく、たとえば５０Ωとすることができる。
また、図７は、分岐部分１１４ｂの配線幅を非分岐部分１１４ａの配線幅よりも狭くし、分岐部分１１４ｂと接地配線１１５ｂとの距離を、図６に示した例よりも短くなるように形成した例を示す図である。ここで、たとえば非分岐部分１１４ａの配線幅が５０μｍ、分岐部分１１４ｂの配線幅が４２μｍ、分岐部分１１４ｂ間の距離が１１６μｍ、配線１１４と同層に形成された接地配線１１５ｃとの間隔が５０μｍとすることができる。この場合、たとえば、非分岐部分１１４ａと接地配線１１５ａとの距離を１００μｍとした場合に、分岐部分１１４ｂと接地配線１１５ｂとの距離を２８５μｍとすることにより、非分岐部分１１４ａの特性インピーダンスと分岐部分１１４ｂの合成特性インピーダンスとを略等しく、たとえば５０Ωとすることができる。
また、図８は、分岐部分１１４ｂの配線幅を非分岐部分１１４ａの配線幅よりも広くし、分岐部分１１４ｂと接地配線１１５ｂとの距離を、図６に示した例よりも長くなるように形成した例を示す図である。ここで、たとえば非分岐部分１１４ａの配線幅が５０μｍ、分岐部分１１４ｂの配線幅が６５μｍ、分岐部分１１４ｂ間の距離が７０μｍ、配線１１４と同層に形成された接地配線１１５ｃとの間隔が５０μｍとすることができる。この場合、たとえば、非分岐部分１１４ａと接地配線１１５ａとの距離を１００μｍとした場合に、分岐部分１１４ｂと接地配線１１５ｂとの距離を４２０μｍとすることにより、非分岐部分１１４ａの特性インピーダンスと分岐部分１１４ｂの合成特性インピーダンスとを略等しく、たとえば５０Ωとすることができる。
なお、図４に示したように、配線１１４がバイパス配線経路１６２を有する構成とすることにより、基板配線の断線に対する信頼性向上を図ることができる。しかし、断線が生じると、配線１１４の特性インピーダンスに変化が生じ、一つの配線１１４内で特性インピーダンスの不整合が生じるおそれがある。本実施の形態において、主配線経路１６１とバイパス配線経路１６２との分岐開始点を半導体チップ外縁１５０ａ上に設けている。これにより、断線が生じにくくすることができる。
また、配線１１４の構成は、図４に示した例以外の種々の構成とすることができる。
図９は、配線１１４が封止樹脂１３０を横切る箇所の構成のまた他の例を詳細に示す平面図である。
ここでは、バイパス配線経路１６２が半導体チップ外縁１５０ａ上に沿って延在する部分を含まない点で図４に示した例と異なる。主配線経路１６１は、図４に示したのと同様、半導体チップ外縁１５０ａの内側から外側の方向に第１の屈曲点まで延在した後、当該第１の屈曲点で屈曲して半導体チップ外縁１５０ａに沿って第２の屈曲点まで延在し、当該第２の屈曲点で屈曲して半導体チップ外縁１５０ａの外側の方向に延在する部分を含む。ただし、ここで、第１の屈曲点および第２の屈曲点がそれぞれは第１の箇所ａおよび第２の箇所ｂに対応する。バイパス配線経路１６２は、主配線経路１６１との分岐開始点から、主配線経路１６１との合流点まで直線状に形成された構成とすることができる。
図９（ａ）に示した構成では、主配線経路１６１とバイパス配線経路１６２との分岐開始点が半導体チップ外縁１５０ａ上にあり、バイパス配線経路１６２は半導体チップ外縁１５０ａの外側に存在しており、所定の箇所で主配線経路１６１に合流している。バイパス配線経路１６２は、半導体チップ外縁１５０ａの内側では主配線経路１６１と合流している。一方、図９（ｂ）に示した構成では、主配線経路１６１とバイパス配線経路１６２との分岐開始点が半導体チップ外縁１５０ａ上にあり、バイパス配線経路１６２は半導体チップ外縁１５０ａの内側に存在しており、所定の箇所で主配線経路１６１に合流している。バイパス配線経路１６２は、半導体チップ外縁１５０ａの外側では主配線経路１６１と合流している。
図１０は、配線１１４が封止樹脂１３０を横切る箇所の構成のまた他の例を詳細に示す平面図である。
ここでは、主配線経路１６１およびバイパス配線経路１６２の構成は図４に示したのと同様とすることができるが、配線経路１６０が、バイパス配線経路１６３をさらに含む点で図４に示した構成と異なる。
図１０（ａ）に示した構成では、主配線経路１６１、バイパス配線経路１６２およびバイパス配線経路１６３の分岐開始点が半導体チップ外縁１５０ａ上にあり、バイパス配線経路１６２およびバイパス配線経路１６３は半導体チップ外縁１５０ａの外側に存在しており、所定の箇所（１８６）で主配線経路１６１に合流している。バイパス配線経路１６２およびバイパス配線経路１６３は、半導体チップ外縁１５０ａの内側では主配線経路１６１と合流している。
一方、図１０（ｂ）に示した構成では、主配線経路１６１、バイパス配線経路１６２およびバイパス配線経路１６３の分岐開始点が半導体チップ外縁１５０ａ上にあり、バイパス配線経路１６２およびバイパス配線経路１６３は半導体チップ外縁１５０ａの内側に存在しており、所定の箇所で主配線経路１６１に合流している。バイパス配線経路１６２およびバイパス配線経路１６３は、半導体チップ外縁１５０ａの外側では主配線経路１６１と合流している。
このような構成とすることにより、第１の箇所ａと第２の箇所ｂとの距離ｄ１をより広くすることができ、半導体チップ外縁１５０ａ上での配線１１４の断線をより生じにくくすることができる。また、配線１１４が３つの配線経路に分岐するようになっているので、配線１１４が半導体チップ外縁１５０ａ上で一部断線したとしても、分岐した残りの２本の配線経路経由で電流を流すことができるので、基板配線の断線に対する信頼性向上を図ることができる。ここで、バイパス配線経路１６３は、半導体チップ外縁１５０ａ上に沿って延在する部分を含まない構成となっているが、分岐開始点が半導体チップ外縁１５０ａ上にあるので、断線を生じにくくすることができる。
図１１は、配線１１４が半導体チップ外縁１５０ａを横切る箇所の構成のまた他の例を詳細に示す平面図である。ここでは、バイパス配線経路１６２が半導体チップ外縁１５０ａ上に沿って延在する部分を含まない点で図４に示した例と異なる。
図１１（ａ）に示した例では、主配線経路１６１は、半導体チップ外縁１５０ａ上で屈曲して外縁１５０ａ上を延在して再度屈曲した後、そのまま半導体チップ外縁１５０ａの外側の方向に直線状に延在している。なお、図１１（ａ）では、バイパス配線経路１６２が半導体チップ外縁１５０ａの外側に存在している例を示したが、この構成においても、バイパス配線経路１６２が半導体チップ外縁１５０ａの内側に存在した構成とすることもできる。
図１１（ｂ）に示した例では、主配線経路１６１の構成は図９に示した構成と類似しているが、主配線経路１６１が半導体チップ外縁１５０ａ上で一度屈曲して外縁１５０ａ上を延在して再度屈曲してバイパス配線経路１６２と緩やかに合流する構成となっている。なお、図１１（ｂ）では、バイパス配線経路１６２が半導体チップ外縁１５０ａの外側に存在している例を示したが、この構成においても、バイパス配線経路１６２が半導体チップ外縁１５０ａの内側に存在した構成とすることもできる。
図１２は、本実施の形態における半導体装置１００の構成の他の例を示す平面図である。
ここでも、半導体チップ１５０の半導体チップ外縁１５０ａおよび半導体チップ１５２の半導体チップ外縁１５２ａのみを破線で示す。
配線１１４は、半導体チップ外縁１５０ａの外側からその内側を通過して再び外側まで延在する構成とすることができる。また、配線１１４は、半導体チップ外縁１５２ａの外側からその内側を通過して再び外側まで延在する構成とすることもできる。このような構成において、配線１１４は、たとえば半導体チップ外縁１５０ａの一辺上に分岐開始点を有し、半導体チップ外縁１５０ａの内側全体で分岐し、半導体チップ外縁１５０ａの他の辺上に分岐終了点を有する構成とすることができる。半導体チップ外縁１５２ａを通過する配線１１４についても同様とすることができる。
また、配線１１４は、半導体チップ外縁１５０ａの内側から半導体チップ外縁１５２ａの内側まで延在する構成とすることができる。この場合、配線１１４は、たとえば半導体チップ外縁１５０ａ上に分岐点を有し、半導体チップ外縁１５０ａと半導体チップ外縁１５２ａとの間の領域全体で分岐し、半導体チップ外縁１５２ａ上に分岐終了点を有する構成とすることができる。
図１３は、本実施の形態における半導体装置１００の構成の他の例を示す平面図である。
図１３（ａ）に示したように、配線１１４は、分岐した部分で、３つ以上の配線経路に分岐した構成とすることもできる。なお、このように分岐した構成において、分岐した配線経路の長さが等しい構成とすることができる。たとえば、半導体チップ外縁１５０ａを横切るように形成された配線経路１６０において、外側の主配線経路１６１およびバイパス配線経路１６２は、半導体チップ外縁１５０ａ上を延在する部分を有するので、その分分岐点間の長さが長くなる。そのため、中心のバイパス配線経路１６３については、半導体チップ外縁１５０ａ内側の半導体チップ１５０下の領域で屈曲した構成として、主配線経路１６１やバイパス配線経路１６２と同等の長さとなるようにすることができる。これにより、分岐した配線における配線遅延差を少なくする効果が期待できる。
図１３（ｂ）に示すように、図１２および図１３（ａ）に示した構成の配線１１４が混在した構成とすることもできる。
以上の実施の形態において、半導体チップ外縁１５０ａを横切る配線１１４は、半導体チップ外縁１５０ａを横切る配線経路が、半導体チップ外縁１５０ａ上の第１の箇所から半導体チップ外縁１５０ａに沿って半導体チップ外縁１５０ａ上の第２の箇所まで延在する部分を含む構成となっている。また、第１の箇所と第２の箇所との距離が、当該配線の配線幅よりも広い構成となっている。これにより、半導体装置１００に熱が印加される際に半導体チップ外縁１５０ａに熱応力が発生しても、配線１１４にかかる力が分散され、配線１１４の断線に対する強度向上、信頼性向上を図ることができる。
また、本実施の形態において、配線経路自体が半導体チップ外縁１５０ａ上を延在するようにしているので、配線１１４の幅を極端に幅広に形成することなく、配線１１４の断線を防ぐことができる。これにより、一つの配線１１４を、全体にわたって、特性インピーダンスが等しくなるように形成することができる。これにより、たとえば高周波の信号が流れる場合でも、信号品質の劣化なしで基板配線の断線に対する強度向上、信頼性向上を図ることができる。
また、本実施の形態において、配線１１４が、分岐した構成となっており、半導体チップ外縁１５０ａ上に主配線経路１６１とバイパス配線経路１６２との分岐開始点が形成された構成とすることができる。これにより、たとえば配線幅が５０μｍの場合、半導体チップ外縁１５０ａ上の第１の箇所から半導体チップ外縁１５０ａに沿って半導体チップ外縁１５０ａ上の第２の箇所まで延在する部分の長さは、分岐開始点では、主配線経路１６１とバイパス配線経路１６２の配線幅と、これらの間の間隔との合計で５０μｍ×３＝１５０μｍ程度となり、配線幅の３倍以上とすることができる。これにより、配線の断線の抑制効果も３倍以上期待することができる。
さらに、配線１１４をバイパス配線経路１６２を含む分岐した構成とすることにより、基板１１０表面の平坦性が改善し、樹脂バリ抑制向上、白色化抑制向上が可能となる。また、配線１１４をバイパス配線経路１６２を含む分岐した構成とすることにより、配線の粗密が緩和され、白色化や樹脂バリ抑制にも効果が期待される。
さらに、配線１１４をこのように分岐した構成とした場合でも、たとえば配線幅や基準ＧＮＤとなる周囲の接地配線との距離を調整することにより、配線１１４の特性インピーダンスを調整することができる。これにより、信号品質の劣化なしに、配線１１４の断線に対する強度向上、信頼性向上を図ることができる。
なお、このように特性インピーダンスを調整した配線１１４の構成は、とくに動作時に電流が流れる配線に適用することができるが、動作時に電流が流れない配線においても、適用することができる。この場合、動作時に電流が流れない配線においては、動作時に電流が流れる配線部分よりインピーダンスが高くなるような設計とすることもできる。このような構成とすることにより、動作時に電流が流れる配線の信号の減衰を少なくする効果も期待できる。
（第２の実施の形態）
図１４は、本実施の形態における半導体装置１００の構成の一例を示す平面図である。図１５は、図１４のＤ−Ｄ’断面図である。
第１の実施の形態においては、封止樹脂１３０が基板１１０の端部まで形成された例を示した。しかし、封止樹脂１３０は、基板１１０の端部を除いた中心部分にのみ形成する構成とすることもできる。本実施の形態において、封止樹脂１３０の外縁（以下封止樹脂外縁１３０ａという。）は、基板１１０の外縁よりも内側に存在している。ここで、封止樹脂外縁１３０ａは、封止樹脂１３０を形成する際に、封止金型と基板１１０とが接触する箇所である。なお、図１４では、半導体チップ１５０の半導体チップ外縁１５０ａおよび封止樹脂１３０の封止樹脂外縁１３０ａのみを破線で示す。
図２０は、半導体チップ１５０を搭載する前の基板１１０の一面表面に形成された配線層１１３の構成を示す平面図である。ここでは、半導体チップ１５０が配置される予定領域の外縁１５０ｂおよび封止樹脂１３０が形成される予定領域の外縁１３０ｂをそれぞれ破線で示している。このように形成された基板１１０の一面に半導体チップ１５０を搭載し、半導体チップ１５０のパッド（不図示）と基板１１０のボンドパッド１２０とをボンディングワイヤ１２２で接続した後、封止金型を用いてモールド成形により樹脂封止することにより、封止樹脂１３０を形成することができる。
本実施の形態においても、配線１１４は、第１の実施の形態で図３等を参照して説明したように、半導体チップ外縁１５０ａ等の電子部品を横切る配線経路１６０が、半導体チップ外縁１５０ａ上の第１の箇所ａから半導体チップ外縁１５０ａに沿って半導体チップ外縁１５０ａ上の第２の箇所ｂまで延在する部分を含み、第１の箇所ａと第２の箇所ｂとの距離ｄ１が配線１１４の配線幅ｄ２よりも広くなるように構成することができる。また、本実施の形態において、配線１１４は、平面視で封止樹脂外縁１３０ａの内側から外側に横切るようにも形成される。
次に、本実施の形態における配線１１４の構成を説明する。図１６は、配線１１４が封止樹脂外縁１３０ａを横切る箇所の構成の一例を詳細に示す平面図である。
本実施の形態において、封止樹脂外縁１３０ａを横切る配線１１４は、封止樹脂外縁１３０ａを横切る配線経路１６４が、封止樹脂外縁１３０ａ上の第３の箇所ｃから封止樹脂外縁１３０ａに沿って封止樹脂外縁１３０ａ上の第４の箇所ｄまで延在する部分を含み、第３の箇所ｃと第４の箇所ｄとの距離ｄ３が、配線１１４の配線幅ｄ２よりも広くなるように構成することができる。
図１５に示した例において、配線１１４は、封止樹脂外縁１３０ａの内側から外側の方向に封止樹脂外縁１３０ａ上の第１の屈曲点まで延在した後、当該第１の屈曲点で屈曲して封止樹脂外縁１３０ａに沿って第２の屈曲点まで延在し、当該第２の屈曲点で屈曲して封止樹脂外縁１３０ａの外側の方向に延在する部分を含むように構成された配線経路１６４を含むことができる。第１の屈曲点および第２の屈曲点は、第３の箇所ｃおよび第４の箇所ｄを含むこれらの間の領域にそれぞれ設けられた構成とすることができる。ここでは、第１の屈曲点が第３の箇所ｃ、第２の屈曲点が第４の箇所ｄにそれぞれ対応する。
第３の箇所ｃと第４の箇所ｄとの距離ｄ３は、たとえば、樹脂封止の際に封止金型により基板１１０に印加される圧力に対し、配線の断線が生じないようにするために、どの程度の長さが必要かを応力ＳＩＭ等により算出することにより決定することができる。
図１７は、配線１１４が封止樹脂１３０を横切る箇所の構成の他の例を詳細に示す平面図である。
配線１１４は、配線経路１６４として、主配線経路１６５および封止樹脂外縁１３０ａ上で主配線経路１６５から分岐しているバイパス配線経路１６６を含む構成とすることができる。ここで、バイパス配線経路１６６は、主配線経路１６５から分岐した後、他の箇所で再び主配線経路１６５に合流する構成とすることができる。ここでは、主配線経路１６５とバイパス配線経路１６６との分岐開始点（または分岐終了点ともいう。）が封止樹脂外縁１３０ａ上にある例を示す。また、主配線経路１６５とバイパス配線経路１６６は、それぞれ、封止樹脂外縁１３０ａに沿って延在する部分を含む。
なお、本実施の形態において説明する封止樹脂外縁１３０ａを横切る配線経路１６４の構成は、半導体チップ外縁１５０ａ等を横切る配線経路１６０と同様とすることができ、主配線経路１６５およびバイパス配線経路１６６の構成も、それぞれ主配線経路１６１およびバイパス配線経路１６２と同様とすることができる。そのため、ここでは配線経路１６４の詳細な説明は省略する。封止樹脂外縁１３０ａを横切る箇所においても、配線１１４の特性インピーダンスは、第１の実施の形態において図５から図８を参照して説明したのと同様の手順で調整することができる。
また、図１４および図１５では、基板１１０上に半導体チップ１５０のみが搭載された例を示したが、基板１１０上にさらに半導体チップ１５２が搭載された構成においても同様とすることができる。図１８は、本実施の形態における半導体装置１００の構成の他の例を示す平面図である。図１８でも、半導体チップ１５０の半導体チップ外縁１５０ａ、半導体チップ１５２の半導体チップ外縁１５２ａおよび封止樹脂１３０の封止樹脂外縁１３０ａのみを破線で示す。
本実施の形態においても、第１の実施の形態と同様の効果を得ることができる。
また、本実施の形態において、封止金型を用いて封止樹脂１３０を形成する際に、封止金型を基板１１０に押し付けた場合でも、配線１１４にかかる力が分散され、配線１１４の断線に対する強度向上、信頼性向上を図ることができる。
たとえば、特許文献４に記載された構成では、ダミー配線を設けているが、樹脂封止時に封止金型と接する封止樹脂外縁における目的の配線自体の配線幅が広くない。そのため、目的の配線が断線が生じやすい点は改善されていなかった。しかし、本実施の形態の形態における構成によれば、目的の配線１１４自体が断線しにくい構成とすることができる。
また、本実施の形態において、配線経路１６４自体が封止樹脂外縁１３０ａ上を延在するようにしているので、配線１１４の配線幅を極端に幅広に形成することなく、配線１１４の断線を防ぐことができる。これにより、一つの配線１１４を、全体にわたって、特性インピーダンスが等しくなるように形成することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
以上の実施の形態において、基板１１０の一面表面に形成された配線層１１３が配線１１４を含む例を示したが、他の層においても、配線層１１３は、平面視で半導体チップ外縁１５０ａの内側から外側に横切るように形成された配線１１４を含む構成とすることができる。この場合も、配線１１４は、半導体チップ外縁１５０ａを横切る配線経路が、半導体チップ外縁１５０ａ上の第１の箇所から半導体チップ外縁１５０ａに沿って半導体チップ外縁１５０ａ上の第２の箇所まで延在する部分を含み、第１の箇所と第２の箇所との距離が当該配線の配線幅よりも広くなるように構成することができる。
また、第２の実施の形態で説明した例においては、基板１１０の一面表面以外の他の層においても、配線層１１３は、平面視で封止樹脂外縁１３０ａの内側から外側に横切るように形成された配線１１４を含む構成とすることができる。この場合も、配線１１４は、封止樹脂外縁１３０ａを横切る配線経路が、封止樹脂外縁１３０ａ上の第３の箇所から封止樹脂外縁１３０ａに沿って封止樹脂外縁１３０ａ上の第４の箇所まで延在する部分を含み、第３の箇所と第４の箇所との距離が当該配線の配線幅よりも広くなるように構成することができる。
また、以上の実施の形態において、図４に示したように、主配線経路１６１とバイパス配線経路１６２との分岐開始点が半導体チップ外縁１５０ａ上に存在する構成を例として示した。しかし、他の例において、図１９（ａ）に示したように、主配線経路１６１とバイパス配線経路１６２との分岐開始点が半導体チップ外縁１５０ａ上にない構成とすることもできる。この場合も、主配線経路１６１が半導体チップ外縁１５０ａ上の第１の箇所から半導体チップ外縁１５０ａに沿って半導体チップ外縁１５０ａ上の第２の箇所まで延在する部分を含む構成となっている。そのため、主配線経路１６１が断線されにくい構成とすることができる。また、さらにバイパス配線経路１６２が設けられているので、配線経路１６０全体として断線される可能性をさらに低減することができる。
また、配線１１４は、たとえば図１９（ｂ）に示したような構成とすることができる。このような構成とした場合、特性インピーダンスの調整が複雑になるおそれがあるが、配線経路１６０が半導体チップ外縁１５０ａ上の第１の箇所から半導体チップ外縁１５０ａに沿って半導体チップ外縁１５０ａ上の第２の箇所まで延在する部分を含む構成となっている。そのため、配線経路１６０が断線されにくい構成とすることができる。
また、以上の実施の形態においては、半導体チップと基板とが、ボンディングワイヤを介して電気的に接続される例を示したが、半導体チップとインターポーザ等の基板とは、フリップチップ接続された構成とすることもできる。
１００ 半導体装置
１１０ 基板
１１２ 樹脂層
１１３ 配線層
１１４ 配線
１１４ａ 非分岐部分
１１４ｂ 分岐部分
１１５ 接地配線
１１５ａ 接地配線
１１５ｂ 接地配線
１１５ｃ 接地配線
１１６ ビア
１１８ ソルダーレジスト
１２０ ボンドパッド
１２２ ボンディングワイヤ
１２４ 接着剤
１３０ 封止樹脂
１３０ａ 封止樹脂外縁
１３０ｂ 予定領域の外縁
１４０ 半田ボール
１５０ 半導体チップ
１５０ａ 半導体チップ外縁
１５０ｂ 予定領域の外縁
１５２ 半導体チップ
１５２ａ 半導体チップ外縁
１６０ 配線経路
１６１ 主配線経路
１６２ バイパス配線経路
１６３ バイパス配線経路
１６４ 配線経路
１６５ 主配線経路
１６６ バイパス配線経路
１８０ 第１の屈曲点
１８４ 第３の屈曲点
１８６ 第４の屈曲点
１９０ 第６の屈曲点

Claims (10)

  1. 基板と、
    前記基板の一面に搭載された電子部品と、
    前記基板に形成され、平面視で前記電子部品の外縁の内側から外側に横切るように形成された配線と、
    を含み、
    前記配線は、前記電子部品の前記外縁を横切る配線経路が、当該外縁上の第１の箇所から当該外縁に沿って当該外縁上の第２の箇所まで延在する部分を含み、前記第１の箇所と前記第２の箇所との距離が当該配線の配線幅よりも広くなるように構成された電子装置。
  2. 請求項１に記載の電子装置において、
    前記配線の前記配線経路は、前記電子部品の外縁の内側から外側の方向に当該外縁上の第１の屈曲点まで延在した後、当該第１の屈曲点で屈曲して当該外縁に沿って第２の屈曲点まで延在し、当該第２の屈曲点で屈曲して前記外縁の外側の方向に延在するように構成され、
    前記第１の屈曲点および前記第２の屈曲点は、前記第１の箇所および前記第２の箇所を含むこれらの間の領域にそれぞれ設けられた電子装置。
  3. 請求項１または２に記載の電子装置において、
    前記配線は、前記配線経路として、主配線経路および前記電子部品の前記外縁上で前記主配線経路から分岐しているバイパス配線経路を含む電子装置。
  4. 請求項３に記載の電子装置において、
    前記主配線経路と前記バイパス配線経路との分岐開始点が前記電子部品の前記外縁上にある電子装置。
  5. 請求項３または４に記載の電子装置において、
    前記配線は、前記主配線経路および前記バイパス配線経路が、それぞれ、前記電子部品の前記外縁に沿って延在する部分を含むように構成された電子装置。
  6. 請求項１から５いずれかに記載の電子装置において、
    前記基板の一面に形成され、前記電子部品を覆うように形成された封止樹脂をさらに含み、
    前記配線は、平面視で前記封止樹脂の外縁の内側から外側に横切るようにも形成され、前記封止樹脂の前記外縁を横切る配線経路が、当該封止樹脂の前記外縁上の第３の箇所から当該外縁に沿って当該外縁上の第４の箇所まで延在する部分を含み、前記第３の箇所と前記第４の箇所との距離が、当該配線の配線幅よりも広くなるように構成された電子装置。
  7. 請求項６に記載の電子装置において、
    前記封止樹脂は、封止金型を用いたモールド成形により形成された電子装置。
  8. 請求項１から７いずれかに記載の電子装置において、
    前記配線は、全体にわたって特性インピーダンスが等しくなるように形成された電子装置。
  9. 一面に電子部品が搭載される基板であって、
    前記電子部品が形成される予定領域の外縁の内側から外側に横切るように形成された配線を含み、
    前記配線は、前記電子部品の前記外縁を横切る配線経路が、当該外縁上の第１の箇所から当該外縁に沿って当該外縁上の第２の箇所まで延在する部分を含み、前記第１の箇所と前記第２の箇所との距離が当該配線の配線幅よりも広くなるように形成された基板。
  10. 請求項９に記載の基板であって、
    前記基板には、前記一面に前記電子部品を覆うように封止樹脂が形成されるようになっており、
    前記配線は、平面視で前記封止樹脂が形成される予定領域の外縁の内側から外側に横切るようにも形成され、前記封止樹脂の前記外縁を横切る配線経路が、当該封止樹脂の前記外縁上の第３の箇所から当該外縁に沿って当該外縁上の第４の箇所まで延在する部分を含み、前記第３の箇所と前記第４の箇所との距離が、当該配線の配線幅よりも広い基板。
JP2010055098A 2010-03-11 2010-03-11 電子装置および基板 Pending JP2011192678A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010055098A JP2011192678A (ja) 2010-03-11 2010-03-11 電子装置および基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010055098A JP2011192678A (ja) 2010-03-11 2010-03-11 電子装置および基板

Publications (1)

Publication Number Publication Date
JP2011192678A true JP2011192678A (ja) 2011-09-29

Family

ID=44797323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010055098A Pending JP2011192678A (ja) 2010-03-11 2010-03-11 電子装置および基板

Country Status (1)

Country Link
JP (1) JP2011192678A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180108603A1 (en) * 2016-10-17 2018-04-19 Lapis Semiconductor Co., Ltd. Semiconductor device and wiring board design method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180108603A1 (en) * 2016-10-17 2018-04-19 Lapis Semiconductor Co., Ltd. Semiconductor device and wiring board design method
CN107958875A (zh) * 2016-10-17 2018-04-24 拉碧斯半导体株式会社 半导体装置以及布线基板的设计方法
US10347573B2 (en) 2016-10-17 2019-07-09 Lapis Semiconductor Co., Ltd. Semiconductor device and wiring board design method
CN107958875B (zh) * 2016-10-17 2023-12-05 拉碧斯半导体株式会社 半导体装置以及布线基板的设计方法

Similar Documents

Publication Publication Date Title
US9955581B2 (en) SGS or GSGSG pattern for signal transmitting channel, and PCB assembly, chip package using such SGS or GSGSG pattern
TWI302813B (en) Circuit board and electronic assembly
JP2008112992A (ja) 多重接地シールド半導体パッケージ、そのパッケージの製造方法及びその接地シールドを用いたノイズ防止方法
US8110929B2 (en) Semiconductor module
JP5012612B2 (ja) 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
KR102362573B1 (ko) 이너 리드 패턴 그룹을 포함하는 반도체 패키지 및 그 방법
US8987887B2 (en) Interconnection device for electronic circuits, notably microwave electronic circuits
US10426035B2 (en) SGS or GSGSG pattern for signal transmitting channel, and PCB assembly, chip package using such SGS or GSGSG pattern
JP2011243897A (ja) 多層プリント基板及びその製造方法
US20140118966A1 (en) Low Inductance Flex Bond with Low Thermal Resistance
JP2011192678A (ja) 電子装置および基板
CA2997607C (en) Mounting structure and module
US11329019B2 (en) Semiconductor device
US7405483B2 (en) Electronic assembly and circuit board
JP2023135848A (ja) 半導体パッケージおよび高周波モジュール
JP2011192677A (ja) 電子装置および基板
JP6006527B2 (ja) 半導体装置
JP6465451B1 (ja) 電子回路
JP2010161295A (ja) プリント基板およびこれを備えた半導体装置
JP2013026291A (ja) 半導体装置
JP6001917B2 (ja) 半導体装置
JP2018067575A (ja) 半導体装置および配線基板の設計方法
JP6006528B2 (ja) 半導体装置
JP7454345B2 (ja) 半導体装置及びその製造方法、ならびに電子機器
TWI582929B (zh) 晶片封裝結構