DE102017213154B4 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102017213154B4
DE102017213154B4 DE102017213154.3A DE102017213154A DE102017213154B4 DE 102017213154 B4 DE102017213154 B4 DE 102017213154B4 DE 102017213154 A DE102017213154 A DE 102017213154A DE 102017213154 B4 DE102017213154 B4 DE 102017213154B4
Authority
DE
Germany
Prior art keywords
circuit patterns
pads
microstrip lines
transistor cells
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017213154.3A
Other languages
English (en)
Other versions
DE102017213154A1 (de
Inventor
Katsuya Kato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102017213154A1 publication Critical patent/DE102017213154A1/de
Application granted granted Critical
Publication of DE102017213154B4 publication Critical patent/DE102017213154B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/081—Microstriplines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H01L2924/19032—Structure including wave guides being a microstrip line type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Transmitters (AREA)

Abstract

Halbleitervorrichtung, aufweisend:• einen Eingabeanschluss (EIN);• ein Schaltungssubstrat (P1, P2), welches eine Mehrzahl von Schaltungsmustern (11 bis 14), die einen Parallelkondensator (C21 bis C24) umfassen, eine Mehrzahl von ersten Eingangskontaktstellen (PD11 bis PD14), die jeweils mit Eingängen der Schaltungsmuster (11 bis 14) verbunden sind; eine Mehrzahl von ersten Ausgangskontaktstellen (PD21 bis PD24), und eine Mehrzahl von ersten Mikrostreifenleitungen (L11 bis L14) aufweist, welche jeweils Ausgänge der Schaltungsmuster (11 bis 14) mit den ersten Ausgangskontaktstellen (PD21 bis PD24) verbinden;• ein Halbleitersubstrat (T1), welches eine Mehrzahl von Transistorzellen (Tr1 bis Tr4), eine Mehrzahl von zweiten Eingangskontaktstellen (PD31 bis PD34), die mit Eingängen der Transistorzellen (Tr1 bis Tr4) verbunden sind, und eine Mehrzahl von zweiten Ausgangskontaktstellen (PD41 bis PD44) aufweist, die mit Ausgängen der Transistorzellen (Tr1 bis Tr4) verbunden sind;• einen Ausgabeanschluss (AUS);• eine Mehrzahl von ersten Drähten (W11 bis W14), welche jeweils den Eingabeanschluss (EIN) mit den ersten Eingangskontaktstellen (PD11 bis PD14) verbinden;• eine Mehrzahl von zweiten Drähten (W21 bis W24), welche jeweils die ersten Ausgangskontaktstellen (PD21 bis PD24) mit den zweiten Eingangskontaktstellen (PD31 bis PD34) verbinden; und• eine Mehrzahl von dritten Drähten (W31 bis W34), welche jeweils die zweiten Ausgangskontaktstellen (PD41 bis PD44) mit dem Ausgabeanschluss (AUS) verbinden,• wobei jede der Transistorzellen (Tr1 bis Tr4) eine Mehrzahl von parallel geschalteten Fingern und eine Source-Elektrode aufweist, welche durch ein Durchgangsloch mit einer hinteren Elektrode verbunden ist,• wobei die Anzahlen der Finger der Transistorzellen (Tr1 bis Tr4) gleich sind, und• wobei die ersten Mikrostreifenleitungen (L11, L14), welche mit den Schaltungsmustern (11,14) verbunden sind, die auf beiden Seiten der in einer Reihe angeordneten Schaltungsmuster (11 bis 14) angeordnet sind, länger als die anderen ersten Mikrostreifenleitungen (L12, L13) sind.

Description

  • Hintergrund der Erfindung
  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung, welche eine Verschlechterung von Charakteristiken und Oszillation vermeiden kann, die durch ungleichförmige Prozesse der Transistorzellen verursacht werden.
  • Hintergrund
  • In Leistungsverstärkern, welche für drahtlose Nachrichtenübertragung und dergleichen verwendet werden, werden häufig Bonding-Drähte verwendet, um ein FET-Chip mit einem Anpassungsschaltungssubstrat zu verbinden. Im Allgemeinen sind aus Mikrostreifenleitungen gebildete Anpassungsschaltungen auf dem Anpassungsschaltungssubstrat angeordnet und mehrere Bonding-Drähte sind so kurz wie möglich parallel geschaltet, um eine große Stromkapazität sicherzustellen.
  • Die für die Impedanzanpassung benötigten Längen der Mikrostreifenleitungen sind in dem Fall einer relativ geringen Frequenz wie etwa in dem L-Band oder dem S-Band groß. Dies führt zu einem großen Leistungsverstärker und erhöhten Kosten. Dementsprechend wird häufig eine aus konzentrierten Elementen gebildete Schaltung verwendet. Insbesondere können durch das Impedanzwandeln unter Verwendung von Induktivitätskomponenten der Bonding-Drähte eine kleine Schaltung und niedrige Kosten erreicht werden.
  • Wenn Bonding-Drähte parallel und dicht beieinander angeordnet sind, können gegenseitige Induktivitäten zwischen den Bonding-Drähten nicht vernachlässigt werden. Ferner ist bekannt, dass die gegenseitigen Induktivitäten kleiner für die Bonding-Drähte sind, welche näher zu den beiden Seiten dieser sind. Die Induktivität eines Drahtes ist durch die Summe einer Selbstinduktivität und einer gegenseitigen Induktivität gegeben. Die Selbstinduktivität wird größer, wenn die Länge des Drahtes größer wird. Der Unterschied zwischen den gegenseitigen Induktivitäten erzeugt einen Unterschied zwischen Lastimpedanzen, welche möglicherweise von den Positionen der FET abhängen, wenn die Längen der Bonding-Drähte alle gleich sind, wobei die Bonding-Drähte den FET-Chip mit dem Anpassungsschaltungssubstrat verbinden. Der Unterschied zwischen den Verbraucherimpedanzen verursacht einen unausgeglichenen Betrieb, was eine Verschlechterung der Sättigungsausgabeleistung, der Verstärkung und der Effizienz, sowie zusätzlich Oszillation, zur Folge hat.
  • Um solche Probleme zu bewältigen, werden Verfahren vorgeschlagen, in welchen die Induktivitäten der Bonding-Drähte durch Verändern der Längen, Höhen, Anzahlen und Dicken der Bonding-Drähte (siehe zum Beispiel JP 2010 - 161 348 A und JP 11- 238 851 A ) eingestellt werden. Außerdem wird berichtet, dass auch in einer Anpassungsschaltung, in welcher λ/4-Leitungen in einer Baumstruktur angeordnet sind, der vorstehend beschriebene Unterschied zwischen den gegenseitigen Induktivitäten zwischen den benachbarten λ/4-Leitungen entsteht. Um dieses Problem zu bewältigen, werden Verfahren vorgeschlagen, in welchen die Längen der Leitungen eingestellt werden (siehe zum Beispiel JP 2010 - 161 348 A und JP 2008 - 022 235 A ).
  • Bei den herkömmlichen Verfahren, in welchen die Längen der Bonding-Drähte verändert werden, müssen die Bonding-Drähte auf beiden Seiten länger oder höher sein, um die kleinen Induktivitäten des Bonding-Drahts auf beiden Seiten zu ergänzen. Bonding-Drähte mit einem hohen Bogen verursachen im Allgemeinen eine große Abweichung. Eine Veränderung der Anzahl oder der Dicken der Bonding-Drähte verändert die Induktivitäten diskret, was eine Optimierung dieser erschwert.
  • Die Eingabeimpedanz eines für einen Mikrowellen-Leistungsverstärker verwendeten Transistors ist im Allgemeinen geringer als 50 Ω, sodass die charakteristische Impedanz einer zum Impedanztransformieren vorgesehenen λ/4-Leitung ebenfalls so konfiguriert ist, dass sie geringer als 50 Ω ist. Dennoch kann eine derart niedrige charakteristische Impedanz der Leitung nicht zu einer ausreichenden Verbesserung des Unterschieds im Kernwiderstand zwischen den Drähten führen. Dementsprechend, obwohl das herkömmliche Verfahren, in welchem die Länge der λ/4-Leitung eingestellt wird, Phasenungleichheiten verbessern kann, ist es für das Vermeiden eines ungleichförmigen Betriebs des FET unzureichend, da es Ungleichheit in Reflexionskoeffizienten nicht verbessern kann.
  • Die WO 2015/ 101 789 A1 zeigt eine Impedanztransformationsanordnung, die mehrere Mikrowellenleistungstransistoren und mindestens eine Zwischenimpedanztransformations- oder Anpassungsvorrichtung aufweist. Die Anpassungsvorrichtung weist mehrere längliche Mikrowellenübertragungsleitungen auf, die in oder auf mindestens einem dielektrischen Substrat ausgebildet sind und sich über oder durch das dielektrische Substrat erstrecken. Die Mikrowellenübertragungsleitungen sind an einem Ende mit den Gate-Pads des Transistors und an den Eingangsenden mit einem Signaleingangsanschluss für die Übertragungsleitung verbunden. Die Übertragungsleitungen sind im Wesentlichen mittels Widerstandselemente direkt miteinander gekoppelt, die einen Stromflusspfad zwischen den beiden Übertragungsleitungen bereitstellen, um jegliche verbleibende Tendenz zur Instabilität zu verringern, die durch Herstellungsschwankungen oder Fehlausrichtungen in den Montageprozessen verursacht wird.
  • Kurzbeschreibung der Erfindung
  • Die vorliegende Erfindung wurde hinsichtlich der vorstehend beschriebenen Probleme entwickelt und es ist eine Aufgabe dieser, eine Halbleitervorrichtung bereitzustellen, in welcher Lastimpedanzen von Transistorzellen angeglichen werden, ohne dass die Formen der Bonding-Drähte verändert werden. Eine solche Halbleitervorrichtung kann dadurch Abweichungen unter den Bonding-Drähten und eine durch ungleichförmige Vorgänge der Transistorzellen bedingte Verschlechterung der Charakteristiken und Oszillation vermeiden.
  • Gemäß der vorliegenden Erfindung weist eine Halbleitervorrichtung auf: einen Eingabeanschluss; ein Schaltungssubstrat, welches eine Mehrzahl von Schaltungsmustern, die einen Parallelkondensator umfassen, eine Mehrzahl von ersten Eingangskontaktstellen, welche mit Eingängen der Schaltungsmuster jeweils verbunden sind; eine Mehrzahl von ersten Ausgangskontaktstellen, und eine Mehrzahl von ersten Mikrostreifenleitungen aufweist, welche jeweils Ausgänge der Schaltungsmuster mit den ersten Ausgangskontaktstellen verbinden; ein Halbleitersubstrat, welches eine Mehrzahl von Transistorzellen, eine mit den Eingängen der Transistorzellen verbundene Mehrzahl von zweiten Eingangskontaktstellen und eine mit den Ausgängen der Transistorzellen verbundene Mehrzahl von zweiten Ausgangskontaktstellen aufweist; einen Ausgabeanschluss; eine Mehrzahl von ersten Drähten, welche jeweils den Eingabeanschluss mit den ersten Eingangskontaktstellen verbinden; eine Mehrzahl von zweiten Drähten, welche jeweils die ersten Ausgangskontaktstellen mit den zweiten Eingangskontaktstellen verbinden; und eine Mehrzahl von dritten Drähten, welche jeweils die zweiten Ausgangskontaktstellen mit dem Ausgabeanschluss verbinden, wobei jede der Transistorzellen eine Mehrzahl von parallel geschalteten Fingern und eine Source-Elektrode aufweist, welche mit einer rückseitigen Elektrode über ein Durchgangsloch verbunden ist, die Anzahlen der Finger der Transistorzellen gleich sind und die ersten Mikrostreifenleitungen, welche mit den Schaltungsmustern verbunden sind, die auf beiden Seiten der in einer Reihe angeordneten Schaltungsmustern angeordnet sind, länger als die anderen ersten Mikrostreifenleitungen sind.
  • In der vorliegenden Erfindung sind die ersten Mikrostreifenleitungen, welche mit den Schaltungsmustern verbunden sind, die auf beiden Seiten der in einer Reihe angeordneten Schaltungsmustern angeordnet sind, länger als die anderen ersten Mikrostreifenleitungen. Dadurch können die Lastimpedanzen der Transistorzellen angeglichen werden, ohne dass die Formen der Bonding-Drähte verändert werden, was eine Abweichung der Bonding-Drähte vermeiden und eine durch ungleichförmige Vorgänge der Transistorzellen bedingte Verschlechterung der Charakteristiken und Oszillation vermeiden kann.
  • Andere und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der nachfolgenden Beschreibung klarer ersichtlich.
  • Figurenliste
    • 1 ist eine Draufsicht, welche eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstellt.
    • 2 ist eine Querschnittsansicht entlang der Linie I-II aus 1.
    • 3 ist eine Draufsicht, welche das Innere der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt.
    • 4 ist ein Diagramm, welches eine Ersatzschaltung der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt.
    • 5 ist eine Draufsicht, welche das Innere einer Halbleitervorrichtung gemäß dem Vergleichsbeispiel darstellt.
    • 6 ist ein Diagramm, welches eine Ersatzschaltung der Halbleitervorrichtung gemäß dem Vergleichsbeispiel darstellt.
    • 7 ist ein Diagramm, welches die Ergebnisse einer Berechnung von Impedanzen an Knoten ohne Maßnahmen gegen den Unterschied zwischen gegenseitigen Induktivitäten darstellt.
    • 8 ist ein Diagramm, welches die Ergebnisse einer Berechnung von Impedanzen an Knoten in dem Vergleichsbeispiel darstellt.
    • 9 ist ein Diagramm, welches die Ergebnisse einer Berechnung von Impedanzen an Knoten in der ersten Ausführungsform darstellt.
    • 10 ist ein Diagramm, in welchem die Ergebnisse einer Berechnung der Lastimpedanzen gegen eine Veränderung in den charakteristischen Impedanzen der Mikrostreifenleitungen der Schaltungsmuster auf beiden Seiten gemäß der ersten Ausführungsform der vorliegenden Erfindung dargestellt werden.
    • 11 ist eine Draufsicht, welche eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung darstellt.
    • 12 ist eine Draufsicht, welche eine Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung darstellt.
    • 13 ist eine Draufsicht, welche eine Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung darstellt.
    • 14 ist eine Draufsicht, welche eine Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung darstellt.
    • 15 ist ein Schaltbild, welches die Halbleitervorrichtung gemäß der fünften Ausführungsform der vorliegenden Erfindung darstellt.
  • Beschreibung der Ausführungsformen
  • Eine Halbleitervorrichtung gemäß den Ausführungsformen der vorliegenden Erfindung wird mit Bezug auf die Zeichnungen beschrieben. Die gleichen Komponenten werden durch die gleichen Bezugszeichen gekennzeichnet und auf eine wiederholte Beschreibung dieser kann verzichtet worden sein.
  • Erste Ausführungsform
  • 1 ist eine Draufsicht, welche eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung darstellt. 2 ist eine Querschnittsansicht entlang der Linie I-II aus 1. Auf einer Unterlage 1, welche ein Metallteil in einem Gehäuse ist, sind ein Schaltungssubstrat P1, welches voranpassende Schaltungen aufweist, und ein Halbleitersubstrat T1 vorgesehen, welches Feldeffekttransistoren aus GaN oder dergleichen aufweist. Auf der Unterlage 1 sind das Schaltungssubstrat P1 und das Halbleitersubstrat T1 von einer Seitenwand 2 des Gehäuses umschlossen. Ein Eingabeanschluss EIN und ein Ausgabeanschluss AUS sind auf zwei sich gegenüberliegenden Seiten der Seitenwand 2 vorgesehen. Drähte W11 bis W14 verbinden den Eingabeanschluss EIN mit dem Schaltungssubstrat P1. Drähte W21 bis W24 verbinden das Schaltungssubstrat P1 mit dem Halbleitersubstrat T1. Drähte W31 bis W34 verbinden das Halbleitersubstrat T1 mit dem Ausgabeanschluss AUS. Das Innere der Seitenwand 2 ist mit einem Deckel 3 abgedeckt.
  • 3 ist eine Draufsicht, welche das Innere der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt. 4 ist ein Diagramm, welches eine Ersatzschaltung der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt. In dem Schaltungssubstrat P1 sind Schaltungsmuster 11 bis 14 vorgesehen. Die Schaltungsmuster 11 bis 14 weisen Reihenkondensatoren C11 bis C14, Parallelkondensatoren C21 bis C24 und mit den Reihenkondensatoren C11 bis C14 jeweils parallel geschaltete Widerstände R11 bis R14 auf. Die Reihenkondensatoren C11 bis C14 und die Widerstände R11 bis R14 bilden eine Stabilisatorschaltung. Die Parallelkondensatoren C21 bis C24 sind ein Teil einer Impedanzanpassungsschaltung. Die Reihenkondensatoren C11 bis C14 und die Parallelkondensatoren C21 bis C24 sind Metall-Isolator-Metall- (MIM-) Kondensatoren. Die Parallelkondensatoren C21 bis C24 sind mit der Unterlage 1 durch Durchgangslöcher verbunden, welche vordere Elektroden mit hintere Elektroden verbinden.
  • Erste Eingangskontaktstellen PD11 bis PD14 sind mit den Eingängen der Schaltungsmuster 11 bis 14 jeweils verbunden. Ein Widerstand R31 ist zwischen den ersten Eingangskontaktstellen PD11 und PD12 angeschlossen. Ein Widerstand R32 ist zwischen den ersten Eingangskontaktstellen PD12 und PD13 angeschlossen. Ein Widerstand R33 ist zwischen den ersten Eingangskontaktstellen PD13 und PD14 angeschlossen. Erste Mikrostreifenleitungen L11 bis L14 verbinden die Ausgänge der Schaltungsmuster 11 bis 14 jeweils mit ersten Ausgangskontaktstellen PD21 bis PD24.
  • In dem Halbleitersubstrat T1 ist ein Feldeffekttransistor vorgesehen. Der Feldeffekttransistor ist in Transistorzellen Tr1 bis Tr4 geteilt. Jede der Transistorzellen Tr1 bis Tr4 weist parallel geschaltete Finger auf. Die Anzahlen der Finger der Transistorzellen Tr1 bis Tr4 sind gleich. Insbesondere sind die Transistorzellen Tr1 bis Tr4 Transistoren mit geerdeter Source, welche jeweils Source-Elektroden S1 bis S4 aufweisen, die mit den hinteren Elektroden durch die Durchgangslöcher verbunden sind. Zweite Eingangskontaktstellen PD32 bis PD34 sind Gate-Kontaktstellen und jeweils mit den Gates der Transistorzellen Tr1 bis Tr4 verbunden. Zweite Eingangskontaktstellen PD41 bis PD44 sind jeweils mit den Drains der Transistorzellen Tr1 bis Tr4 verbunden.
  • Die ersten Drähte W11 bis W14 verbinden den Eingabeanschluss EIN jeweils mit den ersten Eingangskontaktstellen PD11 bis PD14. Die zweiten Drähte W21 bis W24 verbinden die ersten Ausgangskontaktstellen PD21 bis PD24 jeweils mit den zweiten Eingangskontaktstellen PD31 bis PD34. Die dritten Drähte W31 bis W34 verbinden die zweiten Ausgangskontaktstellen PD41 bis PD44 jeweils mit dem Ausgabeanschluss AUS. Die Höhen von zwei benachbarten Drähten der parallel angeordneten Bonding-Drähte sind gleich.
  • Die ersten Mikrostreifenleitungen L11 und L14 sind mit den Schaltungsmustern 11 bis 14, die auf beiden Seiten der in einer Reihe angeordneten Schaltungsmuster 11 bis 14 angeordnet sind, verbunden. Die ersten Mikrostreifenleitungen L11 und L14 sind länger als die anderen ersten Mikrostreifenleitungen L12 und L13. Die Längen und Breiten der ersten Mikrostreifenleitungen L11 und L14 sind so konfiguriert, dass von den Transistorzellen Tr1 bis Tr4 erfasste Impedanzen äquivalent sind.
  • Der Betrieb der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform wird im Vergleich mit dem des Vergleichsbeispiels beschrieben. 5 ist eine Draufsicht, welche das Innere einer Halbleitervorrichtung gemäß dem Vergleichsbeispiel darstellt. 6 ist ein Diagramm, welches eine Ersatzschaltung der Halbleitervorrichtung gemäß dem Vergleichsbeispiel darstellt. In dem Vergleichsbeispiel sind die Höhen der Drähte W21 und W24 größer als die der Drähte W22 und W23, sodass die Summen der Selbstinduktivitäten und der gegenseitigen Induktivitäten für alle Drähte gleich sind. Die Längen der ersten Mikrostreifenleitungen sind gleich, was in der Zeichnung weggelassen wurde.
  • 7 ist ein Diagramm, welches die Ergebnisse der Berechnung von Impedanzen an Knoten ohne Maßnahmen gegen den Unterschied zwischen gegenseitigen Induktivitäten darstellt. 8 ist ein Diagramm, welches die Ergebnisse der Berechnung von Impedanzen an Knoten in dem Vergleichsbeispiel darstellt. 9 ist ein Diagramm, welches die Ergebnisse der Berechnung von Impedanzen an Knoten in der ersten Ausführungsform darstellt. In den Berechnungen wird angenommen, dass die Induktivitäten der Drähte auf beiden Seiten aufgrund des Unterschiedes in gegenseitigen Induktivitäten um 20% kleiner sind als die Induktivitäten der inneren Drähte, und dass für Zs11 bis Zs14 keine Ungleichheit in der Lastimpedanz ist. Die normierte Impedanz in den in den 7 bis 9 gezeigten Smith-Diagrammen ist 5 Ω und die Markierungen x in den Figuren weisen auf die Zielimpedanz hin.
  • Aus 7 ist ersichtlich, dass ohne Maßnahmen die Last- bzw. Verbraucherimpedanzen Zs21 und Zs24 der Transistorzellen auf beiden Seiten aufgrund des Unterschiedes in den Induktivitäten der Drähte von der Zielimpedanz abgebracht werden, was zu einer Ungleichheit in Lastimpedanzen führt. Aus 8 ist ersichtlich, dass alle Lastimpedanzen durch Einstellen der Längen der Drähte auf beiden Seiten angepasst werden können. Aus 9 ist ersichtlich, dass auch in der vorliegenden Ausführungsform, ähnlich zur herkömmlichen Art, die Lastimpedanzen durch Einstellen der Mikrostreifenleitungen angeglichen werden können.
  • Anschließend wird die Gestaltung der Breiten und Längen der ersten Mikrostreifenleitungen L11 und L14 beschrieben. In einem Draht ist bei niedriger Frequenz wie etwa in dem L-Band oder in dem S-Band eine Reiheninduktivitäts-Komponente überwiegend. Die Spur der Reiheninduktivität ist auf einem Kreis konstanten Widerstands in einem Smith-Diagramm grafisch dargestellt. Die Spur der Mikrostreifenleitung ist auf einem Kreis um die charakteristische Impedanz der Leitung herum grafisch dargestellt. Strenggenommen kann demzufolge das Hinzufügen der Mikrostreifenleitung den Mangel an Induktivität des Drahtes nicht ausreichend ergänzen. Dennoch, wenn die charakteristische Impedanz der Mikrostreifenleitung ausreichend hoch ist, kann der Unterschied beinahe vernachlässigt werden. 10 ist ein Diagramm, in welchem die Ergebnisse einer Berechnung der Lastimpedanzen gegen eine Veränderung in charakteristische Impedanzen der Mikrostreifenleitungen der Schaltungsmuster auf beiden Seiten gemäß der ersten Ausführungsform der vorliegenden Erfindung dargestellt werden. Die Längen der Mikrostreifenleitungen wurden angepasst. Die Zielimpedanz kann beinahe erreicht werden, wenn die charakteristische Impedanz 50 Ω oder 100 Ω beträgt. In dem Fall von 10 Ω besteht ein erheblicher Unterschied zur Zielimpedanz. Dementsprechend muss die charakteristische Impedanz der Mikrostreifenleitung 50 Ω oder mehr betragen, um sicherzustellen, dass die Lastimpedanzen ausreichend gleich sind. Andererseits, wenn die charakteristische Impedanz der Leitung 200 Ω überschreitet, ist die Empfindlichkeit der Lastimpedanz in Bezug auf die Länge der Leitung zu hoch. Deshalb ist es bevorzugt, dass die charakteristischen Impedanzen der ersten Mikrostreifenleitungen L11 und L14 50 Ω bis 200 Ω betragen.
  • Wie vorstehend beschrieben sind in der vorliegenden Ausführungsform die ersten Mikrostreifenleitungen L11 und L14, welche mit den Schaltungsmustern 11 und 14 verbunden sind, die auf beiden Seiten der in einer Reihe angeordneten Schaltungsmuster 11 bis 14 angeordnet sind, länger als die anderen ersten Mikrostreifenleitungen L12 und L13. Die Induktivitäten der Mikrostreifenleitungen werden somit für die Drähte mit kleiner gegenseitiger Induktivität addiert und die Summen der Induktivitäten werden gleichgemacht, was die von den Transistorzellen Tr1 bis Tr4 erfassten Impedanzen angleicht. Dadurch können die Lastimpedanzen der Transistorzellen angeglichen werden, ohne dass die Formen der Bonding-Drähte verändert werden, was die Sättigungsleistung, die Effizienz und die Verstärkung verbessern kann. Außerdem kann eine durch Ungleichheit in Lastimpedanzen verursachte Oszillation vermieden werden. Eine Verschlechterung der Charakteristiken und eine Oszillation, welche durch ungleichförmige Vorgänge der Transistorzellen verursacht werden, können nämlich vermieden werden. Des Weiteren ist es nicht notwendig, dass die Bonding-Drähte als lang oder hoch hergestellt werden, was eine Abweichung der Bonding-Drähte vermeiden kann und Herstellungskosten reduzieren kann. Da die Breiten und Längen der Mikrostreifenleitungen frei gestaltet werden können, kann ferner eine optimierende Gestaltung vereinfacht werden. Die ersten Mikrostreifenleitungen L11 und L14 können ferner wie in 3 dargestellt gebogen werden, was eine große Substratgröße verhindert.
  • Die Längen der ersten Mikrostreifenleitungen L11 bis L14 können so konfiguriert werden, dass sie zu den beiden Seiten der Schaltungsmuster 11 bis 14 hin länger sind. Dadurch kann Ungleichheit in den Lastimpedanzen im Vergleich zu dem Fall, in dem nur die Mikrostreifenleitungen auf beiden Seiten lang sind, weiter verbessert werden.
  • Zweite Ausführungsform
  • 11 ist eine Draufsicht, welche eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung darstellt. Das Schaltungssubstrat P1 weist zweite Mikrostreifenleitungen L21 bis L24 auf, welche die Eingänge der Schaltungsmuster 11 bis 14 mit den ersten Eingangskontaktstellen PD11 bis PD14 jeweils verbinden. Die zweiten Mikrostreifenleitungen L21 und L24 sind länger als die anderen zweiten Mikrostreifenleitungen L22 und L23, wobei die zweiten Mikrostreifenleitungen L21 und L24 mit den Schaltungsmustern 11 und 14 verbunden sind, welche auf beiden Seiten der in einer Reihe angeordneten Schaltungsmuster 11 bis 14 angeordnet sind. Dies kann die kleineren gegenseitigen Induktivitäten der Drähte W11 und W14 ergänzen, was die Gleichheit in den Lastimpedanzen mehr verbessern kann, als in der ersten Ausführungsform. Die anderen Auswirkungen sind die gleichen wie die aus der ersten Ausführungsform. Die Längen der zweiten Mikrostreifenleitungen L21 bis L24 können so konfiguriert werden, dass sie zu den beiden Seiten der Schaltungsmuster 11 bis 14 hin länger sind.
  • Dritte Ausführungsform
  • 12 ist eine Draufsicht, welche eine Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung darstellt. Zusätzlich zur Konfiguration in der zweiten Ausführungsform, weist das Halbleitersubstrat T1 dritte Mikrostreifenleitungen L31 bis L34 auf, welche die Ausgänge der Transistorzellen Tr1 bis Tr4 mit den zweiten Ausgangskontaktstellen PD41 bis PD44 jeweils verbinden. Die dritten Mikrostreifenleitungen L31 und L34 sind länger als die anderen dritten Mikrostreifenleitungen L32 und L33, wobei die dritten Mikrostreifenleitungen L31 und L34 mit den Transistorzellen Tr1 und Tr4 verbunden sind, welche auf beiden Seiten der in einer Reihe angeordneten Transistorzellen Tr1 bis Tr4 angeordnet sind. Dies kann die kleineren gegenseitigen Induktivitäten der Drähte W31 und W34 ergänzen, was die Gleichheit in Ausgabe-Lastimpedanzen verbessern kann. Die anderen Auswirkungen sind die gleichen, wie die der ersten und zweiten Ausführungsform. Die Längen der dritten Mikrostreifenleitungen L31 bis L34 können so konfiguriert werden, dass sie zu den beiden Seiten der Transistorzellen Tr1 bis Tr4 hin länger sind.
  • Vierte Ausführungsform
  • 13 ist eine Draufsicht, welche eine Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung darstellt. In der vorliegenden Ausführungsform sind zwei Schaltungssubstrate P1 und P2, welche eine Eingabeanpassungsschaltung bilden, nebeneinander angeordnet. Die Anordnungen in den Schaltungssubstraten P1 und P2 sind die gleichen. In jedem der Schaltungssubstrate P1 und P2 sind erste Kontaktstellen PD21a und PD24a mit den Schaltungsmustern 11 und 14 jeweils über vierte Mikrostreifenleitungen L11a und L14a verbunden. Zweite Kontaktstellen PD21b und PD24b sind mit den Schaltungsmustern 11 und 14 auf beiden Seiten jeweils über fünfte Mikrostreifenleitungen L11b und L14b verbunden, welche länger als die vierten Mikrostreifenleitungen L11a und L14a sind. Die vierten Mikrostreifenleitungen L11a und L14a sind den ersten Mikrostreifenleitungen L12 und L13 ähnlich gestaltet. Die fünften Mikrostreifenleitungen L11b und L14b sind den ersten Mikrostreifenleitungen L11 und L14 aus der ersten Ausführungsform ähnlich gestaltet.
  • In den benachbarten Schaltungsmustern, welche auf inneren Rändern der Schaltungssubstrate P1 und P2 angeordnet sind, sind die zweiten Drähte mit den ersten Kontaktstellen PD2 verbunden, welche mit den kürzeren Mikrostreifenleitungen verbunden sind. In den Schaltungsmustern, welche auf äußeren Rändern der Schaltungssubstrate P1 und P2 angeordnet sind, sind die zweiten Drähten mit den zweiten Kontaktstellen PD2 verbunden, welche mit den längeren Mikrostreifenleitungen verbunden sind.
  • Im Allgemeinen, wenn Schaltungssubstrate in einem Gehäuse eingebaut sind, kann ein langes und dünnes Schaltungssubstrat tendenziell Risse bekommen. Um dies zu bewältigen, kann es ein Verfahren geben, bei welchem das Schaltungssubstrat in zwei Substrate geteilt wird. Außerdem können in diesem Fall, gemäß dieser vierten Ausführungsform, zwei Schaltungssubstrate der gleichen Art nebeneinander angeordnet sein, um die Wahrscheinlichkeit einer Rissbildung zu verringern, und die Auswirkungen ähnlich zu denen der ersten Ausführungsform erhalten werden. Des Weiteren, wenn zwei aus unterschiedlichen Anzahlen von Transistorzellen gebildete Halbleitervorrichtungen entwickelt werden, können diese die Schaltungssubstrate teilen, welche ihre Eingabe-Anpassungsschaltungen bilden. Beispielsweise kann ein Vier-Zellen-Gegenstand, dessen Ausgabeleistung 100 W beträgt, die Konfiguration der ersten Ausführungsform anwenden, und ein Acht-Zellen-Gegenstand, dessen Ausgabeleistung 200 W beträgt, kann die Konfiguration dieser vierten Ausführungsform anwenden. Dadurch können die beiden Gegenstände das zu verwendende Schaltungssubstrat teilen, wodurch niedrige Kosten erreicht werden können. Außerdem können die zweite und dritte Ausführungsform für Variationen dieser angewandt werden.
  • Fünfte Ausführungsform
  • 14 ist eine Draufsicht, welche eine Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung darstellt. 15 ist ein Schaltbild, welches die Halbleitervorrichtung gemäß der fünften Ausführungsform der vorliegenden Erfindung darstellt. Im Unterschied zur ersten Ausführungsform sind die Reihenkondensatoren C11 bis C14 in der vorliegenden Ausführungsform jeweils zwischen den Parallelkondensatoren C21 bis C24 und den ersten Ausgangskontaktstellen PD21 bis PD24 angeschlossen. Es gibt keine Mikrostreifenleitungen für die Korrektur von gegenseitigen Induktivitäten, stattdessen werden die Kapazitäten der Reihenkondensatoren C11 bis C14 angepasst. Wie vorstehend erwähnt, ist die Spur der Reiheninduktivität auf einem Kreis konstanten Widerstands in einem Smith-Diagramm grafisch dargestellt. Gleichermaßen ist die Spur des Reihenkondensators auch auf einem Kreis konstanten Widerstands darin grafisch dargestellt. Das Einstellen von Kapazitäten der Reihenkondensatoren kann auch die Lastimpedanzen in einem bestimmten Frequenzband angleichen.
  • Die Frequenzmerkmale auf dem Kreis konstanten Widerstands sind für den Reihenkondensator und der Reiheninduktivität einander entgegengesetzt. Daher sind die Kapazitäten der Reihenkondensatoren C11 und C14 so konfiguriert, dass sie größer als die Kapazitäten der anderen Reihenkondensatoren C12 und C13 sind, wobei die Reihenkondensatoren C11 und C14 aus den Schaltungsmustern 11 und 14 auf beiden Seiten der in einer Reihe angeordneten Schaltungsmuster 11 bis 14 bestehen, welche eine geringere Induktivität aufweisen. Dadurch können die Lastimpedanzen der Transistorzellen ohne Veränderung der Formen der Bonding-Drähte bei der Grundwellenfrequenz angeglichen werden. Dementsprechend können eine Verschlechterung der Charakteristiken und eine Oszillation, welche durch ungleichförmige Vorgänge der Transistorzellen verursacht werden, vermieden werden. Außerdem können die Sättigungsleistung, die Effizienz und die Verstärkung verbessert werden. Des Weiteren müssen die Bonding-Drähte nicht lang sein, was eine Abweichung der Bonding-Drähte vermeiden und Herstellungskosten verringern kann. Da die Kapazitäten der Reihenkondensatoren frei gestaltet werden können, kann eine optimierende Gestaltung vereinfacht werden.
  • Es sei angemerkt, dass die Reihenkondensatoren C11 bis C14 jeweils mit den zweiten Drähten W21 bis W24 Kaskadenverbindungen bilden müssen, um die vorstehend erwähnten Auswirkungen zu erhalten. Wenn die Parallelkondensatoren C21 bis C24 dazwischen angeschlossen sind, variiert die Spur der Impedanz, was ein Angleichen der Lastimpedanzen verhindert.
  • Die Kapazitäten der Reihenkondensatoren C11 bis C14 der Schaltungsmuster 11 bis 14 können so konfiguriert sein, dass sie zu den beiden Seiten der Schaltungsmuster hin größer sind. Ungleichheit in den Lastimpedanzen kann im Vergleich dazu, dass die Kapazitäten nur der Reihenkondensatoren auf beiden Seiten angepasst werden, weiter verbessert werden.
  • Offensichtlich sind mehrere Modifikationen und Variationen der vorliegenden Erfindung unter Berücksichtigung der vorstehenden Lehren möglich. Es ist deshalb zu verstehen, dass die Erfindung innerhalb des Gültigkeitsbereichs der beigefügten Patentansprüche anders als spezifisch beschrieben Angewandt werden kann.
  • Die gesamte Offenbarung der japanische Patentanmeldung Nr. 2016-188202 , eingereicht am 27. September 2016, einschließlich Beschreibung, Patentansprüchen, Zeichnungen und Zusammenfassung, auf welcher die Priorität der vorliegenden Anmeldung basiert, ist in ihrer Gesamtheit durch Bezugnahme eingeschlossen.

Claims (8)

  1. Halbleitervorrichtung, aufweisend: • einen Eingabeanschluss (EIN); • ein Schaltungssubstrat (P1, P2), welches eine Mehrzahl von Schaltungsmustern (11 bis 14), die einen Parallelkondensator (C21 bis C24) umfassen, eine Mehrzahl von ersten Eingangskontaktstellen (PD11 bis PD14), die jeweils mit Eingängen der Schaltungsmuster (11 bis 14) verbunden sind; eine Mehrzahl von ersten Ausgangskontaktstellen (PD21 bis PD24), und eine Mehrzahl von ersten Mikrostreifenleitungen (L11 bis L14) aufweist, welche jeweils Ausgänge der Schaltungsmuster (11 bis 14) mit den ersten Ausgangskontaktstellen (PD21 bis PD24) verbinden; • ein Halbleitersubstrat (T1), welches eine Mehrzahl von Transistorzellen (Tr1 bis Tr4), eine Mehrzahl von zweiten Eingangskontaktstellen (PD31 bis PD34), die mit Eingängen der Transistorzellen (Tr1 bis Tr4) verbunden sind, und eine Mehrzahl von zweiten Ausgangskontaktstellen (PD41 bis PD44) aufweist, die mit Ausgängen der Transistorzellen (Tr1 bis Tr4) verbunden sind; • einen Ausgabeanschluss (AUS); • eine Mehrzahl von ersten Drähten (W11 bis W14), welche jeweils den Eingabeanschluss (EIN) mit den ersten Eingangskontaktstellen (PD11 bis PD14) verbinden; • eine Mehrzahl von zweiten Drähten (W21 bis W24), welche jeweils die ersten Ausgangskontaktstellen (PD21 bis PD24) mit den zweiten Eingangskontaktstellen (PD31 bis PD34) verbinden; und • eine Mehrzahl von dritten Drähten (W31 bis W34), welche jeweils die zweiten Ausgangskontaktstellen (PD41 bis PD44) mit dem Ausgabeanschluss (AUS) verbinden, • wobei jede der Transistorzellen (Tr1 bis Tr4) eine Mehrzahl von parallel geschalteten Fingern und eine Source-Elektrode aufweist, welche durch ein Durchgangsloch mit einer hinteren Elektrode verbunden ist, • wobei die Anzahlen der Finger der Transistorzellen (Tr1 bis Tr4) gleich sind, und • wobei die ersten Mikrostreifenleitungen (L11, L14), welche mit den Schaltungsmustern (11,14) verbunden sind, die auf beiden Seiten der in einer Reihe angeordneten Schaltungsmuster (11 bis 14) angeordnet sind, länger als die anderen ersten Mikrostreifenleitungen (L12, L13) sind.
  2. Halbleitervorrichtung nach Anspruch 1, wobei das Schaltungssubstrat (P1, P2) eine Mehrzahl von zweiten Mikrostreifenleitungen (L21 bis L24) aufweist, die jeweils Eingänge der Schaltungsmuster (11 bis 14) mit den ersten Eingangskontaktstellen (PD11 bis PD14) verbinden, und die zweiten Mikrostreifenleitungen (L21, L24), welche mit den Schaltungsmustern (11, 14) verbunden sind, die auf beiden Seiten der in einer Reihe angeordneten Schaltungsmuster (11 bis 14) angeordnet sind, länger als die anderen zweiten Mikrostreifenleitungen (L22, L23) sind.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei das Halbleitersubstrat (T1) eine Mehrzahl von dritten Mikrostreifenleitungen (L31 bis L34) aufweist, die jeweils Ausgänge der Transistorzellen (Tr1 bis Tr4) mit den zweiten Ausgangskontaktstellen (PD41 bis PD44) verbinden, und die dritten Mikrostreifenleitungen (L31, L34), welche mit den Transistorzellen (Tr1, Tr4) verbunden sind, die auf beiden Seiten der in einer Reihe angeordneten Transistorzellen (Tr1 bis Tr4) angeordnet sind, länger als die anderen dritten Mikrostreifenleitungen (L32, L33) sind.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei das Schaltungssubtrat ein erstes und ein zweites Substrat (P1, P2) aufweist, welche nebeneinander angeordnet sind, in jedem ersten und zweiten Substrat (P1, P2) erste Kontaktstellen (PD21a, PD24a) mit den Schaltungsmustern (11, 14) auf beiden Seiten durch vierte Mikrostreifenleitungen (L11a, L14a) verbunden sind und zweite Kontaktstellen (PD21b, PD24b) mit den Schaltungsmustern (11, 14) auf beiden Seiten durch fünfte Mikrostreifenleitungen (L11b, L14b), welche länger als die vierten Mikrostreifenleitungen (L11a, L14a) sind, verbunden sind, in den benachbarten Schaltungsmustern (11, 14), welche auf inneren Rändern des ersten und des zweiten Substrats (P1, P2) angeordnet sind, die zweiten Drähte (W21 bis W24) mit den ersten Kontaktstellen (PD21a, PD24a) verbunden sind, und in den Schaltungsmustern (11, 14), welche auf äußeren Rändern des ersten und des zweiten Substrats (P1, P2) angeordnet sind, die zweiten Drähte (W21, W28) mit den zweiten Kontaktstellen (PD21 b, PD24b) verbunden sind.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei Längen der ersten Mikrostreifenleitungen (L11 bis L14) näher kommend zu den beiden Seiten der Schaltungsmuster (11 bis 14) hin länger sind.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei charakteristische Impedanzen der ersten Mikrostreifenleitungen (L11, L14), welche mit den Schaltungsmustern (11, 14) verbunden sind, die auf beiden Seiten der in einer Reihe angeordneten Schaltungsmuster (11 bis 14) angeordnet sind, 50 Ω bis 200 Ω sind.
  7. Halbleitervorrichtung, aufweisend: • einen Eingabeanschluss (EIN); • ein Schaltungssubstrat (P1, P2), welches eine Mehrzahl von Schaltungsmustern (11 bis 14), eine Mehrzahl von ersten Eingangskontaktstellen (PD11 bis PD14), welche jeweils mit Eingängen der Schaltungsmuster (11 bis 14) verbunden sind, und eine Mehrzahl von ersten Ausgangskontaktstellen (PD21 bis PD24) aufweist, welche jeweils mit Ausgängen der Schaltungsmuster (11 bis 14) verbunden sind; • ein Schaltungssubstrat (T1), welches eine Mehrzahl von Transistorzellen (Tr1 bis Tr4), eine Mehrzahl von zweiten Eingangskontaktstellen (PD31 bis PD34), welche mit Eingängen der Transistorzellen (Tr1 bis Tr4) verbunden sind, und eine Mehrzahl von zweiten Ausgangskontaktstellen (PD41 bis PD44) aufweist, welche mit Ausgängen der Transistorzellen (Tr1 bis Tr4) verbunden sind; • einen Ausgabeanschluss (AUS); • eine Mehrzahl von ersten Drähten (W11 bis W14), welche jeweils den Eingabeanschluss (EIN) mit den ersten Eingangskontaktstellen (PD11 bis PD14) verbinden; • eine Mehrzahl von zweiten Drähten (W21 bis W24), welche jeweils die ersten Ausgangskontaktstellen (PD21 bis PD24) mit den zweiten Eingangskontaktstellen (PD31 bis PD34) verbinden; und • eine Mehrzahl von dritten Drähten (W31 bis W34), welche jeweils die zweiten Ausgangskontaktstellen (PD41 bis PD44) mit dem Ausgabeanschluss (AUS) verbinden, • wobei jede der Transistorzellen (Tr1 bis Tr4) eine Mehrzahl von parallel geschalteten Fingern und eine Source-Elektrode aufweist, welche mit einer hinteren Elektrode durch ein Durchgangsloch verbunden ist, • wobei die Anzahlen der Finger der Transistorzellen (Tr1 bis Tr4) gleich sind, • wobei jedes der Schaltungsmuster (11 bis 14) einen Parallelkondensator (C21 bis C24), einen Reihenkondensator (C11 bis C14), welcher zwischen dem Parallelkondensator (C21 bis C24) und der ersten Ausgangskontaktstelle angeschlossen ist, und einen Widerstand (R11 bis R14) aufweist, welcher mit dem Reihenkondensator (C11 bis C14) parallel geschaltet ist, und • wobei Kapazitäten der Reihenkondensatoren (C11, C14) der Schaltungsmuster (11, 14), welche auf beiden Seiten der in einer Reihe angeordneten Schaltungsmuster (11 bis 14) angeordnet sind, größer als die Kapazitäten der anderen Reihenkondensatoren (C12, C13) sind.
  8. Halbleitervorrichtung nach Anspruch 7, wobei die Kapazitäten der Reihenkondensatoren (C11 bis C14) der Schaltungsmuster (11 bis 14) näher kommend zu den beiden Seiten der Schaltungsmuster (11 bis 14) hin größer sind.
DE102017213154.3A 2016-09-27 2017-07-31 Halbleitervorrichtung Active DE102017213154B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-188202 2016-09-27
JP2016188202A JP6658429B2 (ja) 2016-09-27 2016-09-27 半導体装置

Publications (2)

Publication Number Publication Date
DE102017213154A1 DE102017213154A1 (de) 2018-03-29
DE102017213154B4 true DE102017213154B4 (de) 2021-08-12

Family

ID=61564410

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017213154.3A Active DE102017213154B4 (de) 2016-09-27 2017-07-31 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US9972588B2 (de)
JP (1) JP6658429B2 (de)
KR (1) KR101933314B1 (de)
CN (1) CN107871731B (de)
DE (1) DE102017213154B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019202631A1 (ja) * 2018-04-16 2019-10-24 三菱電機株式会社 高周波電力増幅器
US11303254B2 (en) * 2018-05-28 2022-04-12 Mitsubishi Electric Corporation Amplifier
US11469204B2 (en) * 2020-01-15 2022-10-11 Sumitomo Electric Device Innovations, Inc. Semiconductor device
WO2023105662A1 (ja) * 2021-12-08 2023-06-15 三菱電機株式会社 電力増幅器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11238851A (ja) 1998-02-23 1999-08-31 Hitachi Ltd 集積回路装置およびそれを用いた通信機
JP2008022235A (ja) 2006-07-12 2008-01-31 Mitsubishi Electric Corp マイクロ波電力増幅器
JP2010161348A (ja) 2008-12-10 2010-07-22 Toshiba Corp 高周波半導体装置
WO2015101789A1 (en) 2013-12-31 2015-07-09 Diamond Microwave Devices Limited Improved matching techniques for wide-bandgap power transistors
JP2016188202A (ja) 2015-03-13 2016-11-04 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 有機金属化合物及びこれを含む有機発光素子

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63197346A (ja) * 1987-02-12 1988-08-16 Hitachi Ltd 高周波半導体装置
US6621374B2 (en) * 2001-07-19 2003-09-16 Lockheed Martin Corporation Splitter/combiner using artificial transmission lines, and paralleled amplifier using same
JP2003158407A (ja) * 2002-09-17 2003-05-30 Toshiba Corp 半導体の入出力接続構造
DE112005002800B4 (de) * 2004-11-29 2012-06-06 Murata Manufacturing Co., Ltd. Hochfrequenzschaltung und Leistungsverstärker mit derselben
US7764120B2 (en) * 2008-08-19 2010-07-27 Cree, Inc. Integrated circuit with parallel sets of transistor amplifiers having different turn on power levels
JP5648295B2 (ja) * 2010-02-19 2015-01-07 富士通株式会社 インピーダンス変換器、集積回路装置、増幅器および通信機モジュール
GB201105912D0 (en) * 2011-04-07 2011-05-18 Diamond Microwave Devices Ltd Improved matching techniques for power transistors
US8665022B2 (en) * 2011-04-28 2014-03-04 Rf Micro Devices, Inc. Low noise-linear power distributed amplifier
JP6226143B2 (ja) * 2013-03-27 2017-11-08 パナソニックＩｐマネジメント株式会社 半導体デバイス
JP6565130B2 (ja) * 2013-10-31 2019-08-28 三菱電機株式会社 増幅器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11238851A (ja) 1998-02-23 1999-08-31 Hitachi Ltd 集積回路装置およびそれを用いた通信機
JP2008022235A (ja) 2006-07-12 2008-01-31 Mitsubishi Electric Corp マイクロ波電力増幅器
JP2010161348A (ja) 2008-12-10 2010-07-22 Toshiba Corp 高周波半導体装置
WO2015101789A1 (en) 2013-12-31 2015-07-09 Diamond Microwave Devices Limited Improved matching techniques for wide-bandgap power transistors
JP2016188202A (ja) 2015-03-13 2016-11-04 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 有機金属化合物及びこれを含む有機発光素子

Also Published As

Publication number Publication date
KR20180034205A (ko) 2018-04-04
DE102017213154A1 (de) 2018-03-29
CN107871731A (zh) 2018-04-03
US9972588B2 (en) 2018-05-15
KR101933314B1 (ko) 2018-12-27
US20180090456A1 (en) 2018-03-29
JP2018056690A (ja) 2018-04-05
CN107871731B (zh) 2020-06-16
JP6658429B2 (ja) 2020-03-04

Similar Documents

Publication Publication Date Title
DE102017213154B4 (de) Halbleitervorrichtung
DE10392971B4 (de) Filterschaltung
DE60132401T2 (de) Tiefpassfilter
DE69730389T2 (de) Tiefpassfilter mit richtkoppler und tragbares telefon damit
DE102008014930A1 (de) Ausgangsschaltung und Leistungsbauteil
DE102013101768A1 (de) Transformator und elektrische Schaltung
DE102016201244B4 (de) Induktiv gekoppelter transformator mit abstimmbarem impedanzanpassungsnetzwerk
DE10158791B4 (de) Hochfrequenzverstärker und Funkübertragungsvorrichtung
DE10297355T5 (de) Mehrstufiger Hochfrequenz- und Hochleistungssignalverstärker
DE112016007021T5 (de) Störschutzfilterschaltung
DE102014221621B4 (de) Verstärker
DE102015118829A1 (de) Gleichtakt-Unterdrücker auf der Grundlage von Differential-Übertragungsleitung
DE112014006120B4 (de) Filtervorrichtung
WO2017001595A1 (de) Leistungscombiner zur kopplung von hochfrequenzsignalen und leistungscombineranordnung mit einem solchen leistungscombiner
DE102016123932A1 (de) HF-Bauelementpackage mit integriertem Hybridkoppler
DE102007054621A1 (de) Hochfrequenzfilter mit elektromagnetisch gekoppelten Verzweigungsleitungen
DE10102891A1 (de) Hochleistungsverstärker mit Verstärkerelement, dazugehörige Funkübertragungseinrichtung und Meßeinrichtung dafür
DE102010025506A1 (de) Halbleitervorrichtung
DE112018007051T5 (de) Verstärker
DE60118087T2 (de) Hochfrequenzleistungsverstärker
DE4291983C2 (de) Abstimmbare Höchstfrequenz-Bandsperrfiltereinrichtung
DE102017204654B4 (de) Integrierte schaltung
DE102019101888B4 (de) Konfigurierbares mikroakustisches HF-Filter
DE102008011629B4 (de) Verstärker
DE102017200255B4 (de) Leistungsverstärker

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final