JP2005006031A - 増幅器および受信回路 - Google Patents
増幅器および受信回路 Download PDFInfo
- Publication number
- JP2005006031A JP2005006031A JP2003167112A JP2003167112A JP2005006031A JP 2005006031 A JP2005006031 A JP 2005006031A JP 2003167112 A JP2003167112 A JP 2003167112A JP 2003167112 A JP2003167112 A JP 2003167112A JP 2005006031 A JP2005006031 A JP 2005006031A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- signal
- pad
- transistor
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
- Noise Elimination (AREA)
Abstract
【課題】ノイズ電流による雑音指数の劣化を防止することができる低雑音増幅器およびそれを適用した受信回路を提供する。
【解決手段】トランジスタ１１のゲート端子が接続されたパッドＰＤ１１と、パッドＰＤ１１を中心に対称位置に配置され、トランジスタ１１のソース端子が接続されたパッドＰＤ１２，ＰＤ１３と、信号用リードフレームＬＤ１１と、リードフレームＬＤ１１を中心に対称位置に配置されたグランド用リードフレームＬＤ１２，ＬＤ１３と、パッドＰＤ１１とリードＬＤ１１の一端側を接続するワイヤＢＷ１１と、パッドＰＤ１２とリードＬＤ１２の一端側を接続するワイヤＢＷ１２と、パッドＰＤ１３とリードＬＤ１３の一端側を接続するワイヤＢＷ１３とを有し、リードＬＤ１１の他端側が信号入力端子ＴＩＮに接続され、リードＬＤ１２，ＬＤ１３の他端側が基板グランドＧＮＤに接続されている。
【選択図】 図１
【解決手段】トランジスタ１１のゲート端子が接続されたパッドＰＤ１１と、パッドＰＤ１１を中心に対称位置に配置され、トランジスタ１１のソース端子が接続されたパッドＰＤ１２，ＰＤ１３と、信号用リードフレームＬＤ１１と、リードフレームＬＤ１１を中心に対称位置に配置されたグランド用リードフレームＬＤ１２，ＬＤ１３と、パッドＰＤ１１とリードＬＤ１１の一端側を接続するワイヤＢＷ１１と、パッドＰＤ１２とリードＬＤ１２の一端側を接続するワイヤＢＷ１２と、パッドＰＤ１３とリードＬＤ１３の一端側を接続するワイヤＢＷ１３とを有し、リードＬＤ１１の他端側が信号入力端子ＴＩＮに接続され、リードＬＤ１２，ＬＤ１３の他端側が基板グランドＧＮＤに接続されている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、たとえば無線システムの受信機に適用される低雑音増幅器（ＬＮＡ：Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ ）等の増幅器およびそれを用いた受信回路に関するものである。
【０００２】
【従来の技術】
無線受信機に適用される、一般的に高周波信号の低雑音増幅器（以下、ＬＮＡという）においては、増幅素子としてたとえば絶縁ゲート型電界効果トランジスタ（ＭＯＳトランジスタ）が用いられる。
【０００３】
図５は、増幅素子としてＭＯＳトランジスタを適用した低雑音増幅器の概略構成を示す等価回路図である。
この低雑音増幅器１は、増幅素子としてＭＯＳトランジスタ２、インダクタ３、入力整合回路（ＭＴＣ）４、負荷・バイアス回路（ＬＢＣ）５、高周波信号ＲＦの信号入力端子ＴＩＮ、電源電圧ＶＤＤの供給端子ＴＶＤＤ 、および信号出力端子ＴＯＵＴ を有している。
【０００４】
図５に示すように、一般的に高周波信号の低雑音増幅器では、入力整合を容易にするため、および低雑音整合を実現するために、ＭＯＳトランジスタ２のソース端子とグランドＧＮＤ間にインダクタ３を実装する。
このことを「ディジェネレーション」と呼び、ディジェネレーション用のインダクタとしては、チップインダクタ、集積回路（ＩＣ）上に実現したスパイラルインダクタ、もしくはＩＣパッケージのボンドワイヤやリードフレームなどが利用される。
【０００５】
ＩＣパッケージのボンドワイヤやリードフレームを利用したインダクタはＱ値（クオリティファクタ）が高く、高いＱ値により低雑音な増幅器が得られるためしばしば使用される。
【０００６】
図６は、ボンドワイヤとリードフレームを使用した低雑音増幅器の従来のフロントエンド部の構成例を示す図である。
このフロントエンド部においては、ＭＯＳトランジスタ２、負荷・バイアス回路５、信号出力端子ＴＯＵＴ 、ＭＯＳトランジスタ２のゲート端子に接続されたボンドパッドＰＤ１、およびＭＯＳトランジスタ２のソース端子が接続されたボンドパッドＰＤ２が一つのＩＣチップ６に集積化されている。
ＩＣチップ６の信号入力側には、ＩＣの信号用リードフレームＬＤ１と、グランド用リードフレームＬＤ２とが形成されている。信号用リードフレームＬＤ１の一端側とＩＣチップ６のボンドパッドＰＤ１とがボンドワイヤＢＷ１により接続され、グランド用リードフレームＬＤ２の一端側とＩＣチップ６のボンドパッドＰＤ２とがボンドワイヤＢＷ２により接続されている。
そして、リードフレームＬＤ１の他端側が入力整合回路４の入力側に接続され、入力整合回路４の入力側が信号入力端子ＴＩＮに接続されている。また、リードフレームＬＤ２の他端側が基板上のグランドＧＮＤに接続されている。
【０００７】
このような構成において、たとえば１．５ＧＨｚ帯の高周波信号ＲＦが信号入力端子ＴＩＮから入力され、入力整合回路４で整合処理を施された後、リードフレームＬＤ１、ボンドワイヤＢＷ１、ボンドパッドＰＤ１を通しソース接地型のＭＯＳトランジスタ２のゲート端子に供給される。
ソース接地型のＭＯＳトランジスタ２ソース接地型の増幅器（ＭＯＳトランジスタ２）により増幅された信号は、ドレイン側から負荷・バイアス回路５に入力され、次段へと送出される。ＭＯＤトランジスタ２のソース端子はボンドワイヤとリードフレームを介してパッケージが実装されている基板のグランドへと接続されている。
【０００８】
【発明が解決しようとする課題】
ところが、上述した従来の低雑音増幅器１は、以下のような不利益がある。
図６に示すように、今、図６の紙面に対して上側から下側への垂直方向にノイズ磁束が存在すると仮定する。ノイズの発生源としては外来雑音やデジタル回路などである。
そのノイズ磁束が、入力端子ＴＩＮ〜入力ラインのリードフレームＬＤ１およびボンドワイヤＢＷ１〜ＭＯＳトランジスタ２のゲート〜ＭＯＳトランジスタ２のソース〜ボンドワイヤＢＷ２およびリードフレームＬＤ２〜基板グランドＧＮＤで構成されるループの中を通過すると、ノイズ電流が発生する。
そのノイズ電流は、増幅素子であるＭＯＳトランジスタ２で増幅され、次段へと出力される。結果として低雑音増幅器１の雑音指数が劣化する。
【０００９】
また、外来磁束ノイズの中に、低雑音増幅器１の後段に実装されている周波数混合器で使用されるローカル信号成分が含まれていることがある。その成分がループ内でノイズ電流となり、低雑音増幅器１で増幅されて再び周波数混合器に入力されると、周波数混合器の出力でＤＣオフセットを生じてしまう。この現象を一般的にはセルフミキシングと呼ぶ。
【００１０】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、ノイズ電流による雑音指数の劣化を防止することができる低雑音増幅器およびそれを適用した受信回路を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点は、第１の端子とグランドとの間にインダクタが実装され、制御端子に入力される入力信号を増幅して第２の端子から出力するトランジスタを有し、当該トランジスタがチップに集積化されている増幅器であって、上記チップ内に、上記トランジスタの制御端子が接続された信号用パッドと、上記信号用パッドを中心に略対称な位置に配置された少なくとも一組のグランド用パッドと、を有し、上記チップ外に、信号入力経路と、上記信号入力経路を中心として略対称な位置に配置された少なくとも一組のグランド経路と、を有し、上記トランジスタの第１の端子が上記グランド用パッドに接続され、上記信号用パッドと上記信号入力経路がワイヤにより接続され、上記グランド用パッドと同じ側に位置するグランド経路とがそれぞれワイヤにより接続されている。
【００１２】
好適には、上記トランジスタは、信号入力経路に対して略対称となるように２つに分割され、上記２つの分割トランジスタの制御端子が上記信号用パッドに共通に接続され、２つの分割トランジスタの第２の端子同士が接続され、一方の分割トランジスタの第１の端子が信号用パッドを中心として一方側に配置されたグランド用パッドに接続され、他方の分割トランジスタの第１の端子が信号用パッドを中心として他方側に配置されたグランド用パッドに接続されている。
【００１３】
好適には、上記トランジスタは絶縁ゲート型電界効果トランジスタであり、上記第１の端子がソース端子であり、上記第２の端子がドレイン端子であり、上記制御端子がゲート端子である。
【００１４】
本発明の第２の観点は、受信信号を所定の利得をもって増幅する増幅器と、上記増幅器の後段に配置された周波数混合器を有する受信回路であって、上記増幅器は、第１の端子とグランドとの間にインダクタが実装され、制御端子に入力される入力信号を増幅して第２の端子から出力するトランジスタを有し、当該トランジスタがチップに集積化され、上記チップ内に、上記トランジスタの制御端子が接続された信号用パッドと、上記信号用パッドを中心に略対称な位置に配置された少なくとも一組のグランド用パッドと、を有し、上記チップ外に、信号入力経路と、上記信号入力経路を中心として略対称な位置に配置された少なくとも一組のグランド経路と、を有し、上記トランジスタの第１の端子が上記グランド用パッドに接続され、上記信号用パッドと上記信号入力経路がワイヤにより接続され、上記グランド用パッドと同じ側に位置するグランド経路とがそれぞれワイヤにより接続されている。
【００１５】
本発明によれば、ノイズ磁束が、信号入力経路〜ワイヤおよび信号用パッド〜トランジスタのゲート〜トランジスタの第１端子〜一方側のパッド、ワイヤおよびグランド経路〜基板グランドで構成されるループの中を通過することにより発生するノイズ電流と、信号入力経路〜ワイヤおよび信号用パッド〜トランジスタのゲート〜トランジスタの第１端子〜他方側のパッド、ワイヤおよびグランド経路〜基板グランドで構成されるループの中を通過することにより発生するノイズ電流との向きが逆になることから、互いに相殺される。
【００１６】
【発明の実施の形態】
以下、本発明の好適な実施形態を添付図面に関連付けて説明する。
【００１７】
第１実施形態
図１は、本発明に係る低雑音増幅器の第１の実施形態を示す回路図である。
【００１８】
本低雑音増幅器１０は、図１に示すように、増幅素子としてＭＯＳトランジスタ１１、入力整合回路（ＭＴＣ）１２、負荷・バイアス回路（ＬＢＣ）１３、ＭＯＳトランジスタ１１のゲート端子用（信号用）ボンドパッドＰＤ１１、ＭＯＳトランジスタ１１のソース端子用ボンドパッドＰＤ１２，ＰＤ１３、ＩＣの信号用リードフレームＬＤ１１と、グランド用リードフレームＬＤ１２，ＬＤ１３、高周波信号ＲＦの信号入力端子ＴＩＮ、および信号出力端子ＴＯＵＴ を有する。
【００１９】
これらの構成要素のうち、増幅素子としてＭＯＳトランジスタ１１、負荷・バイアス回路１３、ＭＯＳトランジスタ１１のゲート端子用ボンドパッドＰＤ１１、ＭＯＳトランジスタ１１のソース端子用ボンドパッドＰＤ１２，ＰＤ１３、および信号出力端子ＴＯＵＴ が一つのＩＣチップ１４に集積化されている。
また、信号入力端子ＴＩＮから信号用リードフレームＬＤ１１に至る経路により本発明の信号入力経路が構成され、グランド用リードフレームＬＤ１２により一方側のグランド経路が構成され、グランド用リードフレームＬＤ１３により他方側のグランド経路が構成される。
【００２０】
ＩＣチップ１４の信号入力側には、ＩＣの信号用リードフレームＬＤ１１と、グランド用リードフレームＬＤ１２，１３とが、信号用リードフレームＬＤ１１を挟んで（中心に）対称となるように形成されている。信号用リードフレームＬＤ１１の一端側とＩＣチップ１４のボンドパッドＰＤ１１とがボンドワイヤＢＷ１１により接続され、グランド用リードフレームＬＤ１２の一端側とＩＣチップ１４のボンドパッドＰＤ１２とがボンドワイヤＢＷ１２により接続され、グランド用リードフレームＬＤ１３の一端側とＩＣチップ１４のボンドパッドＰＤ１３とがボンドワイヤＢＷ１３により接続されている。
そして、リードフレームＬＤ１１の他端側が入力整合回路１２の入力側に接続され、入力整合回路１２の入力側が信号入力端子ＴＩＮに接続されている。また、リードフレームＬＤ１２の他端側が基板上のグランドＧＮＤに接続され、同様に、リードフレームＬＤ１３の他端側が基板上のグランドＧＮＤに接続され、リードフレームＬＤ１２とリードフレームＬＤ１３の他端側同士が接続されている。
【００２１】
図１の低雑音増幅器１０の等価回路は図５に示す回路のようになる。すなわち、低雑音増幅器１０は、ＭＯＳトランジスタ１１のソース端子とグランドＧＮＤ間にディジェネレーション用のインダクタを実装しており、このディジェネレーション用のインダクタをＩＣパッケージのボンドワイヤやリードフレームなどを利用した回路として構成されている。
すなわち、増幅素子としてのＭＯＳトランジスタ１１のソース端子からの経路を、信号入力用ボンドパッドＰＤ１１を囲むようにしてＩＣチップ１４上の２つに分割し、信号入力経路に対してほぼ対称になるようにボンドパッドＰＤ１２，ＰＤ１３、ボンドワイヤＢＷ１２，ＢＷ１３、およびリードフレームＬＤ１２，ＬＤ１３を配置し、ディジェネレーションの経路を２つにしている。
【００２２】
このような構成において、図１の紙面に対して上側から下側への垂直方向にノイズ磁束が存在すると仮定する。ノイズの発生源としては外来雑音やデジタル回路などである。
そのノイズ磁束が、入力端子ＴＩＮ〜入力ラインのリードフレームＬＤ１１およびボンドワイヤＢＷ１１〜ＭＯＳトランジスタ１１のゲート〜ＭＯＳトランジスタ１１のソース〜ボンドワイヤＢＷ１２およびリードフレームＬＤ１２〜基板グランドＧＮＤで構成されるループの中を通過することにより発生するノイズ電流ＮＩ１１と、入力端子ＴＩＮ〜入力ラインのリードフレームＬＤ１１およびボンドワイヤＢＷ１１〜ＭＯＳトランジスタ１１のゲート〜ＭＯＳトランジスタ１１のソース〜ボンドワイヤＢＷ１３およびリードフレームＬＤ１３〜基板グランドＧＮＤで構成されるループの中を通過することにより発生するノイズ電流ＮＩ１２とのループが、図１に示すように、略対称となり、ノイズ電流ＮＩ１１とノイズ電流ＮＩ１２との向きが逆になることから、互いに相殺される。
【００２３】
以上説明したように、本第１の実施形態によれば、ＭＯＳトランジスタ１１と、ＭＯＳトランジスタ１１のゲート端子に接続されたボンドパッドＰＤ１１と、ボンドパッドＰＤ１１を挟んで（中心に）対称位置に配置され、ＭＯＳトランジスタ１１のソース端子が接続されたボンドパッドＰＤ１２，ＰＤ１３と、信号入力用リードフレームＬＤ１１と、信号入力用リードフレームＬＤ１１を挟んで（中心に）対称位置に配置されたグランド用リードフレームＬＤ１２，ＬＤ１３と、ボンドパッドＰＤ１１と信号入力用リードフレームＬＤ１１の一端側を接続するボンドワイヤＢＷ１１と、ボンドパッドＰＤ１２とグランド用リードフレームＬＤ１２の一端側を接続するボンドワイヤＢＷ１２と、ボンドパッドＰＤ１３とグランド用リードフレームＬＤ１３の一端側を接続するボンドワイヤＢＷ１３とを有し、信号用リードフレームＬＤ１１の他端側が信号入力端子ＴＩＮに接続され、グランド用リードフレームＬＤ１２，ＬＤ１３の他端側が基板グランドＧＮＤに接続され電気的に接続されていることから、以下の効果を得ることができる。
【００２４】
ノイズ磁束は、２つのループに対してほぼ同様に通過するため、それぞれのループで発生したノイズ電流は信号の入力経路で相殺される。
ＭＯＳトランジスタ１１による増幅部にはノイズ電流が入力されないためノイズ指数が劣化しない。
また、ローカル成分を含んだノイズ磁束が存在していた場合でも、次段の周波数混合器でのＤＣオフセット発生を低減することができる。
結果として外来雑音に強い低雑音増幅器が得られるという利点がある。
【００２５】
なお、本実施形態においては、ディジェネレーションの経路を２つとしたが、２つでなくとも信号入力経路に対して対称となっていれば同様の効果が得られる。
また、増幅素子としてＭＯＳトランジスタを使用した場合を例に説明したが、バイポーラトランジスタを増幅素子として使用した場合においても、ゲートをベース、ドレインをコレクタ、及びソースをエミッタと置き換えれば同様の効果を得ることができる。
【００２６】
なお、入力整合回路１２は、図１のように信号入力端子の後段（基板上）に実装する他に、ＩＣチップ１４上のＭＯＳトランジスタ１１のゲート前段に実装することも可能である。
【００２７】
第２実施形態
図２は、本発明に係る低雑音増幅器の第２の実施形態を示す回路図である。
【００２８】
本第２の実施形態の低雑音増幅器１０Ａが上述した第１の実施形態の低雑音増幅器１０と異なる点は、増幅素子としてＭＯＳトランジスタを１１ａと１１ｂとに２分割し、入力部のゲート端子と出力部につながるドレイン端子を中心として略完全に線対称になるようにソース端子およびボンドパッドへの経路を配置したことにある。
【００２９】
具体的には、分割ＭＯＳトランジスタ１１ａのソース端子をボンドパッドＰＤ１２に接続し、分割ＭＯＳトランジスタ１１ｂのソース端子をボンドパッドＰＤ１３に接続し、２つの分割ＭＯＳトランジスタ１１ａ，１１ｂのゲート端子をボンドパッドＰＤ１１に共通に接続し、ＭＯＳトランジスタ１１ａ，１１ｂのドレイン同士の接続点を負荷・バイアス回路１３の入力側に接続している。
その他の構成は、第１の実施形態に係る図１の低雑音増幅器と同様である。
【００３０】
本第２の実施形態によれば、上述した第１の実施形態の効果と同様の効果を得ることができる。
【００３１】
図３は、上述した実施形態に係る低雑音増幅器と従来の低雑音増幅器の周波数に対する雑音指数（ＮＦ：Ｎｏｉｓｅ Ｆｉｇｕｒｅ）特性を示す図である。
図３において、横軸は周波数（中心周波数、（たとえば１．５８ＧＨｚ）からのオフセット）を示し、縦軸が雑音指数ＮＦを示している。
また、図３中、Ａで示す曲線が実施形態に係る低雑音増幅器の特性を、Ｂで示す曲線が従来の低雑音増幅器の特性を示している。
【００３２】
ディジタル回路と低雑音増幅器が同一チップ上に実装されている場合など、強いディジタルノイズが存在する環境下においては、そのディジタルノイズによる影響で低雑音増幅器の雑音指数ＮＦが劣化している。
図３に示すように、従来例ではディジタルノイズに起因するノイズ磁束によりＮＦが大きく劣化しているが、本実施形態に係る低雑音増幅器ではノイズ起電流発生ループのキャンセルにより劣化を減少させている。
【００３３】
第３実施形態
図４は、本発明に係る低雑音増幅器が適用される無線システムの受信系フロントエンド部の構成例を示す回路図である。
【００３４】
この受信系フロントエンド部１００は、図３に示すように、アンテナ１０１、ＳＡＷフィルタ１０２、整合回路（ＭＴＣ）１０３、低雑音増幅器（ＬＮＡ）１０４、第１の局部発振器としての第１のＶＣＯ１０５、第１のＰＬＬ１０６、第１のループフィルタ１０７、第２の局部発振器としての第２のＶＣＯ１０８、第２のＰＬＬ１０９、第２のループフィルタ１１０、ミキサ１１１〜１１４、バンドパスフィルタ（ＢＰＦ）１１５〜１１７、合成器１１８、および比較器１１９を有する。
そして、図１の低雑音増幅器１０または図２の低雑音増幅器１０Ａが低雑音増幅器（ＬＮＡ）１０４として適用される。
【００３５】
受信系フロントエンド部１００は、低雑音増幅器（ＬＮＡ）１０４、第１のＶＣＯ１０５、第１のＰＬＬ１０６、第２のＶＣＯ１０８、第２のＰＬＬ１０９、ミキサ１１１〜１１４、バンドパスフィルタ（ＢＰＦ）１１５〜１１７、合成器１１８、および比較器１１９が１チップに集積化されている。
そして、全段の高周波側のＲＦ部と後段の中間周波（ＩＦ）部とが縦続された構成を有する。
ＲＦ部は、低雑音増幅器１０４、第１のＶＣＯ１０５、第１のＰＬＬ１０６、第１のループフィルタ１０７、ミキサ１１１，１１２、バンドパスフィルタ１１５，１１６を含む。
また、ＩＦ部は、第２のＶＣＯ１０８、第２のＰＬＬ１０９、第２のループフィルタ１１０、ミキサ１１３，１１４、合成器１１８、バンドパスフィルタ１１１１７、および比較器１１９を含む。
【００３６】
第１のＶＣＯ１０５は、水晶発振器による基準クロックＣＬＫに位相同期した第１のＰＬＬ１０６の出力を第１のループフィルタ１０７の出力信号に応じて、周波数１５７３ＭＨｚの第１の発振信号をミキサ１１１および１１２に供給する。
【００３７】
第２のＶＣＯ１０８は、水晶発振器による基準クロックＣＬＫに位相同期した第２のＰＬＬ１０９の出力を第２のループフィルタ１１０の出力信号に応じて、周波数３ＭＨｚの第２の発振信号をミキサ１１３および１１４に供給する。
【００３８】
この受信系フロントエンド部１００においては、たとえば周波数１５７５ＭＨｚの無線信号ＲＦがアンテナ１０１で受信され、ＳＡＷフィルタ１０２、整合回路１０３、さらに低雑音増幅器１０４を介してミキサ１１１，１１２に入力される。
そして、ミキサ１１１，１１２において、第１のＶＣＯ１０５による第１の発振信号とミキシングされ、バンドパスフィルタ１１５，１１６を通して２ＭＨｚの第１中間周波が抽出され、ミキサ１１３，１１４に入力される。
ミキサ１１３，１１４において、第２のＶＣＯ１０８による第２の発振信号とミキシングされた後、合成器１１８で合成され、バンドパスフィルタ１１７を通して１ＭＨｚの第２中間周波が得られる。
そして、バンドパスフィルタ１１７の出力に基づいて比較器１１９のデータが、図示しないベースバンド処理部に出力される。
【００３９】
このように、受信系フロントエンド部１００は、ローカル成分を含んだノイズ磁束が存在していた場合でも、次段の周波数混合器でのＤＣオフセット発生を低減することができ、高精度の受信処理を実現できる利点がある。
【００４０】
【発明の効果】
以上説明したように、本発明によれば、ノイズ磁束は、略対称の複数のループに対してほぼ同様に通過するため、それぞれのループで発生したノイズ電流は信号の入力経路で相殺される。
トランジスタによる増幅部にはノイズ電流が入力されないためノイズ指数が劣化しない。
また、ローカル成分を含んだノイズ磁束が存在していた場合でも、次段の周波数混合器でのＤＣオフセット発生を低減することができる。
その結果、外来雑音に強い低雑音増幅器が得られるという利点がある。
【図面の簡単な説明】
【図１】本発明に係る低雑音増幅器の第１の実施形態を示す回路図である。
【図２】本発明に係る低雑音増幅器の第２の実施形態を示す回路図である。
【図３】本実施形態に係る低雑音増幅器と従来の低雑音増幅器の周波数に対する雑音指数（ＮＦ）特性を示す図である。
【図４】本発明に係る駆動回路が適用される無線システムの受信系フロントエンド部の構成例を示す回路図である。
【図５】一般的な低雑音増幅器の構成例を示す等価回路図である。
【図６】ボンドワイヤとリードフレームを使用した低雑音増幅器の従来のフロントエンド部の構成例を示す図である。
【符号の説明】
１０，１０Ａ…低雑音増幅器、１１…ＭＯＳトランジスタ、１２…入力整合回路（ＭＴＣ）、１３…負荷・バイアス回路（ＬＢＣ）、１４，１４Ａ…ＩＣチップ、ＰＤ１１…ゲート端子用ボンドパッド、ＰＤ１２，ＰＤ１３…ソース端子用ボンドパッド、ＬＤ１１…信号用リードフレーム、ＬＤ１２，ＬＤ１３…グランド用リードフレーム、ＴＩＮ…高周波信号ＲＦの信号入力端子、ＴＯＵＴ …信号出力端子、１００…受信系フロントエンド部、１０１…アンテナ、１０２…ＳＡＷフィルタ、１０３…整合回路（ＭＴＣ）、１０４…低雑音増幅器（ＬＮＡ）、１０５…第１のＶＣＯ、１０６…第１のＰＬＬ、１０７…第１のループフィルタ、１０８…第２のＶＣＯ、１０９…第２のＰＬＬ、１１０…第２のロープフィルタ、１１１〜１１４…ミキサ、１１５〜１１７…バンドパスフィルタ（ＢＰＦ）、１１８…合成器、１１９…比較器。
【発明の属する技術分野】
本発明は、たとえば無線システムの受信機に適用される低雑音増幅器（ＬＮＡ：Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ ）等の増幅器およびそれを用いた受信回路に関するものである。
【０００２】
【従来の技術】
無線受信機に適用される、一般的に高周波信号の低雑音増幅器（以下、ＬＮＡという）においては、増幅素子としてたとえば絶縁ゲート型電界効果トランジスタ（ＭＯＳトランジスタ）が用いられる。
【０００３】
図５は、増幅素子としてＭＯＳトランジスタを適用した低雑音増幅器の概略構成を示す等価回路図である。
この低雑音増幅器１は、増幅素子としてＭＯＳトランジスタ２、インダクタ３、入力整合回路（ＭＴＣ）４、負荷・バイアス回路（ＬＢＣ）５、高周波信号ＲＦの信号入力端子ＴＩＮ、電源電圧ＶＤＤの供給端子ＴＶＤＤ 、および信号出力端子ＴＯＵＴ を有している。
【０００４】
図５に示すように、一般的に高周波信号の低雑音増幅器では、入力整合を容易にするため、および低雑音整合を実現するために、ＭＯＳトランジスタ２のソース端子とグランドＧＮＤ間にインダクタ３を実装する。
このことを「ディジェネレーション」と呼び、ディジェネレーション用のインダクタとしては、チップインダクタ、集積回路（ＩＣ）上に実現したスパイラルインダクタ、もしくはＩＣパッケージのボンドワイヤやリードフレームなどが利用される。
【０００５】
ＩＣパッケージのボンドワイヤやリードフレームを利用したインダクタはＱ値（クオリティファクタ）が高く、高いＱ値により低雑音な増幅器が得られるためしばしば使用される。
【０００６】
図６は、ボンドワイヤとリードフレームを使用した低雑音増幅器の従来のフロントエンド部の構成例を示す図である。
このフロントエンド部においては、ＭＯＳトランジスタ２、負荷・バイアス回路５、信号出力端子ＴＯＵＴ 、ＭＯＳトランジスタ２のゲート端子に接続されたボンドパッドＰＤ１、およびＭＯＳトランジスタ２のソース端子が接続されたボンドパッドＰＤ２が一つのＩＣチップ６に集積化されている。
ＩＣチップ６の信号入力側には、ＩＣの信号用リードフレームＬＤ１と、グランド用リードフレームＬＤ２とが形成されている。信号用リードフレームＬＤ１の一端側とＩＣチップ６のボンドパッドＰＤ１とがボンドワイヤＢＷ１により接続され、グランド用リードフレームＬＤ２の一端側とＩＣチップ６のボンドパッドＰＤ２とがボンドワイヤＢＷ２により接続されている。
そして、リードフレームＬＤ１の他端側が入力整合回路４の入力側に接続され、入力整合回路４の入力側が信号入力端子ＴＩＮに接続されている。また、リードフレームＬＤ２の他端側が基板上のグランドＧＮＤに接続されている。
【０００７】
このような構成において、たとえば１．５ＧＨｚ帯の高周波信号ＲＦが信号入力端子ＴＩＮから入力され、入力整合回路４で整合処理を施された後、リードフレームＬＤ１、ボンドワイヤＢＷ１、ボンドパッドＰＤ１を通しソース接地型のＭＯＳトランジスタ２のゲート端子に供給される。
ソース接地型のＭＯＳトランジスタ２ソース接地型の増幅器（ＭＯＳトランジスタ２）により増幅された信号は、ドレイン側から負荷・バイアス回路５に入力され、次段へと送出される。ＭＯＤトランジスタ２のソース端子はボンドワイヤとリードフレームを介してパッケージが実装されている基板のグランドへと接続されている。
【０００８】
【発明が解決しようとする課題】
ところが、上述した従来の低雑音増幅器１は、以下のような不利益がある。
図６に示すように、今、図６の紙面に対して上側から下側への垂直方向にノイズ磁束が存在すると仮定する。ノイズの発生源としては外来雑音やデジタル回路などである。
そのノイズ磁束が、入力端子ＴＩＮ〜入力ラインのリードフレームＬＤ１およびボンドワイヤＢＷ１〜ＭＯＳトランジスタ２のゲート〜ＭＯＳトランジスタ２のソース〜ボンドワイヤＢＷ２およびリードフレームＬＤ２〜基板グランドＧＮＤで構成されるループの中を通過すると、ノイズ電流が発生する。
そのノイズ電流は、増幅素子であるＭＯＳトランジスタ２で増幅され、次段へと出力される。結果として低雑音増幅器１の雑音指数が劣化する。
【０００９】
また、外来磁束ノイズの中に、低雑音増幅器１の後段に実装されている周波数混合器で使用されるローカル信号成分が含まれていることがある。その成分がループ内でノイズ電流となり、低雑音増幅器１で増幅されて再び周波数混合器に入力されると、周波数混合器の出力でＤＣオフセットを生じてしまう。この現象を一般的にはセルフミキシングと呼ぶ。
【００１０】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、ノイズ電流による雑音指数の劣化を防止することができる低雑音増幅器およびそれを適用した受信回路を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点は、第１の端子とグランドとの間にインダクタが実装され、制御端子に入力される入力信号を増幅して第２の端子から出力するトランジスタを有し、当該トランジスタがチップに集積化されている増幅器であって、上記チップ内に、上記トランジスタの制御端子が接続された信号用パッドと、上記信号用パッドを中心に略対称な位置に配置された少なくとも一組のグランド用パッドと、を有し、上記チップ外に、信号入力経路と、上記信号入力経路を中心として略対称な位置に配置された少なくとも一組のグランド経路と、を有し、上記トランジスタの第１の端子が上記グランド用パッドに接続され、上記信号用パッドと上記信号入力経路がワイヤにより接続され、上記グランド用パッドと同じ側に位置するグランド経路とがそれぞれワイヤにより接続されている。
【００１２】
好適には、上記トランジスタは、信号入力経路に対して略対称となるように２つに分割され、上記２つの分割トランジスタの制御端子が上記信号用パッドに共通に接続され、２つの分割トランジスタの第２の端子同士が接続され、一方の分割トランジスタの第１の端子が信号用パッドを中心として一方側に配置されたグランド用パッドに接続され、他方の分割トランジスタの第１の端子が信号用パッドを中心として他方側に配置されたグランド用パッドに接続されている。
【００１３】
好適には、上記トランジスタは絶縁ゲート型電界効果トランジスタであり、上記第１の端子がソース端子であり、上記第２の端子がドレイン端子であり、上記制御端子がゲート端子である。
【００１４】
本発明の第２の観点は、受信信号を所定の利得をもって増幅する増幅器と、上記増幅器の後段に配置された周波数混合器を有する受信回路であって、上記増幅器は、第１の端子とグランドとの間にインダクタが実装され、制御端子に入力される入力信号を増幅して第２の端子から出力するトランジスタを有し、当該トランジスタがチップに集積化され、上記チップ内に、上記トランジスタの制御端子が接続された信号用パッドと、上記信号用パッドを中心に略対称な位置に配置された少なくとも一組のグランド用パッドと、を有し、上記チップ外に、信号入力経路と、上記信号入力経路を中心として略対称な位置に配置された少なくとも一組のグランド経路と、を有し、上記トランジスタの第１の端子が上記グランド用パッドに接続され、上記信号用パッドと上記信号入力経路がワイヤにより接続され、上記グランド用パッドと同じ側に位置するグランド経路とがそれぞれワイヤにより接続されている。
【００１５】
本発明によれば、ノイズ磁束が、信号入力経路〜ワイヤおよび信号用パッド〜トランジスタのゲート〜トランジスタの第１端子〜一方側のパッド、ワイヤおよびグランド経路〜基板グランドで構成されるループの中を通過することにより発生するノイズ電流と、信号入力経路〜ワイヤおよび信号用パッド〜トランジスタのゲート〜トランジスタの第１端子〜他方側のパッド、ワイヤおよびグランド経路〜基板グランドで構成されるループの中を通過することにより発生するノイズ電流との向きが逆になることから、互いに相殺される。
【００１６】
【発明の実施の形態】
以下、本発明の好適な実施形態を添付図面に関連付けて説明する。
【００１７】
第１実施形態
図１は、本発明に係る低雑音増幅器の第１の実施形態を示す回路図である。
【００１８】
本低雑音増幅器１０は、図１に示すように、増幅素子としてＭＯＳトランジスタ１１、入力整合回路（ＭＴＣ）１２、負荷・バイアス回路（ＬＢＣ）１３、ＭＯＳトランジスタ１１のゲート端子用（信号用）ボンドパッドＰＤ１１、ＭＯＳトランジスタ１１のソース端子用ボンドパッドＰＤ１２，ＰＤ１３、ＩＣの信号用リードフレームＬＤ１１と、グランド用リードフレームＬＤ１２，ＬＤ１３、高周波信号ＲＦの信号入力端子ＴＩＮ、および信号出力端子ＴＯＵＴ を有する。
【００１９】
これらの構成要素のうち、増幅素子としてＭＯＳトランジスタ１１、負荷・バイアス回路１３、ＭＯＳトランジスタ１１のゲート端子用ボンドパッドＰＤ１１、ＭＯＳトランジスタ１１のソース端子用ボンドパッドＰＤ１２，ＰＤ１３、および信号出力端子ＴＯＵＴ が一つのＩＣチップ１４に集積化されている。
また、信号入力端子ＴＩＮから信号用リードフレームＬＤ１１に至る経路により本発明の信号入力経路が構成され、グランド用リードフレームＬＤ１２により一方側のグランド経路が構成され、グランド用リードフレームＬＤ１３により他方側のグランド経路が構成される。
【００２０】
ＩＣチップ１４の信号入力側には、ＩＣの信号用リードフレームＬＤ１１と、グランド用リードフレームＬＤ１２，１３とが、信号用リードフレームＬＤ１１を挟んで（中心に）対称となるように形成されている。信号用リードフレームＬＤ１１の一端側とＩＣチップ１４のボンドパッドＰＤ１１とがボンドワイヤＢＷ１１により接続され、グランド用リードフレームＬＤ１２の一端側とＩＣチップ１４のボンドパッドＰＤ１２とがボンドワイヤＢＷ１２により接続され、グランド用リードフレームＬＤ１３の一端側とＩＣチップ１４のボンドパッドＰＤ１３とがボンドワイヤＢＷ１３により接続されている。
そして、リードフレームＬＤ１１の他端側が入力整合回路１２の入力側に接続され、入力整合回路１２の入力側が信号入力端子ＴＩＮに接続されている。また、リードフレームＬＤ１２の他端側が基板上のグランドＧＮＤに接続され、同様に、リードフレームＬＤ１３の他端側が基板上のグランドＧＮＤに接続され、リードフレームＬＤ１２とリードフレームＬＤ１３の他端側同士が接続されている。
【００２１】
図１の低雑音増幅器１０の等価回路は図５に示す回路のようになる。すなわち、低雑音増幅器１０は、ＭＯＳトランジスタ１１のソース端子とグランドＧＮＤ間にディジェネレーション用のインダクタを実装しており、このディジェネレーション用のインダクタをＩＣパッケージのボンドワイヤやリードフレームなどを利用した回路として構成されている。
すなわち、増幅素子としてのＭＯＳトランジスタ１１のソース端子からの経路を、信号入力用ボンドパッドＰＤ１１を囲むようにしてＩＣチップ１４上の２つに分割し、信号入力経路に対してほぼ対称になるようにボンドパッドＰＤ１２，ＰＤ１３、ボンドワイヤＢＷ１２，ＢＷ１３、およびリードフレームＬＤ１２，ＬＤ１３を配置し、ディジェネレーションの経路を２つにしている。
【００２２】
このような構成において、図１の紙面に対して上側から下側への垂直方向にノイズ磁束が存在すると仮定する。ノイズの発生源としては外来雑音やデジタル回路などである。
そのノイズ磁束が、入力端子ＴＩＮ〜入力ラインのリードフレームＬＤ１１およびボンドワイヤＢＷ１１〜ＭＯＳトランジスタ１１のゲート〜ＭＯＳトランジスタ１１のソース〜ボンドワイヤＢＷ１２およびリードフレームＬＤ１２〜基板グランドＧＮＤで構成されるループの中を通過することにより発生するノイズ電流ＮＩ１１と、入力端子ＴＩＮ〜入力ラインのリードフレームＬＤ１１およびボンドワイヤＢＷ１１〜ＭＯＳトランジスタ１１のゲート〜ＭＯＳトランジスタ１１のソース〜ボンドワイヤＢＷ１３およびリードフレームＬＤ１３〜基板グランドＧＮＤで構成されるループの中を通過することにより発生するノイズ電流ＮＩ１２とのループが、図１に示すように、略対称となり、ノイズ電流ＮＩ１１とノイズ電流ＮＩ１２との向きが逆になることから、互いに相殺される。
【００２３】
以上説明したように、本第１の実施形態によれば、ＭＯＳトランジスタ１１と、ＭＯＳトランジスタ１１のゲート端子に接続されたボンドパッドＰＤ１１と、ボンドパッドＰＤ１１を挟んで（中心に）対称位置に配置され、ＭＯＳトランジスタ１１のソース端子が接続されたボンドパッドＰＤ１２，ＰＤ１３と、信号入力用リードフレームＬＤ１１と、信号入力用リードフレームＬＤ１１を挟んで（中心に）対称位置に配置されたグランド用リードフレームＬＤ１２，ＬＤ１３と、ボンドパッドＰＤ１１と信号入力用リードフレームＬＤ１１の一端側を接続するボンドワイヤＢＷ１１と、ボンドパッドＰＤ１２とグランド用リードフレームＬＤ１２の一端側を接続するボンドワイヤＢＷ１２と、ボンドパッドＰＤ１３とグランド用リードフレームＬＤ１３の一端側を接続するボンドワイヤＢＷ１３とを有し、信号用リードフレームＬＤ１１の他端側が信号入力端子ＴＩＮに接続され、グランド用リードフレームＬＤ１２，ＬＤ１３の他端側が基板グランドＧＮＤに接続され電気的に接続されていることから、以下の効果を得ることができる。
【００２４】
ノイズ磁束は、２つのループに対してほぼ同様に通過するため、それぞれのループで発生したノイズ電流は信号の入力経路で相殺される。
ＭＯＳトランジスタ１１による増幅部にはノイズ電流が入力されないためノイズ指数が劣化しない。
また、ローカル成分を含んだノイズ磁束が存在していた場合でも、次段の周波数混合器でのＤＣオフセット発生を低減することができる。
結果として外来雑音に強い低雑音増幅器が得られるという利点がある。
【００２５】
なお、本実施形態においては、ディジェネレーションの経路を２つとしたが、２つでなくとも信号入力経路に対して対称となっていれば同様の効果が得られる。
また、増幅素子としてＭＯＳトランジスタを使用した場合を例に説明したが、バイポーラトランジスタを増幅素子として使用した場合においても、ゲートをベース、ドレインをコレクタ、及びソースをエミッタと置き換えれば同様の効果を得ることができる。
【００２６】
なお、入力整合回路１２は、図１のように信号入力端子の後段（基板上）に実装する他に、ＩＣチップ１４上のＭＯＳトランジスタ１１のゲート前段に実装することも可能である。
【００２７】
第２実施形態
図２は、本発明に係る低雑音増幅器の第２の実施形態を示す回路図である。
【００２８】
本第２の実施形態の低雑音増幅器１０Ａが上述した第１の実施形態の低雑音増幅器１０と異なる点は、増幅素子としてＭＯＳトランジスタを１１ａと１１ｂとに２分割し、入力部のゲート端子と出力部につながるドレイン端子を中心として略完全に線対称になるようにソース端子およびボンドパッドへの経路を配置したことにある。
【００２９】
具体的には、分割ＭＯＳトランジスタ１１ａのソース端子をボンドパッドＰＤ１２に接続し、分割ＭＯＳトランジスタ１１ｂのソース端子をボンドパッドＰＤ１３に接続し、２つの分割ＭＯＳトランジスタ１１ａ，１１ｂのゲート端子をボンドパッドＰＤ１１に共通に接続し、ＭＯＳトランジスタ１１ａ，１１ｂのドレイン同士の接続点を負荷・バイアス回路１３の入力側に接続している。
その他の構成は、第１の実施形態に係る図１の低雑音増幅器と同様である。
【００３０】
本第２の実施形態によれば、上述した第１の実施形態の効果と同様の効果を得ることができる。
【００３１】
図３は、上述した実施形態に係る低雑音増幅器と従来の低雑音増幅器の周波数に対する雑音指数（ＮＦ：Ｎｏｉｓｅ Ｆｉｇｕｒｅ）特性を示す図である。
図３において、横軸は周波数（中心周波数、（たとえば１．５８ＧＨｚ）からのオフセット）を示し、縦軸が雑音指数ＮＦを示している。
また、図３中、Ａで示す曲線が実施形態に係る低雑音増幅器の特性を、Ｂで示す曲線が従来の低雑音増幅器の特性を示している。
【００３２】
ディジタル回路と低雑音増幅器が同一チップ上に実装されている場合など、強いディジタルノイズが存在する環境下においては、そのディジタルノイズによる影響で低雑音増幅器の雑音指数ＮＦが劣化している。
図３に示すように、従来例ではディジタルノイズに起因するノイズ磁束によりＮＦが大きく劣化しているが、本実施形態に係る低雑音増幅器ではノイズ起電流発生ループのキャンセルにより劣化を減少させている。
【００３３】
第３実施形態
図４は、本発明に係る低雑音増幅器が適用される無線システムの受信系フロントエンド部の構成例を示す回路図である。
【００３４】
この受信系フロントエンド部１００は、図３に示すように、アンテナ１０１、ＳＡＷフィルタ１０２、整合回路（ＭＴＣ）１０３、低雑音増幅器（ＬＮＡ）１０４、第１の局部発振器としての第１のＶＣＯ１０５、第１のＰＬＬ１０６、第１のループフィルタ１０７、第２の局部発振器としての第２のＶＣＯ１０８、第２のＰＬＬ１０９、第２のループフィルタ１１０、ミキサ１１１〜１１４、バンドパスフィルタ（ＢＰＦ）１１５〜１１７、合成器１１８、および比較器１１９を有する。
そして、図１の低雑音増幅器１０または図２の低雑音増幅器１０Ａが低雑音増幅器（ＬＮＡ）１０４として適用される。
【００３５】
受信系フロントエンド部１００は、低雑音増幅器（ＬＮＡ）１０４、第１のＶＣＯ１０５、第１のＰＬＬ１０６、第２のＶＣＯ１０８、第２のＰＬＬ１０９、ミキサ１１１〜１１４、バンドパスフィルタ（ＢＰＦ）１１５〜１１７、合成器１１８、および比較器１１９が１チップに集積化されている。
そして、全段の高周波側のＲＦ部と後段の中間周波（ＩＦ）部とが縦続された構成を有する。
ＲＦ部は、低雑音増幅器１０４、第１のＶＣＯ１０５、第１のＰＬＬ１０６、第１のループフィルタ１０７、ミキサ１１１，１１２、バンドパスフィルタ１１５，１１６を含む。
また、ＩＦ部は、第２のＶＣＯ１０８、第２のＰＬＬ１０９、第２のループフィルタ１１０、ミキサ１１３，１１４、合成器１１８、バンドパスフィルタ１１１１７、および比較器１１９を含む。
【００３６】
第１のＶＣＯ１０５は、水晶発振器による基準クロックＣＬＫに位相同期した第１のＰＬＬ１０６の出力を第１のループフィルタ１０７の出力信号に応じて、周波数１５７３ＭＨｚの第１の発振信号をミキサ１１１および１１２に供給する。
【００３７】
第２のＶＣＯ１０８は、水晶発振器による基準クロックＣＬＫに位相同期した第２のＰＬＬ１０９の出力を第２のループフィルタ１１０の出力信号に応じて、周波数３ＭＨｚの第２の発振信号をミキサ１１３および１１４に供給する。
【００３８】
この受信系フロントエンド部１００においては、たとえば周波数１５７５ＭＨｚの無線信号ＲＦがアンテナ１０１で受信され、ＳＡＷフィルタ１０２、整合回路１０３、さらに低雑音増幅器１０４を介してミキサ１１１，１１２に入力される。
そして、ミキサ１１１，１１２において、第１のＶＣＯ１０５による第１の発振信号とミキシングされ、バンドパスフィルタ１１５，１１６を通して２ＭＨｚの第１中間周波が抽出され、ミキサ１１３，１１４に入力される。
ミキサ１１３，１１４において、第２のＶＣＯ１０８による第２の発振信号とミキシングされた後、合成器１１８で合成され、バンドパスフィルタ１１７を通して１ＭＨｚの第２中間周波が得られる。
そして、バンドパスフィルタ１１７の出力に基づいて比較器１１９のデータが、図示しないベースバンド処理部に出力される。
【００３９】
このように、受信系フロントエンド部１００は、ローカル成分を含んだノイズ磁束が存在していた場合でも、次段の周波数混合器でのＤＣオフセット発生を低減することができ、高精度の受信処理を実現できる利点がある。
【００４０】
【発明の効果】
以上説明したように、本発明によれば、ノイズ磁束は、略対称の複数のループに対してほぼ同様に通過するため、それぞれのループで発生したノイズ電流は信号の入力経路で相殺される。
トランジスタによる増幅部にはノイズ電流が入力されないためノイズ指数が劣化しない。
また、ローカル成分を含んだノイズ磁束が存在していた場合でも、次段の周波数混合器でのＤＣオフセット発生を低減することができる。
その結果、外来雑音に強い低雑音増幅器が得られるという利点がある。
【図面の簡単な説明】
【図１】本発明に係る低雑音増幅器の第１の実施形態を示す回路図である。
【図２】本発明に係る低雑音増幅器の第２の実施形態を示す回路図である。
【図３】本実施形態に係る低雑音増幅器と従来の低雑音増幅器の周波数に対する雑音指数（ＮＦ）特性を示す図である。
【図４】本発明に係る駆動回路が適用される無線システムの受信系フロントエンド部の構成例を示す回路図である。
【図５】一般的な低雑音増幅器の構成例を示す等価回路図である。
【図６】ボンドワイヤとリードフレームを使用した低雑音増幅器の従来のフロントエンド部の構成例を示す図である。
【符号の説明】
１０，１０Ａ…低雑音増幅器、１１…ＭＯＳトランジスタ、１２…入力整合回路（ＭＴＣ）、１３…負荷・バイアス回路（ＬＢＣ）、１４，１４Ａ…ＩＣチップ、ＰＤ１１…ゲート端子用ボンドパッド、ＰＤ１２，ＰＤ１３…ソース端子用ボンドパッド、ＬＤ１１…信号用リードフレーム、ＬＤ１２，ＬＤ１３…グランド用リードフレーム、ＴＩＮ…高周波信号ＲＦの信号入力端子、ＴＯＵＴ …信号出力端子、１００…受信系フロントエンド部、１０１…アンテナ、１０２…ＳＡＷフィルタ、１０３…整合回路（ＭＴＣ）、１０４…低雑音増幅器（ＬＮＡ）、１０５…第１のＶＣＯ、１０６…第１のＰＬＬ、１０７…第１のループフィルタ、１０８…第２のＶＣＯ、１０９…第２のＰＬＬ、１１０…第２のロープフィルタ、１１１〜１１４…ミキサ、１１５〜１１７…バンドパスフィルタ（ＢＰＦ）、１１８…合成器、１１９…比較器。
Claims (6)
- 第１の端子とグランドとの間にインダクタが実装され、制御端子に入力される入力信号を増幅して第２の端子から出力するトランジスタを有し、当該トランジスタがチップに集積化されている増幅器であって、
上記チップ内に、
上記トランジスタの制御端子が接続された信号用パッドと、
上記信号用パッドを中心に略対称な位置に配置された少なくとも一組のグランド用パッドと、を有し、
上記チップ外に、
信号入力経路と、
上記信号入力経路を中心として略対称な位置に配置された少なくとも一組のグランド経路と、を有し、
上記トランジスタの第１の端子が上記グランド用パッドに接続され、
上記信号用パッドと上記信号入力経路がワイヤにより接続され、
上記グランド用パッドと同じ側に位置するグランド経路とがそれぞれワイヤにより接続されている
増幅器。 - 上記トランジスタは、信号入力経路に対して略対称となるように２つに分割され、
上記２つの分割トランジスタの制御端子が上記信号用パッドに共通に接続され、２つの分割トランジスタの第２の端子同士が接続され、
一方の分割トランジスタの第１の端子が信号用パッドを中心として一方側に配置されたグランド用パッドに接続され、
他方の分割トランジスタの第１の端子が信号用パッドを中心として他方側に配置されたグランド用パッドに接続されている
請求項１記載の増幅器。 - 上記トランジスタは絶縁ゲート型電界効果トランジスタであり、上記第１の端子がソース端子であり、上記第２の端子がドレイン端子であり、上記制御端子がゲート端子である
請求項１記載の増幅器。 - 上記トランジスタは絶縁ゲート型電界効果トランジスタであり、上記第１の端子がソース端子であり、上記第２の端子がドレイン端子であり、上記制御端子がゲート端子である
請求項２記載の増幅器。 - 受信信号を所定の利得をもって増幅する増幅器と、上記増幅器の後段に配置された周波数混合器を有する受信回路であって、
上記増幅器は、
第１の端子とグランドとの間にインダクタが実装され、制御端子に入力される入力信号を増幅して第２の端子から出力するトランジスタを有し、当該トランジスタがチップに集積化され、
上記チップ内に、
上記トランジスタの制御端子が接続された信号用パッドと、
上記信号用パッドを中心に略対称な位置に配置された少なくとも一組のグランド用パッドと、を有し、
上記チップ外に、
信号入力経路と、
上記信号入力経路を中心として略対称な位置に配置された少なくとも一組のグランド経路と、を有し、
上記トランジスタの第１の端子が上記グランド用パッドに接続され、
上記信号用パッドと上記信号入力経路がワイヤにより接続され、
上記グランド用パッドと同じ側に位置するグランド経路とがそれぞれワイヤにより接続されている
受信回路。 - 上記トランジスタは、信号入力経路に対して略対称となるように２つに分割され、
上記２つの分割トランジスタの制御端子が上記信号用パッドに共通に接続され、２つの分割トランジスタの第２の端子同士が接続され、
一方の分割トランジスタの第１の端子が信号用パッドを中心として一方側に配置されたグランド用パッドに接続され、
他方の分割トランジスタの第１の端子が信号用パッドを中心として他方側に配置されたグランド用パッドに接続されている
請求項５記載の受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003167112A JP2005006031A (ja) | 2003-06-11 | 2003-06-11 | 増幅器および受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003167112A JP2005006031A (ja) | 2003-06-11 | 2003-06-11 | 増幅器および受信回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005006031A true JP2005006031A (ja) | 2005-01-06 |
Family
ID=34093045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003167112A Pending JP2005006031A (ja) | 2003-06-11 | 2003-06-11 | 増幅器および受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005006031A (ja) |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58172212U (ja) * | 1982-05-10 | 1983-11-17 | 松下電器産業株式会社 | 漏洩磁束の打消装置 |
| JPH02202702A (ja) * | 1989-01-31 | 1990-08-10 | Sharp Corp | マイクロ波回路 |
| JPH02204817A (ja) * | 1988-09-13 | 1990-08-14 | Omron Tateisi Electron Co | 座標位置検出装置 |
| JPH0430604A (ja) * | 1990-05-28 | 1992-02-03 | Sharp Corp | マイクロ波回路及びマイクロ波発振器 |
| JPH06237122A (ja) * | 1993-02-10 | 1994-08-23 | Sumitomo Electric Ind Ltd | マイクロ波半導体装置 |
| JPH07240482A (ja) * | 1994-03-02 | 1995-09-12 | Sharp Corp | 樹脂封止型半導体素子 |
| JPH0897611A (ja) * | 1994-09-22 | 1996-04-12 | Nippon Telegr & Teleph Corp <Ntt> | 高周波伝送線路およびマイクロ波回路 |
| JPH08242261A (ja) * | 1995-03-03 | 1996-09-17 | Mitsubishi Electric Corp | 検波器及び受信装置並びに送信装置 |
| JP2594558B2 (ja) * | 1987-04-30 | 1997-03-26 | 日本電気株式会社 | 電界効果型トランジスタ |
| JPH1013105A (ja) * | 1996-06-27 | 1998-01-16 | Mitsubishi Electric Corp | 高周波フィルタ |
| JPH10270599A (ja) * | 1997-03-26 | 1998-10-09 | Hitachi Ltd | 半導体装置 |
| JP2001244308A (ja) * | 2000-02-25 | 2001-09-07 | Mitsubishi Electric Corp | 高周波信号用のプローブ |
| JP2001284992A (ja) * | 2000-03-28 | 2001-10-12 | Toshiba Corp | 高周波増幅器及び高周波半導体装置 |
| WO2002001040A1 (en) * | 2000-06-23 | 2002-01-03 | Vermeer Manufacturing Company | Rod loader |
| JP2002076235A (ja) * | 2000-08-30 | 2002-03-15 | Hitachi Ltd | 半導体装置 |
| JP2003142763A (ja) * | 2001-11-07 | 2003-05-16 | Sumitomo Electric Ind Ltd | 発光モジュール |
-
2003
- 2003-06-11 JP JP2003167112A patent/JP2005006031A/ja active Pending
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58172212U (ja) * | 1982-05-10 | 1983-11-17 | 松下電器産業株式会社 | 漏洩磁束の打消装置 |
| JP2594558B2 (ja) * | 1987-04-30 | 1997-03-26 | 日本電気株式会社 | 電界効果型トランジスタ |
| JPH02204817A (ja) * | 1988-09-13 | 1990-08-14 | Omron Tateisi Electron Co | 座標位置検出装置 |
| JPH02202702A (ja) * | 1989-01-31 | 1990-08-10 | Sharp Corp | マイクロ波回路 |
| JPH0430604A (ja) * | 1990-05-28 | 1992-02-03 | Sharp Corp | マイクロ波回路及びマイクロ波発振器 |
| JPH06237122A (ja) * | 1993-02-10 | 1994-08-23 | Sumitomo Electric Ind Ltd | マイクロ波半導体装置 |
| JPH07240482A (ja) * | 1994-03-02 | 1995-09-12 | Sharp Corp | 樹脂封止型半導体素子 |
| JPH0897611A (ja) * | 1994-09-22 | 1996-04-12 | Nippon Telegr & Teleph Corp <Ntt> | 高周波伝送線路およびマイクロ波回路 |
| JPH08242261A (ja) * | 1995-03-03 | 1996-09-17 | Mitsubishi Electric Corp | 検波器及び受信装置並びに送信装置 |
| JPH1013105A (ja) * | 1996-06-27 | 1998-01-16 | Mitsubishi Electric Corp | 高周波フィルタ |
| JPH10270599A (ja) * | 1997-03-26 | 1998-10-09 | Hitachi Ltd | 半導体装置 |
| JP2001244308A (ja) * | 2000-02-25 | 2001-09-07 | Mitsubishi Electric Corp | 高周波信号用のプローブ |
| JP2001284992A (ja) * | 2000-03-28 | 2001-10-12 | Toshiba Corp | 高周波増幅器及び高周波半導体装置 |
| WO2002001040A1 (en) * | 2000-06-23 | 2002-01-03 | Vermeer Manufacturing Company | Rod loader |
| JP2002076235A (ja) * | 2000-08-30 | 2002-03-15 | Hitachi Ltd | 半導体装置 |
| JP2003142763A (ja) * | 2001-11-07 | 2003-05-16 | Sumitomo Electric Ind Ltd | 発光モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101027273B1 (ko) | 다중―대역 저 잡음 증폭기 및 이것을 동작시키는 방법 | |
| JP4647361B2 (ja) | 半導体集積回路 | |
| US6628170B2 (en) | Low noise amplifier | |
| US20140015614A1 (en) | System and Method for a Low Noise Amplifier | |
| CN102356543A (zh) | 共栅极共源极放大器 | |
| JP2008271517A (ja) | 高周波電力増幅器、半導体装置、および高周波電力増幅方法 | |
| JP2011055241A (ja) | 高周波電力増幅器 | |
| JP2004193846A (ja) | 高周波電力増幅用電子部品および無線通信システム | |
| JP2005072031A (ja) | 高周波用半導体装置および通信用電子部品並びに無線通信システム | |
| US10651806B2 (en) | Method and system for a pseudo-differential low-noise amplifier at KU-band | |
| JP2018198355A (ja) | 電力増幅回路 | |
| KR100827893B1 (ko) | 모스 전계효과 트랜지스터의 증폭도 및 잡음도 개선회로 및이를 이용한 주파수 혼합기, 증폭기 및 발진기 | |
| JP2019220873A (ja) | 電力増幅回路 | |
| US20030194985A1 (en) | Low noise converter employed in satellite broadcast reception system and receiver apparatus | |
| JP2001274639A (ja) | 半導体電力増幅器および多段モノリシック集積回路 | |
| US20060043425A1 (en) | Semiconductor integrated circuit device which restricts an increase in the area of a chip, an increase in the number of lead terminals of a package, and can reduce parasitic inductance | |
| JP2005006031A (ja) | 増幅器および受信回路 | |
| CN220210432U (zh) | 高频电路、高频模块以及通信装置 | |
| JP2001007657A (ja) | 高周波電力増幅装置および無線通信機 | |
| US8339205B1 (en) | Low power wide-band amplifier with reused current | |
| JP2010268296A (ja) | 衛星放送受信用コンバータｉｃ、衛星放送受信用コンバータ、および衛星放送受信用アンテナ | |
| JP2007506326A (ja) | 高性能低雑音増幅器 | |
| US10243522B2 (en) | Fully integrated low-noise amplifier | |
| Carta et al. | Multiband monolithic BiCMOS low-power low-IF WLAN receivers | |
| JP2005184409A (ja) | 通信用半導体集積回路およびそれを搭載した電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060515 |
|
| A977 | Report on retrieval |
Effective date: 20081020 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20081028 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20081224 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090724 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100405 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101102 |