JPS63187710A - マイクロ波回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロ波回路に関し、特に、トランジスタ
を用いた周波数逓倍器１周波数変換器、変調器等に用い
られるマイクロ波回路に適用して有効な技術に関するも
のである。

〔従来技術〕

従来、トランジスタを用いた平衡型の周波数逓倍器１周
波数変換器、変調器等においては、２つのトランジスタ
に対して入力信号を互いに逆相で加え、出力信号を同相
で合成する回路が用いられている。例えば周波数逓倍器
に用いられる回路においては、２つのトランジスタに周
波数ｆの信号を互いに逆相で入力すると、これらのトラ
ンジスタの出力のうち周波数ｆの成分は互いに逆相の関
係を保つが、第２高調波２ｆの成分は互いに同相となる
。従って、出力回路においてトランジスタの出力を同相
合成することにより、第２高調波２ｆを合成して取り出
すとともに、基本波ｆの成分を相殺することができる。

このような機能を実現するための従来のマイクロ波回路
を第４図（平面図）及び第５図（第４図のＹ−Ｙ線に沿
っての断面図）に示す。第４図及び第５図に示すように
、従来のマイクロ波回路においては、導体基体１上に誘
電体２．３を介して誘電体基板４．５が設けられている
。この誘電体基板４上には一対の導体膜６．７が設けら
れ、これらの導体膜６，７により入力スロット線路８及
びインピーダンス整合用スロット線路スタブ９が構成さ
れている。これらの入力スロット線路８及びインピーダ
ンス整合用スロット線路スタブ９により入力側回路が構
成されている。また、前記誘電体基板Ｓ上には外側接地
導体膜１０、導体膜１１及び中心導体膜１２が設けら九
、これらの外側接地導体膜１０及び導体膜１１によりス
ロット線路１３．１４が、また外側接地導体膜１０及び
中心導体膜１２によりコプレーナ線路１５が構成されて
いる。これらのスロット線路１３、工４及びコプレーナ
線路１５により出力側回路が構成されている。前記外側
接地導体膜１０は誘電体基板５の側面に延在し、この部
分１０ａにより導体基体１と接続されている。

一方、前記誘電体基板４．５の間に露出する導体基体１
上には、それぞれ電界効果トランジスタ（ＦＥＴ）を構
成する半導体チップ１６．１７（以下。

ｒＦＥＴチップ１６．１７）という）が設けられている
。これらのＦＥＴチップ１６．１７のそれぞれのソース
電極はそれぞれ金属ワイヤ１８．１９により前記導体基
体１に接続され、ゲート電極は金属ワイヤ２０．２１に
より入力スロット線路８の端部の導体膜６ａ、７ａに接
続され、ドレイン電極は金属ワイヤ２２．２３により導
体膜１１に接続されている。さらに、この導体膜１１は
、金属ワイヤ２４によりコブレーす線路１５の中心導体
膜１２に接続されている。

このように構成されたマイクロ波回路においては、入力
信号は入力スロット線路８により２つのＦＥＴに印加さ
れるため、それらの位相関係は互いに逆相となる。また
、出力信号は互いに同相で合成されてコプレーナ線路１
５により取り出され、所期の機能を果たしている。

〔発明が解決しようとする問題点〕

しかしながら、上述の従来のマイクロ波回路においては
、出力側回路の外側接地導体膜１０を導体基体１に接続
するために複雑な工作を要するとともに、導体基体１上
に誘電体基板４．５、ＦＥＴチップ１６．１７等を配置
するための実装構造が複雑であるため、これらを高精度
で配置することが難しい。このため、これらの配置の精
度による影響が特に大きい高周波帯で良好な性能を得る
ことが困難であった。また、入力スロット線路８を構成
する導体膜６．７と導体基体１とがこれらの導体膜６．
７の端部６ａ、７ａに沿って一種の伝送路を形成するた
め、回路特性に悪影響を与えるという欠点があった。

本発明は、前記問題点を解決するためになされたもので
ある。

本発明の目的は、高周波動作を阻害する原因となる上述
のような複雑な構造をとることなく、マイクロ波回路の
小形化及び高性能化を図ることができる技術を提供する
ことにある。

本発明の他の目的は、入力側回路とトランジスタとの間
のインピーダンス整合及び不要な伝送路の形成の防止を
図ることができる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔問題点を解決するための手段〕

本願において開示される発明のうち１代表的なものの概
要を簡単に説明すれば、下記のとおりである。

すなわち、入力側回路及び出力側回路をそれぞれ入力ス
ロット線路及び出力コプレーナ線路により構成し、前記
入カスロツ１−線路、前記出力コプレーナ線路及びトラ
ンジスタを同一の半導体基板に設けるとともに、前記入
力スロット線路と前記トランジスタとの間に集中定数イ
ンダクタを設けている。

〔作用〕

上記した手段によれば、集積化により回路の寸法を小さ
くすることができるので、マイクロ波回路の小形化を図
ることができる。しかも回路の構造を簡単にすることが
できるので、従来のように複雑な接続、工作等を要する
ことなくマイクロ波回路を高精度で製造することができ
、従って高周波特性の向上によりマイクロ波回路の高性
能化を図ることができる。また、集中定数インダクタに
より入力側回路とトランジスタとのインピーダンス整合
を行うことができるとともに、入力側回路とトランジス
タとが分離されることにより不要な伝送路が形成される
のを防止することができる。

〔発明の実施例〕

以下１本発明を周波数逓倍器に適用した一実施例を図面
を用いて具体的に説明する。

なお、実施例を説明するための全回において、同一機能
を有するものには同一符号を付け、その繰り返しの説明
は省略する。

第１図は、本発明の一実施例によるマイクロ波回路の平
面図であり、第２図は、第１図のｘ−Ｘ線に沿っての断
面図であり、第３図は、第１図及び第２図に示すマイク
ロ波回路の等価回路を示す回路図である。

第１図及び第２図に示すように、本実施例によるマイク
ロ波回路においては、例えばガリウムヒ素基板のような
半絶縁性の半導体基板２５上に一対の導体膜６，７が設
けられ、これらの導体ｖ６．７により入力スロット線路
８が構成されている。

この入力スロット線路８により入力側回路が構成されて
いる。また、この半導体基板２５上には外側接地導体膜
１０及び中心導体膜１２が設けられ、これらの外側接地
導体膜１０及び中心導体膜１２により出力コプレーナ線
路１５が構成されている。この出力コプレーナ線路１５
により出力側回路が構成されている。

前記導体膜６．７のそれぞれの一端には１例えばらせん
状の導体膜から成る集中定数インダクタ２６．２７が接
続されている。これらの集中定数インダクタ２６．２７
の他端は、前記外側接地導体膜１０及び中心導体膜１２
の間における半導体基板１上に設けられているゲート電
極２８．２９にそれぞれ接続されている。これらのゲー
ト電極２８．２９の下方における半導体基板２５中には
例えばｎ型のチャネル領域３０が設けられ、このチャネ
ル領域３０の両端に例えばｎ゛型のソース領域３１及び
ドレイン領域３２が設けられている。そして、前記ゲー
ト電極２８、前記ソース領域３１及びドレイン領域３２
によりショットキーゲートＦＥＴ　（ＭＥＳＦＥＴ）３
３が構成され、前記ゲート電極２９、前記ソース領域３
１及びドレイン領域３２によりショットキーゲートＦＥ
Ｔ３４が構成されている。なお、前記ソース領域３１に
接している部分の外側接地導体膜１０ｂによりＦ　Ｅ　
Ｔ３３゜３４のソース電極が構成され、前記ドレイン領
域３２に接している部分の中心導体膜１２ａによりドレ
イン電極が構成されている。

上述のように構成された本実施例によるマイクロ波回路
においては、入力信号は入力スロット線路８より入力さ
れ、前記集中定数インダクタ２６．２７を介してＦ　Ｅ
　Ｔ３３．３４のゲート電極２８．２９に印加される。

そのため、これらのＦＥＴ３３．３４のゲート・ソース
間信号は互いに逆相になる。また、出力側においては、
ＦＥＴ３３．３４のドレインが出力コプレーナ線路１５
に並列に結合されているため、同相で合成され、出力さ
れる。

上述のように、本実施例によるマイクロ波回路において
は、入力側回路を構成する入力スロット線路８、出力側
回路を構成する出力コプレーナ線路１５、Ｆ　Ｅ　Ｔ３
３．３４．集中定数インダクタ２６．２７等が同一の半
導体基板２５上に集積されているので、第４図及び第５
図に示す従来のマイクロ波回路に比べて構造を著しく簡
単にすることができるとともに、回路寸法を極めて小さ
くすることができる。

このように構造が簡単であるので、従来のように微細か
つ複雑な接続、工作等を要することなくマイクロ波回路
を製造することができる。これによって、マイクロ波回
路を精度良く製造することができるので、優れた高周波
特性を得ることができ。

マイクロ波回路の高性能化を図ることができる。

また、上述のように回路寸法を小さくすることができる
ので、マイクロ波回路の小形化を図ることができる。さ
らに、入力側回路とＦＥＴ３３．３４のゲート電極２８
．２９との間に集中定数インダクタ２６゜２７を設けて
いるので、入力スロット線路８を構成する導体膜６．７
と出力側回路の外側接地導体膜１０とが分離されること
により従来のように不要な伝送路が形成されるのを防止
することができるとともに、Ｆ　Ｅ　Ｔａ２．３４と入
力スロット線路８との間のインピーダンス整合をとるこ
とができる。このインピーダンス整合に関しては、集中
定数インダクタ２６．２７は第４図及び第５図に示す従
来のマイクロ波回路における入力スロット線路スタブ９
と同様な役割を果たしている。

以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。

例えば、ショットキーゲートＦＥＴ３３．３４の代わり
に高電子移動度トランジスタ（ＨＥＭＴ）やペテロ接合
バイポーラトランジスタ（ＨＢ　Ｔ）を用いてもよい。

また、集中定数インダクタ２６．２７は、例えばジグザ
グ状の形状やその他の形状としてもよいことは勿論、イ
ンピーダンス整合をより良好にするために、これらの集
中定数インダクタ２６．２７にキャパシタ等を付加して
もよい。さらに、本発明は、トランジスタを用いた周波
数変換器、変調器等に適用することもできる。

〔発明の効果〕

以上説明したように、本発明によれば、以下に述べるよ
うな効果を得ることができる。

すなわち、入力側回路及び出力側回路をそれぞれ入力ス
ロット線路及び出方コプレーナ線路により構成し、前記
入力スロット線路、前記出方コプレーナ線路及びトラン
ジスタを同一の半導体基板に集積するとともに、前記入
力スロット線路と前記トランジスタとの間に集中定数イ
ンダクタを設けているので、複雑な工作等を要すること
なくマイクロ波回路の小形化及び高性能化を図ることが
できるとともに、集中定数インダクタにより入力側回路
とトランジスタとの間のインピーダンス整合及び不要な
伝送路の形成の防止を図ることができる。

【図面の簡単な説明】

第１図は、本発明の一実施例によるマイクロ波回路を示
す平面図、 第２図は、第１図のＸ−Ｘ線に沿っての断面図、第３図
は、第１図及び第２図に示すマイクロ波回路の等価回路
を示す回路図、 第４図は、従来のマイクロ波回路を示す平面図、第５図
は、第４図のＹ−Ｙ線に沿っての断面図である。 図中、１・・・導体基体、２，３・・・誘電体、４．５
・・・誘電体基板、６．７・・・導体膜、８・・・久方
スロット線路、９・・・入力スロット線路スタブ、　１
０・・・外側接地導体膜、１２・・・中心導体膜、１３
．１４・・・スロット線路、１５・・・出力コプレーナ
線路、　１６．１７・・・半導体チップ、２５・・・半
導体基板、２６．２７・・・集中定数インダクタ、２８
．２９・・・ゲート電極、３３．３４・・・ショットキ
ーゲートＦＥＴである。

Claims (4)

【特許請求の範囲】
1. （１）入力側回路と、出力側回路と、これらの入力側回
   路及び出力側回路の間に接続されているトランジスタと
   を具備するマイクロ波回路において、前記入力側回路及
   び前記出力側回路をそれぞれ入力スロット線路及び出力
   コプレーナ線路により構成し、前記入力スロット線路、
   前記出力コプレーナ線路及び前記トランジスタを同一の
   半導体基板に集積するとともに、前記入力スロット線路
   と前記トランジスタとの間に集中定数インダクタを設け
   たことを特徴とするマイクロ波回路。
2. （２）２つの前記トランジスタ及び２つの前記集中定数
   インダクタを有し、前記入力スロット線路の一端の２つ
   の導体膜がそれぞれの前記集中定数インダクタを介して
   それぞれの前記トランジスタの第１の電極に接続し、そ
   れぞれの前記トランジスタの第２の電極が前記出力コプ
   レーナ線路の一方の導体膜に共に接続することを特徴と
   する特許請求の範囲第１項記載のマイクロ波回路。
3. （３）前記集中定数インダクタがらせん状の形状を有す
   ることを特徴とする特許請求の範囲第１項記載のマイク
   ロ波回路。
4. （４）前記トランジスタがショットキーゲートＦＥＴで
   あることを特徴とする特許請求の範囲第１項記載のマイ
   クロ波回路。