JPS6349923B2 - - Google Patents

Info

Publication number
JPS6349923B2
JPS6349923B2 JP56045425A JP4542581A JPS6349923B2 JP S6349923 B2 JPS6349923 B2 JP S6349923B2 JP 56045425 A JP56045425 A JP 56045425A JP 4542581 A JP4542581 A JP 4542581A JP S6349923 B2 JPS6349923 B2 JP S6349923B2
Authority
JP
Japan
Prior art keywords
output
circuit
input
terminal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56045425A
Other languages
English (en)
Other versions
JPS57160148A (en
Inventor
Shigekazu Hori
Kyohiro Shibata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP56045425A priority Critical patent/JPS57160148A/ja
Publication of JPS57160148A publication Critical patent/JPS57160148A/ja
Publication of JPS6349923B2 publication Critical patent/JPS6349923B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Networks Using Active Elements (AREA)

Description

【発明の詳細な説明】 この発明は複数個の入力端子及び出力端子間の
アイソレーシヨンを良好にし、電力利得を有する
信号合成成回路機能、および多入力一出力のスイ
ツチ機能を備えるマイクロ波集積回路装置に関す
る。
二個以上の入力端子と一個の出力端子を備える
マイクロ波回路としては信号合成回路、多入力一
出力のスイツチ等がある。ミキサ回路では信号と
局発信号をミキサダイオードに印加するため信号
合成回路を必要とする。第１図に誘電体基板上に
マイクロストリツプ線路で回路を構成し、信号合
成回路として方向性結合器を用いたシングルエン
ド形ミキサの回路装置例を示す。誘電体基板１上
に結合線路部２、入力端子３，４、出力端子５、
出力端子に接続されたミキサダイオード６、無反
射終端７が形成されている。端子３，４にそれぞ
れ信号および局発信号を印加すると、結合器で二
つの信号が合成され、ミキサダイオード６に供給
されるため、この装置はミキサ回路として動作す
る。なお、端子４に入射した高周波信号が端子５
に出力する割合は結合線路部２の線路間間隔ｂで
決定されるため、ミキサダイオードに供給する局
発電力を大きくする場合にはｂを小さくすればよ
いが、この場合、端子３と５間の挿入損も大きく
なるため、ミキサの雑音指数等の特性が劣化する
という欠点がある。
また、信号合成回路としては結合度か3dBのも
のが良く用いられており、とくに3dBハイブリツ
ドと呼ばれる。第２図に3dBハイブリツドを用い
たバランス形増幅器を示す。入力側、及び出力側
の3dBハイブリツド８，９、増幅器１０−ａ，１
０−ｂで構成され入力側3dBハイブリツド８には
入力端子１１、出力側3dBハイブリツド９には出
力端子１２が設けられ各ハイブリツドには無反射
終端１３−ａ，１３−ｂが接続されている。この
バランス形増幅器に使用する3dBハイブリツドと
しては、第１図に示した方向性結合器およびその
変形例、あるいはブランチライン形ハイブリツド
がある。第３図に誘電体基板上にマイクロストリ
ツプ線路で構成したブランチライン形ハイブリツ
ド回路装置のパターン例を示す。このハイブリツ
ドを第２図中の入力側のハイブリツド８に使用す
る場合には、端子１４を入力端子とし、端子１
６，１７を出力端子とし、端子１５に無反射終端
を接続する。すなわち、端子１４に入射したマイ
クロ波は端子１６と１７にそれぞれ位相差が90゜
で、入力電力から3dB減の出力が出る。そこで、
端子１６と１７に接続する増幅器の入力側の
VSWRが悪くても、特性がそろつていれば反射
波は無反射終端１３−ａに吸収され、入力端子１
１あるいは１４でのVSWRは良好に保たれる。
このハイブリツドを第２図中の出力側のハイブ
リツド９に使用する場合には、例えば端子１４と
１５に各増幅器の出力線路を接続し、端子１７を
出力端子、端子１６に無反射終端を接続する。こ
の場合増幅器の合成電力が、出力端子１７あるい
は１２に出力され又出力側のVSWRも良好に保
たれる。従つて、このバランス形増幅器では利得
を大きくするため多段接続する場合に、各段の相
互作用による増幅特性の劣化を僅少にし、増幅器
の製作が容易という長所がある。しかしながら、
このバランス形増幅器では負荷としてVSWRの
悪い回路を接続すると、負荷での反射波がそのま
まバランス形増幅器を構成する個々の増幅器へ戻
るため、増幅器の特性が劣化するという欠点があ
る。
また、第１図、第３図に示す従来の信号合成回
路装置では、使用周波数での線路波長をλとする
と、図中の寸法ａをλ／４とする必要があるの
で、回路寸法が大きくなるという欠点がある。
いま多入力一出力のマイクロ波スイツチの従来
例装置を第４図に示す。１８−ａ，１８−ｂ，１
８−ｃはそれぞれ入力端子でストリツプ線路２１
−ａ，２１−ｂ，２１−ｃを径て例えばPINダイ
オード２０−ａ，２０−ｂ、および２０−ｃの
各々の一端を接続し、他端は何れも出力側ストリ
ツプ線路２１−ｄを経て出力端子２０に接続し、
ダイオードの個々のバイアス条件を変えることに
より、任意の入力端子からの信号を出力端子１９
に出力することができる。しかしながら、このス
イツチ回路においては少なくても入力端子の数だ
けはダイオードが必要となり、とくにOFF時の
アイソレーシヨンを良くするためにはより多くの
ダイオードを第４図中のダイオードと直列また
は、ストリツプ線路と並列に接続しなくてはなら
ず回路を複雑にする欠点がある。
なお、以上述べた信号回路と、スイツチは受動
回路であるため、入力信号に対して出力信号は減
衰するという欠点もある。
この発明は上記の欠点を除去したマイクロ波集
積回路装置を提供するもので、即ち半絶縁性半導
体基板上に選択的に形成した複数個の能動領域に
共通に接触するソース電極とドレイン電極、およ
び能動領域のそれぞれに接触する複数個のゲート
電極を具備し、前記複数個のゲート電極をそれぞ
れ前記半絶縁性基板上又は別の回路基板上に形成
した何れか回路の複数個の入力端子に接続し、前
記ソース電極を接地し、前記ドレイン電極を前記
何れか回路の出力端子に接続することにより、多
入力一出力回路を構成しているものである。
このようなこの発明は入出力端子間および、複
数個の入力端子相互間のアイソレーシヨンを大に
し、入力信号を増幅することを可能にし、出力を
簡単にしかも連続的に変化させる電力合成回路の
機能を備え、又任意の入力端子からの信号を出力
端子に出力できるスイツチとしても機能しうるマ
イクロ波集積回路装置を提供するものである。
以下この発明の実施例について図面を参照して
説明する。第５図はこの発明の装置に適用する電
界効果トランジスタFETの構造例を示す。FET
２２はまずGaAs等の半絶縁性基板上の一部にエ
ピタキシヤル成長法と、フオトエツチング法等の
手法により、選択的に複数個の能動領域２３−
１，２３−２，２３−３を形成する。つぎに、各
能動領域に共通に接続し、GaAsとオーミツク接
合を形成する金属系によりソース電極２４、ドレ
イン電極２５を形成する。また、複数個の能動領
域の各々にGaAsとの間にシヨツトキ障壁を形成
するアルミニウム、チタニウム等の金属からなる
ゲート電極２６−１，２６−２，２６−３を形成
する。このとき、ソース電極２４とドレイン電極
２５はすべての能動領域に共通に接続されている
が、ゲート電極２６−１，２６−２，２６−３は
それぞれ能動領域２３−１，２３−２，２３−３
のみに接触するようにする。このFETはソース
電極２４を接地電位とし、ドレイン電極２５を正
電位、ゲート電極を負電位またはゲート順方向電
流が流れない程度のわずかな正電位に保つように
バイアスして動作させる。
第６図は第５図に示した複数個のゲート電極を
持つFET２２を用いたこの発明の一実施例装置
である。FET２２は例えば金属板で作られた接
地導体３１の上に、マイクロ波集積回路基板３
２，３３とともに取り付けられる。このマイクロ
波集積回路基板３２，３３には例えばアルミナセ
ラミツクス基板を用い、その上部にマイクロスト
リツプ線路からなる入力回路３４，３５と出力回
路３６を形成する。これらの回路は例えばFET
のインピーダンス整合の働きをするように作る。
そして、入力回路３４，３５の備わる各線路３
７，３８にはそれぞれFET２２の複数個のゲー
ト電極のうちの例えば二個の電極２６−１，２６
−３とをポンデイング線４０，４１により接続す
る。一方ドレイン電極２５はボンデイング線４２
により、出力回路３６の線路３９に接続する。ま
たソース電極２４はボンデイング線４３，４４で
接地導体３１に接続する。このFETにバイアス
電圧を印加するには例えば入力回路３４，３５、
出力回路３６に夫々高インピーダンス線路、高周
波短絡用チツプコンデンサ、バイアスリード線か
ら成るバイアス回路４５，４６，４７，４８，４
９，５０，５１，５２，５３を接続し、バイアス
端子５４，５５にはゲートのバイアス電圧、バイ
アス端子５６には正のドレインバイアス電圧を印
加する。
このように構成したマイクロ波集積回路装置に
おいて、入力回路３４の入力端子５７にマイクロ
波信号を入れると、この入力信号はゲート電極２
６−１に入り、増幅されてドレイン電極２５に出
力される。さらに、出力回路３６の入力端子３９
に導かれ、出力端子５９に出力信号が出る。一
方、入力回路３５の入力端子５８に印加されたマ
イクロ波信号はゲート電極２６−３に入り、増幅
されて、前述と同様に出力端子５９に出力され
る。すなわち、二個の入力端子５７，５８に入力
されたマイクロ波信号は合成されて、出力端子５
９に取り出されるため、信号合成回路として動作
することになる。
この発明の回路装置をミキサ装置として用いる
場合には端子５７と５８それぞれに入力信号と局
発信号を印加すると、二つの信号は合成されて出
力端子５９に出るから、端子５９にミキサダイオ
ードを接続すれば良い。とくに、この発明の回路
装置では増幅作用があるため、信号を増幅するこ
とができ、さらに局発信号に対しては出力レベル
の小さい局部発振器を用いてもミキサ回路を動作
させることができる。さらに、局発信号を印加す
るゲートのバイアス電圧を制御することでミキサ
ダイオードに加わる電力を可変できるため、ミキ
サダイオードに対して局発電力を最適化すること
が容易である。
又、この発明の回路装置をバランス形増幅器の
出力側の信号合成回路として使用する場合には、
個々の増幅器の出力線路を端子５７，５８に接続
すればよく、合成出力が端子５９に現われる。こ
の発明の回路装置では、出力端子５９に接続した
負荷回路のインピーダンス不整合により反射波が
生じた場合、この反射波はドレイン電極２５に戻
る。しかしFET２２はゲートとドレイン間の帰
還容量が小さく、ドレインからゲートへのアイソ
レーシヨンが大きいため、ドレイン電極２５に戻
つた反射波はゲート電極２６へ漏れにくい。従つ
て、出力端子５９に接続する負荷の不整合が入力
端子５７，５８に与える影響を十分小さくできる
という特徴がある。
またFETの個々の能動領域２３にそれぞれゲ
ート電極２６を形成しているため、各ゲート電極
間のアイソレーシヨンが良好で入力端子５７と５
８のアイソレーシヨンを大きくできる特徴もあ
る。
なお第６図の実施例装置においてゲート電極２
６に印加するゲート電圧を変化させると、FET
の利得が変化するから、ゲートのバイアス電圧の
制御により、合成出力を連続的に可変できるとい
う特徴を備える。
とくに、ゲートのバイアス電圧を深くすると出
力は０となるので、複数個のゲートバイアス電圧
を制御することにより、任意の入力端の信号のみ
を出力させる、いわゆる多入力一出力のスイツチ
としても使うことができるという特徴もある。
第６図の実施例ではFETを形成した基板２２
と、回路基板３２，３３とは別の材料が用いられ
ているが、FET基板と回路基板とを一体化し、
例えば同一の半絶縁性GaAs基板上にFETと入出
力回路を構成することにより、小形にすることが
できるから、従来の分布定数線路を用いた信号合
成回路に比べて回路を小形にする特徴がある。
また、以上の説明ではFETをGaAsで形成する
場合を説明したが、これらをInP、GaP、
GaAlAs等の他の半導体材料で作ることもでき
る。以上述べたようにこの発明によれば、出力端
子に接続した負荷によつて生ずる反射波によつて
入力端子でのVSWRが劣化せず、複数個接続す
る入力回路間でのアイソレーシヨンを良好にし、
信号の増幅が可能な信号合成回路、および多入力
一出力のマイクロ波スイツチの機能を有するマイ
クロ波集積回路装置を提供することができる。
【図面の簡単な説明】
第１図は方向性結合器による信号合成回路を用
いてミキサ回路装置とした従来例を示す図、第２
図はバランス形増幅器の等価回路を示す図、第３
図はブランチライン形ハイブリツド装置の回路パ
ターンを示す図、第４図は多入力一出力のマイク
ロ波スイツチ装置の等価回路を示す図、第５図は
この発明に係るFETの構造を示す図、第６図は
この発明の装置例で、二入力、一出力の信号合成
回路又はスイツチとして用いる場合の構造を示す
図である。 第５図及び第６図で、２２……FET、２３…
…能動領域、２４……ソース電極、２５……ドレ
イン電極、２６−１，２６−２，２６−３……ゲ
ート電極、３２，３３……誘電体基板、３４，３
５，３６……整合回路、５７，５８，５９……入
力、出力端子。

Claims (1)

    【特許請求の範囲】
  1. １ 半絶縁性半導体基板上に選択的に形成した複
    数個の能動領域に共通に接触するソース電極とド
    レイン電極、および各能動領域のそれぞれに接触
    する複数個のゲート電極を具備し、前記複数個の
    ゲート電極をそれぞれ前記半絶縁性基板上又は別
    の回路基板上に形成した何れか回路の複数個の入
    力端子に接続し、前記ソース電極を接地し、前記
    ドレイン電極を前記何れか回路の出力端子に接続
    することにより、多入力、一出力回路を構成した
    ことを特徴とするマイクロ波集積回路装置。
JP56045425A 1981-03-30 1981-03-30 Microwave integrated circuit device Granted JPS57160148A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56045425A JPS57160148A (en) 1981-03-30 1981-03-30 Microwave integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56045425A JPS57160148A (en) 1981-03-30 1981-03-30 Microwave integrated circuit device

Publications (2)

Publication Number Publication Date
JPS57160148A JPS57160148A (en) 1982-10-02
JPS6349923B2 true JPS6349923B2 (ja) 1988-10-06

Family

ID=12718916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56045425A Granted JPS57160148A (en) 1981-03-30 1981-03-30 Microwave integrated circuit device

Country Status (1)

Country Link
JP (1) JPS57160148A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63309001A (ja) * 1987-06-10 1988-12-16 A T R Koudenpa Tsushin Kenkyusho:Kk マイクロ波集積回路装置
JPH0258902A (ja) * 1988-08-24 1990-02-28 A T R Koudenpa Tsushin Kenkyusho:Kk １８０度ハイブリッド回路
JPH08213409A (ja) * 1995-02-06 1996-08-20 Nec Corp 半導体装置
JP5106041B2 (ja) 2007-10-26 2012-12-26 株式会社東芝 半導体装置
JP2009111217A (ja) 2007-10-31 2009-05-21 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
JPS57160148A (en) 1982-10-02

Similar Documents

Publication Publication Date Title
US6794953B2 (en) Radio frequency amplifying circuit
EP0928501B1 (en) Miniature active conversion between slotline and coplanar waveguide
US4423388A (en) RF Amplifier circuit employing FET devices
JPS6349402B2 (ja)
JP3189691B2 (ja) 高周波半導体デバイス
US6377134B1 (en) Phase shifter having two transmission signal paths independently coupled with unbalanced signal transmission path and balanced signal transmission path
JPS6349923B2 (ja)
EP0383311B1 (en) Microwave power amplifier using phase inverters
US5386130A (en) Semiconductor device comprising a broadband and high-gain monolithic integrated circuit for a distributed amplifier
JP3439344B2 (ja) 半導体増幅器
Tserng et al. Microwave power GaAs FET amplifiers
US6169301B1 (en) Planar dielectric integrated circuit
EP0817275B1 (en) High-frequency FET
JP3521866B2 (ja) 電力分配器
JPS6349922B2 (ja)
JP3448833B2 (ja) 伝送線路及び半導体装置
US4492939A (en) Planar, quadrature microwave coupler
JPS6228788Y2 (ja)
Rosenberg et al. A 26.5-40.0 GHz GaAs FET Amplifier
JP3176667B2 (ja) マイクロ波回路
JPH03195108A (ja) 半導体集積回路
JPH01273404A (ja) 高周波半導体デバイス
JP2878900B2 (ja) 高出力半導体増幅器
JP3051430B2 (ja) マイクロ波集積回路
JP2001044717A (ja) マイクロ波用半導体装置