JP2797602B2 - 電界効果型トランジスタの電極パターン - Google Patents
電界効果型トランジスタの電極パターンInfo
- Publication number
- JP2797602B2 JP2797602B2 JP2915090A JP2915090A JP2797602B2 JP 2797602 B2 JP2797602 B2 JP 2797602B2 JP 2915090 A JP2915090 A JP 2915090A JP 2915090 A JP2915090 A JP 2915090A JP 2797602 B2 JP2797602 B2 JP 2797602B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- ground
- fet
- evaluation
- probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電界効果型トランジスタ（以下、FETと
いう）の電極パターンに係り、詳しくは、半導体ウェハ
上に構成された状態（以下、オンウェハという）におけ
るFETの高周波（Radio Frequency:以下、RFという）評
価時に用いるグランド電極の形状に関する。
いう）の電極パターンに係り、詳しくは、半導体ウェハ
上に構成された状態（以下、オンウェハという）におけ
るFETの高周波（Radio Frequency:以下、RFという）評
価時に用いるグランド電極の形状に関する。
〔従来の技術〕 従来から、オンウェハによるFETのRF評価は、第２図
で示すように、半導体ウェハ（図示していない）の表面
上に構成されたFETのRF評価用電極パターンに対して測
定用接触探針（以下、プローブという）を当てつけて接
触させることによって行われている。
で示すように、半導体ウェハ（図示していない）の表面
上に構成されたFETのRF評価用電極パターンに対して測
定用接触探針（以下、プローブという）を当てつけて接
触させることによって行われている。
すなわち、第２図における符号１はRF評価用電極パタ
ーンを構成する入力側のソース電極、２はゲート電極、
３は出力側のドレイン電極であり、このソース電極１の
両側部にはグランド電極4,4それぞれの一端部が連結さ
れている。なお、ソース電極１とグランド電極４とを連
結したのは、RF評価に際してソース電極１をグランド電
位とするためである。そして、各グランド電極４の他端
部は、ドレイン電極３の両側部と所定距離だけ離間して
隣接する位置にまで延出されている。
ーンを構成する入力側のソース電極、２はゲート電極、
３は出力側のドレイン電極であり、このソース電極１の
両側部にはグランド電極4,4それぞれの一端部が連結さ
れている。なお、ソース電極１とグランド電極４とを連
結したのは、RF評価に際してソース電極１をグランド電
位とするためである。そして、各グランド電極４の他端
部は、ドレイン電極３の両側部と所定距離だけ離間して
隣接する位置にまで延出されている。
さらに、この図における符号5,5はRF評価用電極パタ
ーンに当てつけられるAFプローブヘッドを示しており、
各RFプローブヘッド５の先端部の中央位置にはシグナル
用プローブ６が配設される一方、これと所定距離だけ離
間した両側位置それぞれにはグランド用プローブ7,7が
設けられている。
ーンに当てつけられるAFプローブヘッドを示しており、
各RFプローブヘッド５の先端部の中央位置にはシグナル
用プローブ６が配設される一方、これと所定距離だけ離
間した両側位置それぞれにはグランド用プローブ7,7が
設けられている。
そして、各RFプローブヘッド５に配設されたシグナル
用プローブ６は、ゲート電極２及びドレイン電極３のそ
れぞれと接触させられている。また、一方（図では、下
側）のRFプローブヘッド５に配設されたグランド用プロ
ーブ7,7のそれぞれはソース電極１とグランド電極４の
一端部とに跨がった状態で接触させられており、他方の
RFプローブヘッド５に設けられたグランド用プローブ7,
7のそれぞれはドレイン電極３の両側位置にまで延出さ
れたグランド電極４の他端部と接触させられている。
用プローブ６は、ゲート電極２及びドレイン電極３のそ
れぞれと接触させられている。また、一方（図では、下
側）のRFプローブヘッド５に配設されたグランド用プロ
ーブ7,7のそれぞれはソース電極１とグランド電極４の
一端部とに跨がった状態で接触させられており、他方の
RFプローブヘッド５に設けられたグランド用プローブ7,
7のそれぞれはドレイン電極３の両側位置にまで延出さ
れたグランド電極４の他端部と接触させられている。
ところで、前記従来構成のFETの電極パターンにおい
ては、本来のFETでは必要がないにも拘わらず、オンウ
ェハによるFETのRF評価を行うためのグランド電極4,4を
わざわざソース電極１と連結した状態で設けることか
ら、ソース電極１の占有面積が広くなってしまい、余分
な寄生容量が生じてしまうという不都合があった。な
お、RF評価を行う際に、この余分な寄生容量を排除する
ためのキャリブレーションを行うことにより、FET本来
の高周波特性を求めることは可能である。しかし、その
結果をパッケージングされて製品となるFETに対してま
で適用するのは無理であり、パッケージングされた製品
に対するRF評価を行った際には、余分な寄生容量の影響
によってFETの高周波特性が劣化してしまうのが一般的
となっていた。
ては、本来のFETでは必要がないにも拘わらず、オンウ
ェハによるFETのRF評価を行うためのグランド電極4,4を
わざわざソース電極１と連結した状態で設けることか
ら、ソース電極１の占有面積が広くなってしまい、余分
な寄生容量が生じてしまうという不都合があった。な
お、RF評価を行う際に、この余分な寄生容量を排除する
ためのキャリブレーションを行うことにより、FET本来
の高周波特性を求めることは可能である。しかし、その
結果をパッケージングされて製品となるFETに対してま
で適用するのは無理であり、パッケージングされた製品
に対するRF評価を行った際には、余分な寄生容量の影響
によってFETの高周波特性が劣化してしまうのが一般的
となっていた。
この発明は、このような不都合に鑑みて創案されたも
のであって、余分な寄生容量の影響を受けることなく、
オンウェハによるFETのRF評価を行うことができ、しか
も、パッケージングされた製品における余分な寄生容量
の影響による高周波特性の劣化を防止することができる
FETの電極パターンを提供することを目的としている。
のであって、余分な寄生容量の影響を受けることなく、
オンウェハによるFETのRF評価を行うことができ、しか
も、パッケージングされた製品における余分な寄生容量
の影響による高周波特性の劣化を防止することができる
FETの電極パターンを提供することを目的としている。
本発明は、このような目的を達成するために、半導体
ウェハ上に構成されたFETの高周波評価時に用いるグラ
ンド電極を、プローブの幅寸法以下の距離でソース電極
と分離し、かつ、ドレイン電極と隣接する位置にまで延
出したことを特徴とするものである。
ウェハ上に構成されたFETの高周波評価時に用いるグラ
ンド電極を、プローブの幅寸法以下の距離でソース電極
と分離し、かつ、ドレイン電極と隣接する位置にまで延
出したことを特徴とするものである。
上記構成によれば、FETを構成するソース電極とグラ
ンド電極とが互いに連結されず、プローブの幅寸法以下
の距離で分解されていることから、そのソース電極の占
有面積は本来のFETにおいて必要な分だけで済むことに
なる。
ンド電極とが互いに連結されず、プローブの幅寸法以下
の距離で分解されていることから、そのソース電極の占
有面積は本来のFETにおいて必要な分だけで済むことに
なる。
以下、この発明の一実施例を図面に基づいて説明す
る。
る。
第１図は、本発明の実施例に係るFETのRF評価用電極
パターンにプローブを当てつけた状態を示す平面図であ
る。なお、この第１図において、前述した従来例を示す
第２図と互いに同一もしくは相当する部品、部分には同
一符号を付し、かつ、従来例と同様の構成とされたRFプ
ローブヘッド5,5の構成についての詳しい説明は省略す
る。
パターンにプローブを当てつけた状態を示す平面図であ
る。なお、この第１図において、前述した従来例を示す
第２図と互いに同一もしくは相当する部品、部分には同
一符号を付し、かつ、従来例と同様の構成とされたRFプ
ローブヘッド5,5の構成についての詳しい説明は省略す
る。
第１図から明らかなように、本実施例におけるFETのR
F評価用電極パターンは、入力側のソース電極１と、こ
れと対向配置されたゲート電極２と、これを取り囲むよ
うに形成された出力側のドレイン電極３とから構成され
ている。そして、これらの電極１〜３の両側部にはグラ
ンド電極4,4がそれぞれ配設されており、各グランド電
極４の一端部は各RFプローブヘッド５の先端部の両側位
置それぞれに配設されたグランド用プローブ7,7の幅寸
法（通常、50μｍ程度）以下の距離でソース電極１と分
離されている。さらに、これらのグランド電極4,4それ
ぞれの他端部は、ドレイン電極３の両側部と所定距離だ
け離間して隣接する位置にまで延出されている。
F評価用電極パターンは、入力側のソース電極１と、こ
れと対向配置されたゲート電極２と、これを取り囲むよ
うに形成された出力側のドレイン電極３とから構成され
ている。そして、これらの電極１〜３の両側部にはグラ
ンド電極4,4がそれぞれ配設されており、各グランド電
極４の一端部は各RFプローブヘッド５の先端部の両側位
置それぞれに配設されたグランド用プローブ7,7の幅寸
法（通常、50μｍ程度）以下の距離でソース電極１と分
離されている。さらに、これらのグランド電極4,4それ
ぞれの他端部は、ドレイン電極３の両側部と所定距離だ
け離間して隣接する位置にまで延出されている。
ところで、本実施例に係るFETのオンウェハによるRF
評価を行う際には、RF評価用電極パターンを構成するソ
ース電極１をグランド電位とする必要があるが、一方
（図では、下側）のRFプローブヘッド５に配設されたグ
ランド用プローブ7,7のそれぞれをソース電極１及びグ
ランド電極４に跨がった状態で接触させれば、これらの
両電極1,4はグランド用プローブ７を介して互いに短絡
されたことになる。そこで、ソース電極１とグランド電
極電極4,4とを分離したにも拘わらず、FETのオンウェハ
によるRF評価時にソース電極１をグランド電位とするこ
とは容易である。
評価を行う際には、RF評価用電極パターンを構成するソ
ース電極１をグランド電位とする必要があるが、一方
（図では、下側）のRFプローブヘッド５に配設されたグ
ランド用プローブ7,7のそれぞれをソース電極１及びグ
ランド電極４に跨がった状態で接触させれば、これらの
両電極1,4はグランド用プローブ７を介して互いに短絡
されたことになる。そこで、ソース電極１とグランド電
極電極4,4とを分離したにも拘わらず、FETのオンウェハ
によるRF評価時にソース電極１をグランド電位とするこ
とは容易である。
また、RF評価を行う際にキャリブレーションを行うこ
とにより、グランド電極4,4によって生じる余分な寄生
容量の影響を排除することが可能であることは従来例と
同様である。さらに、以上説明した本実施例に係る電極
パターンを有するFETをパッケージングして製品とする
場合には、グランド電極4,4をフローティングさせ、か
つ、ソース電極１をワイヤボンディングによってグラン
ドと接続すれば、余分な寄生容量の影響を受けないこと
はいうまでもない。
とにより、グランド電極4,4によって生じる余分な寄生
容量の影響を排除することが可能であることは従来例と
同様である。さらに、以上説明した本実施例に係る電極
パターンを有するFETをパッケージングして製品とする
場合には、グランド電極4,4をフローティングさせ、か
つ、ソース電極１をワイヤボンディングによってグラン
ドと接続すれば、余分な寄生容量の影響を受けないこと
はいうまでもない。
以上説明したように、この発明に係るFETの電極パタ
ーンにおいては、半導体ウェハ上に構成されたFETのRF
評価時に用いるグランド電極を、プローブの幅寸法以下
の距離でソース電極と分離し、かつ、ドレイン電極と隣
接する位置にまで延出したので、ソース電極の占有面積
は本来のFETにおいて必要な分だけで済むことになり、
従来例のように、ソース電極の占有面積が広いことに伴
う余分な寄生容量が生じることはなくなる。
ーンにおいては、半導体ウェハ上に構成されたFETのRF
評価時に用いるグランド電極を、プローブの幅寸法以下
の距離でソース電極と分離し、かつ、ドレイン電極と隣
接する位置にまで延出したので、ソース電極の占有面積
は本来のFETにおいて必要な分だけで済むことになり、
従来例のように、ソース電極の占有面積が広いことに伴
う余分な寄生容量が生じることはなくなる。
したがって、本発明によれば、余分な寄生容量の影響
を受けることなく、オンウェハによるFETのRF評価を行
うことができるとともに、パッケージングされた製品に
おける高周波特性の劣化を有効に防止することができる
という優れた効果が得られる。
を受けることなく、オンウェハによるFETのRF評価を行
うことができるとともに、パッケージングされた製品に
おける高周波特性の劣化を有効に防止することができる
という優れた効果が得られる。
第１図は本発明の実施例に係るFETのRF評価用電極パタ
ーンにプローブを当てつけた状態を示す平面図であり、
第２図は従来例に係るFETのRF評価用電極パターンにプ
ローブを当てつけた状態を示す平面図である。 図における符号１はソース電極、３はドレイン電極、４
はグランド電極、７はグランド用プローブ（測定用接触
探針）である。 なお、図中の同一符号は、互いに同一もしくは相当する
部品、部分を示している。
ーンにプローブを当てつけた状態を示す平面図であり、
第２図は従来例に係るFETのRF評価用電極パターンにプ
ローブを当てつけた状態を示す平面図である。 図における符号１はソース電極、３はドレイン電極、４
はグランド電極、７はグランド用プローブ（測定用接触
探針）である。 なお、図中の同一符号は、互いに同一もしくは相当する
部品、部分を示している。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−86536（ＪＰ，Ａ) 特開 平２−155250（ＪＰ，Ａ) 特開 昭62−194681（ＪＰ，Ａ) 特開 平３−35542（ＪＰ，Ａ) 特開 平３−196540（ＪＰ，Ａ) 特開 昭63−269071（ＪＰ，Ａ) 実開 昭62−192641（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/66 H01L 29/417 G01R 31/26
Claims (1)
- 【請求項１】半導体ウェハ上に構成された電界効果型ト
ランジスタの高周波評価時に用いるグランド電極を、測
定用接触探針の幅寸法以下の距離でソース電極と分離
し、かつ、ドレイン電極と隣接する位置にまで延出した
ことを特徴とする電界効果型トランジスタの電極パター
ン。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2915090A JP2797602B2 (ja) | 1990-02-07 | 1990-02-07 | 電界効果型トランジスタの電極パターン |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2915090A JP2797602B2 (ja) | 1990-02-07 | 1990-02-07 | 電界効果型トランジスタの電極パターン |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03232248A JPH03232248A (ja) | 1991-10-16 |
| JP2797602B2 true JP2797602B2 (ja) | 1998-09-17 |
Family
ID=12268230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2915090A Expired - Lifetime JP2797602B2 (ja) | 1990-02-07 | 1990-02-07 | 電界効果型トランジスタの電極パターン |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2797602B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3615256B2 (ja) * | 1995-02-10 | 2005-02-02 | 本田技研工業株式会社 | 半導体集積回路 |
| JP3235476B2 (ja) * | 1996-06-28 | 2001-12-04 | 株式会社村田製作所 | 高周波半導体デバイス |
-
1990
- 1990-02-07 JP JP2915090A patent/JP2797602B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03232248A (ja) | 1991-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6252266B1 (en) | Field effect transistor with comb electrodes and via holes | |
| JPH0528903B2 (ja) | ||
| JPS6157715B2 (ja) | ||
| JP2797602B2 (ja) | 電界効果型トランジスタの電極パターン | |
| JPS6135714B2 (ja) | ||
| JP3273369B2 (ja) | 電極の線幅測定のためのテストパターン | |
| JP3615256B2 (ja) | 半導体集積回路 | |
| JP2548160B2 (ja) | 半導体装置 | |
| JPH0335542A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPH03175367A (ja) | 半導体装置の直流特性測定用治具 | |
| JPH0322697B2 (ja) | ||
| JP2996929B2 (ja) | マイクロ波スイッチ素子 | |
| JPS6211018Y2 (ja) | ||
| JP3218614B2 (ja) | 半導体装置 | |
| JPH09326473A (ja) | 電圧モニター回路 | |
| JPH06104613A (ja) | 高周波半導体装置 | |
| JPH0864643A (ja) | 高周波集積回路装置および高周波測定システム | |
| JPH04336441A (ja) | マイクロ波帯プローブヘッド | |
| JP3161518B2 (ja) | 半導体装置、その製造方法および検査方法 | |
| JPH0821719B2 (ja) | 半導体装置 | |
| JPH0318339B2 (ja) | ||
| JPH06160431A (ja) | 半導体装置評価用プローブ | |
| JPH0262064A (ja) | セラミックパッケージ | |
| JPH05315369A (ja) | 高周波用半導体装置 | |
| JPS63173335A (ja) | 集積回路装置 |