JPH05315369A - 高周波用半導体装置 - Google Patents

高周波用半導体装置

Info

Publication number
JPH05315369A
JPH05315369A JP4115851A JP11585192A JPH05315369A JP H05315369 A JPH05315369 A JP H05315369A JP 4115851 A JP4115851 A JP 4115851A JP 11585192 A JP11585192 A JP 11585192A JP H05315369 A JPH05315369 A JP H05315369A
Authority
JP
Japan
Prior art keywords
gate electrode
width
electrode
fet
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4115851A
Other languages
English (en)
Inventor
Eiji Suematsu
英治 末松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP4115851A priority Critical patent/JPH05315369A/ja
Publication of JPH05315369A publication Critical patent/JPH05315369A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【目的】 入力側にコプレーナ線路１４を構成して所望
の特性インピーダンスに合わせることができるマイクロ
波用ＦＥＴ(電界効果トランジスタ)において、チップ全
体のサイズを大きくすることなく、高周波特性を高め、
かつ、歩留良く実装を行う。 【構成】 ゲート電極２の幅を基板１０の周辺からＦＥ
Ｔ部１へ向かって次第に狭くし、かつ、ゲート電極２と
ソース電極３,４との隙間をゲート電極２の幅に応じて
狭くする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は高周波用半導体装置に
関し、より詳しくは、半導体基板上に形成されたマイク
ロ波用の電界効果トランジスタ(以下、「ＦＥＴ」とい
う。)に関する。
【０００２】
【従来の技術】従来、この種の高周波用半導体装置とし
ては、図４に示すようなＦＥＴが知られている(特公平
３−２２６９７号公報)。このＦＥＴは、半導体基板１
０１上に形成されたイントリンシックなＦＥＴ部１０６
と、このＦＥＴ部１０６につながるソース電極１０２a,
１０２b、ドレイン電極１０３およびゲート電極１０４
を備えている。ゲート電極１０４は、図において上下方
向に一定幅を有するパッド部１０９と、このパッド部１
０９につながり、幅がＦＥＴ部１０６へ向かって次第に
狭くなる引出部１１０と、この引出部１１０につなが
り、ＦＥＴ部１０６のチャネルを覆う線状のゲート部１
１１とからなっている。このＦＥＴの入力側には、ゲー
ト電極１０４のパッド部１０９,引出部１１０(中心導
体)の両側に一定の隙間１１２をとってソース電極(接地
導体)１０２a,１０２bを延在させて、マイクロ波測定系
(および接続用伝送線路)の特性インピーダンス(通常５
０Ω)に等しい特性インピーダンスを有するコプレーナ
線路１１４aが構成されている。なお、出力側にも、ド
レイン電極１０３とソース電極１０２a,１０２bとでコ
プレーナ線路１１４bが構成されている。これにより、
各電極１０２,１０３,１０４と接触するプローブニード
ルとのインピーダンス整合がとれ、オンウエハ状態で正
確なマイクロ波測定ができるようになっている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記Ｆ
ＥＴでは、ゲート電極１０４のパッド部１０９の幅を市
販のプローブニードルの寸法に合わせて５０μm程度に
設定する場合、ゲート電極１０４とソース電極１０２a,
１０２bとの隙間１１２が３０μm程度と非常に狭い状態
になる。このため、上記ＦＥＴを実装する場合、ワイヤ
ボンディング時にゲートワイヤがソース電極１０２a,１
０２bやソースワイヤと接触して歩留が低下するという
問題がある。また、パッド部１０９にワイヤ(ゲートワ
イヤ。径２５μmのもの)を１本だけしか設けることがで
きず、この結果、ゲートワイヤの寄生インダクタンスが
大きくなって高周波特性が悪くなる。一方、ゲート電極
１０４のパッド部１０９の幅を上記寸法よりも大きくす
ると、それに伴ってチップ全体のサイズが大きくなると
いう問題がある。
【０００４】そこで、この発明の目的は、入力側にコプ
レーナ線路を構成して所望の特性インピーダンスに合わ
せることができる高周波用半導体装置において、チップ
全体のサイズを大きくすることなく、高周波特性を高
め、かつ、歩留良く実装できる高周波用半導体装置を提
供することにある。
【０００５】
【課題を解決するための手段および作用】上記目的を達
成するため、この発明は、半導体基板表面の略中央に電
界効果トランジスタ部を設け、基板周辺から上記電界効
果トランジスタ部のゲート,ソース,ドレインに延びるゲ
ート電極,ソース電極,ドレイン電極を設けるとともに、
上記ゲート電極の両側に所定の隙間をとって上記ソース
電極を延在させてコプレーナ線路を構成して、入力側の
特性インピーダンスが所望の値となるようにした高周波
用半導体装置において、上記ゲート電極の幅が基板周辺
から上記電界効果トランジスタ部へ向かって次第に狭く
なり、かつ、上記ゲート電極とソース電極との隙間が上
記ゲート電極の幅に応じて狭くなっていることを特徴と
している。
【０００６】この発明は、本発明者による次の実験,考
察により創出された。すなわち、本発明者は、コプレー
ナ線路について、中心導体の幅と、中心導体と接地導体
との隙間を種々変化させて特性インピーダンスを測定す
ることにより、図３に示すように、中心導体と接地導体
との隙間Ｇが広くなるにつれて特性インピーダンスが高
くなり、また、中心導体の幅Ｗが広くなるにつれて特性
インピーダンスが低くなるという結果を得た。この結果
は、コプレーナ線路の特性インピーダンスを一定値(例
えば５０Ω)にするためには、中心導体と接地導体との
隙間Ｇを広くするときは中心導体の幅Ｗを広くし、逆
に、中心導体と接地導体との隙間Ｇを狭くするときは中
心導体の幅Ｗを狭くすれば良いということを意味してい
る。そこで、ＦＥＴの電極パターン設計において、基板
周辺では、ゲート電極とソース電極との隙間を広くする
とともに、ゲート電極の幅を広くとる。これにより、実
装時にゲートワイヤがソース電極またはソースワイヤに
接触するのを防止でき、しかも、ゲート電極にワイヤ
(ゲートワイヤ)を複数接続することができる。したがっ
て、歩留および高周波特性が向上する。一方、基板中心
付近では、上記ゲート電極とソース電極との隙間を狭く
するとともに、ゲート電極の幅を狭くする。これによ
り、チップ全体のサイズが大きくなるのが防止される。
【０００７】
【実施例】以下、この発明の高周波半導体装置を実施例
により詳細に説明する。
【０００８】図１は一実施例のマイクロ波用ＦＥＴを十
字型のステム５５,５６,５７に実装した状態を示し、図
２は上記ＦＥＴの電極パターンの要部を示している。図
１に示すように、このＦＥＴは、半導体基板(例えば、
厚さ２００μmのＧaＡs基板)１０の表面略中央に形成さ
れたイントリンシックなＦＥＴ部１と、ゲート電極２
と、このゲート電極２の両側に隙間をとって配されたソ
ース電極３,４と、ドレイン電極５を備えている。上記
ドレイン電極５は、ワイヤ８でステム５７に接続された
パッド部５１と、このパッド部５１につながりＦＥＴ部
１のドレイン領域に接触する接触部５２からなってい
る。
【０００９】上記ゲート電極２は、一定幅を有するパッ
ド部２１と、このパッド部２１につながり、幅が基板周
辺からＦＥＴ部１のゲートへ向かって直線的に狭くなる
引出部２２と、この引出部２２につながりエアブリッジ
３４と交差する一定幅のフィンガー部２３と、このフィ
ンガー部２３につながりＦＥＴ部１のチャネルを覆う線
状のゲート部２４とからなっている。
【００１０】上記ソース電極３は、基板１０のコーナー
に配された第１パッド部３１と、この第１パッド部３１
につながる第２パッド部３２と、この第２パッド部につ
ながりＦＥＴ部１のソース領域に接触する接触部３３か
らなっている。第１パッド部３１と第２パッド部３２と
はワイヤ７でステム５６に接続されている。ソース電極
４も同様に、第１パッド部４１と、第２パッド部４２
と、接触部４３からなっている。なお、第２パッド部３
２,４２はエアブリッジ３４によって接続され、互いに
同電位となっている。
【００１１】上記ゲート電極２とソース電極３,４と
は、コプレーナ線路１４を構成している。ゲート電極２
とソース電極３,４の隙間は、基板周辺からＦＥＴ部１
へ向かってゲート電極２の幅に応じて次第に狭くなって
いる。すなわち、図２に示すように、ゲート電極２とソ
ース電極３,４との隙間Ｇは、パッド部２１と第１パッ
ド部３１,４１との間では一定、引出部２２と第２パッ
ド部３２,４２との間では直線的に狭くなり、フィンガ
ー部２３と接触部３３,４３との間では再び一定となっ
ている。
【００１２】このコプレーナ線路１４の特性インピーダ
ンスは、図３に示した実験結果に基づいて、このＦＥＴ
が接続される外部伝送線路の特性インピーダンス(通常
５０Ω)に等しくなるように設定することができる。し
かも、図２に示すように、ゲート電極２のパッド部２１
の幅Ｗは、複数本のワイヤ(径２５μmのもの)を接続で
きる寸法に設定することかできる。
【００１３】具体的には、パッド部２１の幅Ｗは１２０
μm、パッド部２１と第１パッド部３１,４１との隙間Ｇ
は８０μmに設定する。このように、基板周辺では、ゲ
ート電極２とソース電極３,４との隙間Ｇを広くすると
ともに、ゲート電極２の幅を広くする。これにより、図
１に示すように、実装時にゲートワイヤ６がソース電極
３,４またはソースワイヤ７に接触するのを防止するこ
とができる。しかも、ゲート電極２にゲートワイヤ６を
複数(この例では２本)接続することができる。したがっ
て、図４に示した従来のＦＥＴに比して、歩留および高
周波特性を向上させることができる。なお、図３から分
かるように、ゲート電極２のパッド部２１の幅Ｗが８０
μm以上になると、特性インピーダンスの隙間Ｇに対す
る依存性(勾配)が小さくなる。すなわち、隙間Ｇ(また
はパッド部２１の幅Ｗ)が±２０μm程度変化しても特性
インピーダンスの変化が小さい。したがって、電極のパ
ターン設計の自由度が大きく、設計は容易である。
【００１４】一方、フィンガー部２３の幅Ｗは２０μ
m、フィンガー部２３とと接触部３３,４３との隙間Ｇは
１５μmに設定する。このように、基板中心付近では、
フィンガー部２３の幅Ｇを狭くするとともにフィンガー
部２３と接触部３３,４３との隙間Ｇを狭くする。これ
により、チップ全体のサイズが大きくなるのを防止する
ことができ、最適設計を行うことができる。
【００１５】なお、このＦＥＴでは、入力側にコプレー
ナ線路１４を設けたが、当然ながら出力側に設けても良
い。すなわち、ドレイン電極５の両側にソース電極３,
４を延在させてコプレーナ線路を構成しても良い。
【００１６】
【発明の効果】以上より明らかなように、この発明は、
基板表面に形成した電界効果トランジスタ部の入力側に
コプレーナ線路を構成して所望の特性インピーダンスに
合わせるようにした高周波用半導体装置において、ゲー
ト電極の幅を基板周辺から電界効果トランジスタ部へ向
かって次第に狭くし、かつ、上記ゲート電極とソース電
極との隙間を上記ゲート電極の幅に応じて狭くしている
ので、基板周辺では、ゲート電極とソース電極との隙間
を広くするとともに、ゲート電極の幅を広くとることに
より、実装時にゲートワイヤがソース電極またはソース
ワイヤに接触するのを防止でき、しかも、ゲート電極に
ワイヤ(ゲートワイヤ)を複数接続することができる。し
たがって、歩留および高周波特性を向上させることがで
きる。一方、基板中心付近では、上記ゲート電極とソー
ス電極との隙間を狭くするとともに、ゲート電極の幅を
狭くすることにより、チップ全体のサイズが大きくなる
のを防止することができ、最適設計を行うことができ
る。
【図面の簡単な説明】
【図１】 この発明の一実施例のマイクロ波用ＦＥＴを
実装したところを示す図である。
【図２】 上記ＦＥＴの電極パターン形状を示す図であ
る。
【図３】 コプレーナ線路を構成する中心導体と接地導
体との隙間と特性インピーダンスとの関係を示す図であ
る。
【図４】 従来のマイクロ波用ＦＥＴのパターンレイア
ウトを示す図である。
【符号の説明】
１ イントリンシックなＦＥＴ部 ２ ゲート電
極 ３,４ ソース電極 ５ ドレイン
電極 ６,７,８ ワイヤ １０ 半導体
基板 １４ コプレーナ線路 ２１,５１
パッド部 ２２ 引出部 ２３ フィン
ガー部 ２４ ゲート部 ３１,４１
第１パッド部 ３２,４２ 第２パッド部 ３３,４３,５
２ 接触部 ３４ エアブリッジ ５５,５６,５
７ ステム

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板表面の略中央に電界効果トラ
    ンジスタ部を設け、基板周辺から上記電界効果トランジ
    スタ部のゲート,ソース,ドレインに延びるゲート電極,
    ソース電極,ドレイン電極を設けるとともに、上記ゲー
    ト電極の両側に所定の隙間をとって上記ソース電極を延
    在させてコプレーナ線路を構成して、入力側の特性イン
    ピーダンスが所望の値となるようにした高周波用半導体
    装置において、 上記ゲート電極の幅が基板周辺から上記電界効果トラン
    ジスタ部へ向かって次第に狭くなり、かつ、上記ゲート
    電極とソース電極との隙間が上記ゲート電極の幅に応じ
    て狭くなっていることを特徴とする高周波用半導体装
    置。
JP4115851A 1992-05-08 1992-05-08 高周波用半導体装置 Pending JPH05315369A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4115851A JPH05315369A (ja) 1992-05-08 1992-05-08 高周波用半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4115851A JPH05315369A (ja) 1992-05-08 1992-05-08 高周波用半導体装置

Publications (1)

Publication Number Publication Date
JPH05315369A true JPH05315369A (ja) 1993-11-26

Family

ID=14672714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4115851A Pending JPH05315369A (ja) 1992-05-08 1992-05-08 高周波用半導体装置

Country Status (1)

Country Link
JP (1) JPH05315369A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0817264A2 (en) * 1996-07-04 1998-01-07 Nec Corporation Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0817264A2 (en) * 1996-07-04 1998-01-07 Nec Corporation Semiconductor device
EP0817264A3 (en) * 1996-07-04 1998-12-09 Nec Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
TWI694587B (zh) 半導體裝置
US20100025737A1 (en) Field-effect transistor
US6252266B1 (en) Field effect transistor with comb electrodes and via holes
JPH08222657A (ja) 半導体集積回路装置
KR100300235B1 (ko) 반도체의입출력접속구조
JPS6157715B2 (ja)
JPH0514069A (ja) 高出力電界効果トランジスタ増幅器
US20040050587A1 (en) Transmission line and device including the same
US5019877A (en) Field effect transistor
JPH05315369A (ja) 高周波用半導体装置
JPH06338712A (ja) 高周波集積回路
US8125009B2 (en) Mounting circuit substrate
JPH04302149A (ja) 電界効果型トランジスタ
JPS60200547A (ja) 半導体装置
JPH02226756A (ja) 半導体装置
JP2000031708A (ja) モノリシックマイクロ波集積回路
JPS6211018Y2 (ja)
JP2576773B2 (ja) マルチフィンガー型電界効果トランジスタ
US5786627A (en) Integrated circuit device and fabricating thereof
JPH0196965A (ja) 電界効果型半導体装置
JPH11346105A (ja) マイクロ波平面回路
JP3114687B2 (ja) 半導体装置
JPH03232241A (ja) 半導体装置及びその製造方法
JPH10200312A (ja) マイクロ波集積回路
JP4357768B2 (ja) 半導体集積回路