JPH02226756A

JPH02226756A - 半導体装置

Info

Publication number: JPH02226756A
Application number: JP4725189A
Authority: JP
Inventors: Keiji Wakimoto; 脇本　啓嗣; Yoshio Konno; 昆野　舜夫; Kunio Yoshihara; 吉原　邦夫
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-02-28
Filing date: 1989-02-28
Publication date: 1990-09-10
Anticipated expiration: 2013-03-09
Also published as: JP2724193B2; DE4006282A1; DE4006282C2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、高速信号で動作する半導体装置に係わり、特
にマイクロストリップラインを備えた半導体装置に関す
る。

（従来の技術）近年、光通信機器やスーパ７コンピユータ用にＧ１１ｚ
帯で動作する半導体装置の開発が急速な進歩を遂げてい
る。特に、ＨＢＴ、ＨＥＭＴ。

ＧａＡｓ−ＭＥＳＦＥＴ、Ｓｉバイポーラ等の基本素子
の性能が向上し、これが回路としての性能向上の重要な
要因となっている。回路の性能が向上するにつれ、素子
、電源線及び信号配線等のレイアウトにおいても高速信
号を取り扱うための工夫が必要となる。

その一つとして、半導体装置の主回路部の周囲に、電源
線とグランド線（Ｇ　Ｎ　Ｄ）線を積層して配置するこ
とで、電源線とＧＮＤ線との間に容量（コンデンサ領域
）を作る提案がある（東芝技術公開集ｖｏ１．５−９１
９８７−４−１発行）。

第６図にこの提案による集積回路の平面図を、第７図に
第６図の矢視Ａ−Ａ断面を示す。主回路部６１の周囲に
は、電源線とＧＮＤ線を積層してなる容量部６２が配置
されている。容量部６２の外側には、電源バッド６３．
ＧＮＤパッド６４及び信号用バッド６５が配置されてい
る。

容量部６２は、ＧＮＤ線７線上１上電体膜７２を介して
電源線７３を積層して構成される。そして、前記各バッ
ド６３．６４はそれぞれＧＮＤ線７１及び電源線７３を
介して容量部６２や主回路部６１と電気的に接続されて
いる。なお、図中７０は半導体基板、７４は絶縁膜を示
している。

高速信号の変化に対する主回路部の電流変動は半導体装
置外部及び内部の電源線の抵抗分より雑音電圧として現
われ、回路の誤動作の原因になる。第６図に示した従来
装置では、容量部６２が存在すること、及び主回路部６
１を囲み周囲から電源を供給することで前記雑音電圧を
抑え、且つ半導体装置外部からの雑音も抑える働きを持
っている。

ところで、第６図に示す従来装置で、高速信号ラインを
主回路部に接続するには、第８図の構造が考えられる。

この図では、２本の信号配線８１を主回路部６１に接続
することを考え、信号配線８１の両側に容量部６２　（
６２ａ、６２ｂ）が配置されているとする。容量部６２
の電源線７３　（７３ａ、　７３　ｂ）が第２層に配置
されている場合、第９図（ａ）に第８図の矢視Ａ−Ａ断
面を示す如く、層間結合部８３を通じて電源線７３を第
１層に変え、電源線７３の約半分の幅の第１層の接続用
電源線８４を介して両側の電源線７３を接続する。また
、第９図（ｂ）に第８図の矢視Ｂ−Ｂ断面を示す如く、
ＧＮＤ線７１　（７１ａ、　　７　ｌ　ｂ）も同様に、
ＧＮＤ線７１の約半分の幅の接続用ＧＮＤ線８５を介し
て接続する。高速信号線は第２層とし、単一層である電
源線８４．ＧＮＤ線８線上５上置したマイクロストリッ
プ構造となる。

しかしながら、この種の装置にあっては次のような問題
があった。即ち、高速の信号を取り扱う場合、信号線路
連山での反射、定在波を防ぐため、高速信号線はインピ
ーダンスコントロールされていることが求められる。半
導体装置外部での信号系、測定系は通常５０Ωを用いる
。

このため、半導体装置においても、内部に終端抵抗を用
いる場合や信号モニタ端子を使って信号を半導体装置内
部を通過させ外部で終端する場合には、信号線も５０Ω
にコントロールされる必要がある。半導体装置の第１．
第２層間は通常５０００人程度０あり、厚くとも１μｍ
程度となる。これ以上の厚さでは、段切れや層間結合部
の不良で電気的に不良になる他、半導体基板に対するス
トレスが大きく半導体素子の特性を変えてしまうことに
なる。

ここで、従来構造における層間絶縁膜７２の材料を５１
０２とすると、厚さ５０００人でマイクロストリップを
作る場合、線幅は１μｍ程度となる。この値は、信号バ
ッド６５から主回路部６１までの長さがあるため、配線
抵抗が大きく不都合となる。また、任意のインピーダン
スにコントロールするときの誤差も大きくなる。

また、第８図の例では信号配Ｉ！８１はバッド側は下層
をＧＮＤ線８５とし、主回路側は下層を電源線８４とし
ている。電源関係で問題となることとして、ＧＮＤ線と
電源線との間隔がインピーダンスの乱れとなること、Ｇ
ＮＤ線と電源線とが別な場所にあるため、電源電圧のノ
イズが信号線に与える影響は完全には相殺されないこと
、信号配線を挟んだ両側の容量部間でＧＮＤ線と電源線
とが別に接続されているため、容量の効果が低減される
ことがあげられる。従って、信号配線部でのこれらの問
題を改良し、測定系との整合が良く、且つ電源線のノイ
ズに対し安定構造にする必要がある。

（発明が解決しようとする課題）このように従来、半導体装置におけるマイクロストリッ
プラインは、信号配線の幅や層間厚さを自由に変えるこ
とができないため、任意のインピーダンスにコントロー
ルすることが困難であった。また、電源電圧のノイズを
十分に低減できないという問題があった。

本発明は、上記事情を考慮してなされたもので、その目
的とするところは、信号配線に対し該配線の幅や層間厚
さを変えることなく、マイクロストリップラインとして
のインピーダンスを任意の値に設定することができ、且
つ電源電圧のノイズを低減することのできる半導体装置
を提供することにある。

［発明の構成］（課題を解決するための手段）本発明の骨子は、信号配線の上部又は下部に縞状に電源
線及びＧＮＤ線を配置することにより、インピーダンス
をコントロールすると共に電源電圧のノイズを低減する
ことにある。

即ち本発明は、主回路部とパッド部との間、又は主回路
部同士をマイクロストリップラインで接続した高速信号
用半導体装置において、主回路部とパッド部との間、又
は主回路部同士を接続する信号配線の両側に電源線及び
グランド線を積層配置してなるコンデンサ領域を設ける
と共に、信号配線の上部又は下部に誘電体を介して所定
間隔で信号配線と直交する接地用配線を配置し、且つ接
地用配線をコンデンサ領域をなす２種の配線に交互に接
続するようにしたものである。

（作用）本発明によれば、信号配線の上部又は下部の接地用配線
の間隔、線幅を調整することにより、マイクロストリッ
プラインとしてのインピーダンスを可変することができ
る。従って、信号配線の幅や層間厚さを変えることなく
、マイクロストリップラインとしてのインピーダンスを
希望する値、例えば５０Ωに設定するこことが可能とな
る。また、接地用配線列の間隔を細かくすることで、信
号配線の長さに対して一様なインピーダンスとすること
ができ、電源電圧及びＧＮＤのノイズが信号線に与える
影響も互いに相殺し、容量部の接合も一様となるため、
電源線のノイズに対し安定な構造とすることが可能であ
る。

（実施例）以下、本発明の詳細を図示の実施例によって説明する。

第１図は本発明の第１の実施例に係わる半導体装置の信
号配線及びその周辺のみを抜き出した平面図であり、第
２図（ａ）〜（Ｃ）はそれぞれ第１図のＡ−Ａ、Ｂ−Ｂ
、Ｃ−Ｃ断面図である。

図中１０は半導体基板であり、この基板１０上には第１
層目としてのＣＮＤ線１１（ｌｌａ。

１１ｂ）が所定距ｆｌｉｍ間して配置されている。

ＧＮＤ線１１の上には層間絶縁膜１２を介して電源線１
３　（１３ａ、１３ｂ）がそれぞれ配置されている。そ
して、これらＧＮＤ線１１及び電源線１３には異なった
電位が与えられ、容量部２１　（２１ａ、２１ｂ）とし
て作用するものとなっている。

層間絶縁膜１２の上で電源線１３ａ、１３ｂの間には、
第２層配線としての信号配線１４が設けられている。そ
して、信号配線１４の両側の容量部２１をつなぐように
第１層の接地用配線１５．１６が等間隔に配置されてい
る。配線１５は容量部のＧＮＤ線１１から直接出ている
。

配線１６は、容量部の電源線１３から延長された部分と
層間結合部１７を介して接続されている。なお、基板に
は半絶縁性であるＧａＡｓを用い、層間絶縁膜には厚さ
６０００人の５ＬＯ２を用いた。

信号配線１４は、図示しない主回路部とパッド部とを接
続するものであり、第１層配線１５゜１６に対し容量で
結び付いており、マイクロストリップラインとなってい
る。配線１５．１６の幅が２μｍの時、このマイクロス
トリップラインの特性を５０Ωにするために、配線１５
．１６の間隔を６μｍとした。

主回路部の内部回路では負電源を用いており、ＧＮＤ線
が最も高い電位となる。面積の大半を占める容量部で電
位の高いＧＮＤ線が第１層となっていることから、この
組み合わせでサイドゲート効果でＦＥＴの特性が変化し
てしまうことを防ぐことができている。

かくして本実施例によれば、信号配線１４に対し、第１
層の接地用配線１５．１６の間隔。

線幅を調整することで層間厚さ、信号配線幅を変えずに
、マイクロストリップラインとしてのインピーダンスを
希望する値、例えば５ｏΩに設定するこことができる。

また、接地用配線列の間隔を細かくすることで、信号配
線の長さに対して一様なインピーダンスとすることがで
き、電源電圧及びＧＮＤのノイズが信号線に与える影響
を互いに相殺することができる。さらに、容量部の接合
も一様となるため、電源線のノイズを十分に低減するこ
とができる。

また、配線を作るプロセスとしては、リフトオフ法を用
いた場合、リフトオフ法では、配線で囲まれた領域のメ
タルを除去することが困難である。しかし、この方法で
は、配線で囲まれた領域を作る必要がなく、プロセス的
な困難は生じない。

第３図は本発明の第２の実施例に係わる半導体装置の信
号配線及びその周辺のみを抜き出した平面図であり、第
４図（ａ）〜（Ｃ）はそれぞれ第３図のＡ−Ａ、Ｂ−Ｂ
、Ｃ−Ｃ断面図である。

なお、第１図及び第２図と同一部分には同一符号を付し
て、その詳しい説明は省略する。

この実施例が先に説明した実施例と異なる点は、信号配
線の両側でＧＮＤ線と電源線との積層関係を逆にしたこ
とにある。即ち、信号配線１４の左側では、先の第１の
実施例と同様に第１層がＧＮＤ線１１ａ、第２層が電源
線１３ａとなっているが、信号配線１４の右側では逆に
第１層が電源線１３ｂ、第２層がＧＮＤ線１１ｂとなっ
ている。接地用配線１５は、容量部２１Ｈの第１層電源
線１３ｂとは直接つながっており、容量部２１ｂの第２
層電源線１３ａとは層間結合部１８を介して接続されて
いる。また、接地用配線１６は、容量部２１ｂの第１層
電源線１３ｂとは直接つながっており、容量部２１ａの
第２層電源線１３ａとは層間結合部１７を介して接続さ
れている。

原理、配線幅は先の実施例と同様であり、このような構
成であっても、先の実施例と同様の効果が得られる。

第５図は本発明の第３の実施例に係わる半導体装置の全
体構成を示す平面図である。主回路部３０　（３１，３
２）の周囲に容量部３３が配置されている。この実施例
では主回路部３０が２つの機能ブロック３１．３２に分
割しである。

機能ブロック３１．３２間には、電ｉ電圧を安定にする
ため、加えて容量部３４が設けられている。

本実施例における信号配線路は、４１．〜４８で模式的
に示しである。５１は電源パッド、５２はＧＮＤパッド
であり、それぞれ対応する電位に応じて第１層配線若し
くは第２層配線を使って容量部３３と接続されている。

５３は入力信号パッド、５４はモニタ用パッド、５５は
出力用パッドである。５６．５７は信号線の主回路部へ
の入力部である。５６はそのままＦＥＴのゲートと結び
付いているのに対し、５７は５０Ωの終端抵抗が付加さ
れている。

一方の信号パッド５３から与えられた信号は信号配線４
２を通じてリターンモニタ用パッド５４に送られる。そ
の途中、主回路部３１内の入力部５６でＦＥＴのゲート
に信号が与えられる。他方の入力部５３からの入力は信
号配線４３を通じて主回路部３１に送られる。この線路
の先端には５０Ωの終端が付いている。信号配線４６、
〜，４８は機能ブロック３１．３２を結ぶものであり、
３１側に出力、３２側には５０Ωの終端と入力回路が接
続される。信号配線４４゜４５は機能ブロック３２の出
力信号を出力パッド１５に送る線路であり、出力用パッ
ド５５の外に計、１ＰＩ器をつないで終端するため、こ
こでは終端抵抗を必要としない。

先の第２の実施例で示す構造を用いる場合、ＧＮＤ線と
電源線の上下が一部不都合を生じる。

４９はその不都合を解消するためのダミー配線であり、
勿論信号配線は必要としない。また、先の第１の実施例
で示す構造を用いる場合は必要としない。

主回路部としての機能ブロック３１．３２を結ぶ信号配
線４６．〜，４８は、外部装置との入出力のための信号
配線４１．〜，４５とは異なり、長さも短く、また３１
側の駆動能力も小さくて良いため、配線幅を広くする必
要はない。

そのため、ここでは配線幅を４μｍとし、それに応じて
第１層の配線列も幅２μｍ８間隔２μｍとして５０Ωの
インピーダンスとした。

このような（δ成であれば、信号配線４１．〜４８の配
線幅及び層間厚さ等をそれぞれに最適な値に保持した状
態で、接地用配線の間隔等をｌｌｌ３１ｆｌｌすること
により、マイクロストリップラインのインピーダンスを
５０Ωに設定することができる。従って、コンデンサ領
域で囲まれた主回路部（機能ブロック）にインピーダン
スの乱れなく高速信号を与えることができ、先の実施例
と同様の効果が得られる。

なお、本発明は上述した実施例に限定されるものではな
い。例えば、前記コンデンサ領域は必ずしも主回路部の
周囲に配置されている必要はなく、信号配線の両側に配
置すればよい。また、接地用配線の幅１間隔等の条件は
仕様に応じて適宜受支可能である。その他、本発明の要
旨を逸脱しない範囲で、種々変形して実施することがで
きる。

［発明の効果］以上詳述したように本発明によれば、信号配線に対し該
配線の幅や層間厚さを変えることなく、マイクロストリ
ップラインとしてのインピーダンスを任意の値に設定す
ることができ、また信号配線列の間隔を短くすることに
より信号配線の長さに大して−様なインピーダンスとす
ることができる。従って、電源電圧のノイズを低減する
効果を保ちながら、コンデンサ領域で囲まれた主回路部
に、インピーダンスの乱れな（、＾速信号を与えること
ができる半導体装置を実現することができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例に係わる半導体装置の要
部構成を示す平面図、第２図は第１図の矢視断面図、第
３図は本発明の第２の実施例の要部構成を示す平面図、
第４図は第３図の矢視断面図、第５図は本発明の第３の
実施例の全体構成を示す平面図、第６図は従来装置の全
体構成を示す平面図、第７図は第６図の矢視断面図、第
８図は従来装置の要部構成を示す平面図、第９図は第８
図の矢視断面図である。１０・・・半導体基板、１１・・・ＧＮＤ線、１２・・・層間絶縁膜、１３・・・電源線、１４．４１．〜，４８・・・信号配線、１５．１６・・
・接地用配線、１７．１８・・・層間接続部、２１・・・容量部（コンデンサ領域）、３０．３１．３
２・・・主回路部（機能ブロック）４９・・・ダミー配
線、５１・・・電源パッド、５２・・・ＧＮＤバッド、５３・・・人力信号パッド、５４・・・モニタ用パッド、５５・・・出力用パッド。出願人代理人　弁理士　鈴　江　武　彦第４図第図第６図第８図

Claims

【特許請求の範囲】

（１）主回路部とパッド部との間、又は主回路部同士を
マイクロストリップラインで接続した高速信号用半導体
装置において、前記主回路部とパッド部との間、又は主回路部同士を接
続する信号配線と、この信号配線の両側に電源線及びグランド線を積層配置
してなるコンデンサ領域と、前記信号配線と直交する配線からなり、前記信号配線の
上部又は下部に誘電体を介して所定間隔で配置され、前
記コンデンサ領域をなす２種の配線に交互に接続された
接地用配線とを具備してなることを特徴とする半導体装
置。
（２）前記コンデンサ領域は、前記信号配線を通す領域
を除いて前記主回路部の周囲に配置されたものであるこ
とを特徴とする請求項１記載の半導体装置。