DE4006282A1 - Hochgeschwindigkeitssignaluebertragungsleitungs -streckenaufbau fuer integrierte halbleiterschaltkreisanordnungen - Google Patents
Hochgeschwindigkeitssignaluebertragungsleitungs -streckenaufbau fuer integrierte halbleiterschaltkreisanordnungenInfo
- Publication number
- DE4006282A1 DE4006282A1 DE19904006282 DE4006282A DE4006282A1 DE 4006282 A1 DE4006282 A1 DE 4006282A1 DE 19904006282 DE19904006282 DE 19904006282 DE 4006282 A DE4006282 A DE 4006282A DE 4006282 A1 DE4006282 A1 DE 4006282A1
- Authority
- DE
- Germany
- Prior art keywords
- capacitance
- transmission line
- signal transmission
- substrate
- conductive layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5225—Shielding layers formed together with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
Die Erfindung betrifft eine integrierte Hochgeschwin
digkeitshalbleiteranordnung, insbesondere die Verbesse
rung eines inneren Leiterbahnenaufbaus, die dazu dient,
den integrierten Halbleiterschaltchips eine Hochge
schwindigkeitsarbeitsweise zu ermöglichen.
Mit dem derzeit ansteigenden Bedarf an mit Hochgeschwin
digkeit arbeitenden logischen Verknüpfungen für digi
tale Systeme, wie beispielsweise ein optisches Kommuni
kationsgerät, ein Supercomputer o.dgl., ist eine Tech
nik zur leistungsfähigen Verarbeitung von Hochgeschwin
digkeitssignalen unerläßlich geworden. Basisanordnungen
zur Schaffung der internen Schaltungen dieser elek
tronischen Anordnungen wie ein HBT, ein HEMT, ein GaAs-
MESFET, ein Si-Bipolartransistor und dgl. gehören zum
bekannten Stand der Technik. Obwohl die Leistungsfähig
keit solcher Basisanordnungen von Jahr zu Jahr ver
bessert wurde, kann eine ausreichend wirkungsvolle Ver
arbeitung von Hochgeschwindigkeitssignalen in digitalen
Systemen nicht erwartet werden, wenn die Leiterbahn
strecken (d.h. eine Signalübertragungsleitung, eine
Strom- oder Spannungsversorgungsleitung, eine Erdungs
leitung) einer Schaltkreiseinheit, die solche Basisan
ordnungen enthält, in ihrer Leistungsfähigkeit nicht
verbessert werden.
Generell muß ein idealer Leiterbahnaufbau, wie er für
Schaltkreiseinheiten digitaler Hochgeschwindigkeits
systeme erforderlich ist, die folgenden Bedingungen er
füllen:
- 1) Zufriedenstellende Beeinflussung der Impedanz der Signalwege,
- 2) ein hoher Rauschabstand,
- 3) hervorragende Produktivität und
- 4) hohe Zuverlässigkeit auch bei Langzeitbenutzung.
Die Forderung (1) sollte erfüllt sein, damit Signalreflexion
und/oder die Entstehung stehender Wellen in den Signal
übertragungsleitungen der Schaltkreiseinheiten verhin
dert bzw. unterdrückt werden. Zur Erfüllung der Bedin
gung (2) sollte die Störspannung minimiert werden, die
im Inneren des Schaltkreises erzeugt werden kann, so
daß eine Stromschwankung verhindert oder unterdrückt
wird. Zur Erfüllung der Bedingung (3) wird es notwendig
sein, den Aufbau des Leiterbahnmusters sowohl in der
horizontalen Anordnung als auch im Schnittaufbau zu
vereinfachen, so daß dieser ohne großes Risiko mittels
der zur Zeit verfügbaren Herstellungstechnologien ge
fertigt werden kann. Zur Erfüllung der Bedingung (4)
sollte der Aufbau des Leiterbahnmusters entsprechend
der Bedingung (3) aus einem Material bestehen, daß
chemisch und/oder physikalisch stabil ist und sich be
reits als in hohem Maße zuverlässig erwiesen hat.
Von allen bisher für die Hochgeschwindigkeitssignalauf
bereitung entwickelten Leiterbahnmusterstrukturen er
füllt jedoch keines gleichzeitig alle der oben genannten
Bedingungen. Der Grund dafür liegt darin, daß diese
Bedingungen einander widersprechende Anforderungen ent
halten, wie im folgenden beschrieben wird.
So erfüllt beispielsweise ein im Toshiba Technical
Bulletin Vol. 5-9, 1. April 1987 vorgeschlagenes Leiter
bahnaufbaumuster die Bedingung (2). In diesem ist ein
isolierter Schichtaufbau aus einer Stromversorgungslei
tung und einer Erdungsleitung um den Hauptschaltkreis
abschnitt einer Halbleiteranordnung herum in einer sol
chen Weise vorgesehen, daß zwischen der Stromversor
gungsleitung und der Erdungsleitung ein Kapazitätsbe
reich gebildet wird. Dieser Kapazitätsbereich umgibt
den Hauptschaltkreisabschnitt auf dem Chip-Substrat.
Er dient der Reduktion des inneren Rauschens, das durch
Stromschwankungen hervorgerufen wird, die der Haupt
schaltkreisabschnitt im Zusammenhang mit Pegelände
rungen in einem Hochgeschwindigkeitssignal erfährt.
Der Kapazitätsbereich dient weiterhin der Unterdrückung
des äußeren Rauschens.
Wenn es erforderlich ist, daß Hochgeschwindigkeitssignal
leitungen den Kapazitätsbereich durchqueren und sich
bis zum Hauptschaltkreisabschnitt erstrecken, ohne daß
die Anzahl der Leiterschichten erhöht wird, so wird bei
dieser Anordnung ein Mikrostrip-Leitungsstreckenaufbau
verwandt. So ist beispielsweise eine obere Stromversor
gungsleitung des peripheren Kapazitätsbereichs teil
weise auf der unteren Schicht gebildet, um einen peri
pheren Teil des Kapazitätsbereichs zu umgehen. Auf der
oberen Schicht sind Hochgeschwindigkeitssignalstrecken
gebildet. Auf der unteren Schicht des Kapazitätsbereichs
verlaufen daher in dem Abschnitt, wo die Hochgeschwin
digkeitssignalleitungen vorgesehen sind, die Stromver
sorgungsleitung und die Erdungsleitung parallel zuein
ander. In diesem Fall kann jedoch die Impedanz der
Hochgeschwindigkeitssignalleitungen nicht in zufrieden
stellender Weise beeinflußt werden, so daß die oben ge
nannte Bedingung (1) nur schwierig zu erfüllen ist.
Um zu gewährleisten, daß die Hochgeschwindigkeitssignal
leitungen die gewünschte Impedanz haben, müssen das
Material und die Dicke einer sandwichartigen isolieren
den Schicht in dem Kapazitätsbereich so festgelegt wer
den, daß sie von den derzeit allgemein gültigen tech
nischen Bedingungen abweichen (z.B. der sog. 2 µm Regel).
Zusätzlich muß die Breite und Dicke der Hochgeschwin
digkeitssignalleitungen in gleicher Weise festgelegt
werden. Wenn die isolierende Schicht und die Hochge
schwindigkeitssignalleitungen in dieser Art und Weise
speziell entworfen werden müssen, ist es unmöglich,
die zuvor genannten Bedingungen (3) und (4) zu erfüllen.
Es ist daher Aufgabe der Erfindung, einen neuen und
verbesserten Leiterbahnaufbau für eine Hochgeschwindig
keitshalbleiteranordnung zu schaffen.
Eine weitere Aufgabe der Erfindung ist die Schaffung
eines neuen und verbesserten Leiterbahnaufbaus, der
den Erwartungen sowohl in Hinsicht auf Rauschunter
drückungsverhalten wie auch Impedanzbeeinflussung ent
spricht.
Diese Aufgabe wird durch einen speziellen Impedanz
beeinflussenden Leiterbahnaufbau für eine integrierte
Hochgeschwindigkeitshalbleiterschaltkreisanordnung ge
löst. In diesem Leiterbahnaufbau ist eine Hochgeschwin
digkeitssignalübertragungsleitung isoliert über dem
Substrat der Anordnung vorgesehen und verfügt über
einen Mikrostripleiterbahnaufbau. Erste und zweite
Kapazitätsbereiche sind auf den jeweiligen Seiten der
Signalübertragungsleitung gebildet. Jeder der Kapazitäts
bereiche beinhaltet erste und zweite leitende Schichten,
die isoliert übereinander gefügt sind. Die ersten lei
tenden Schichten der ersten und zweiten Kapazitätsbe
reiche sind miteinander über Verbindungsmusterbereiche
verbunden; in gleicher Weise sind die zweiten leiten
den Schichten der ersten und zweiten Kapazitätsbereiche
miteinander verbunden. Der Verbindungsmusterbereich be
inhaltet erste und zweite Verbindungsbereiche, die ab
wechselnd und parallel zueinander auf dem Substrat vor
gesehen sind, sich unter der Signalübertragungsleitung
erstrecken und diese unter im wesentlichen rechten
Winkeln kreuzen. Die ersten Verbindungsbereiche verbin
den die ersten leitenden Schichten miteinander, während
die zweiten Verbindungsbereiche die zweiten leitenden
Schichten miteinander verbinden. Die Mikrostripimpedanz
der Signalübertragungsleitung kann durch Änderung des
Musters der ersten und zweiten Verbindungsbereiche auf
einen gewünschten Wert abgestimmt werden.
Die Erfindung wird nachfolgend anhand von Ausführungs
beispielen, welche in der Zeichnung dargestellt sind,
näher erläutert. Es zeigen:
Fig. 1 ein Diagramm zur schematischen Darstellung
der gesamten ebenen Anordnung einer integrier
ten Hochgeschwindigkeits-Halbleiterschalt
kreisanordnung gemäß einer Ausführungsform
der Erfindung,
Fig. 2 ein Diagramm zur vergrößerten Darstellung
des Hauptbereichs der Anordnung nach Fig. 1,
Fig. 3 bis 5 Diagramme zur Darstellung des jeweiligen
Aufbaus entlang der Schnittlinien III-III,
IV-IV und V-V in Fig. 2,
Fig. 6 ein Diagramm zur vergrößerten Darstellung
des Hauptbereichs einer integrierten Hochge
schwindigkeits-Halbleiterschaltkreisanordnung
gemäß einer weiteren Ausführungsform der Er
findung,
Fig. 7 bis 9 Diagramme zur jeweiligen Darstellung des
Aufbaus entlang der Schnittlinien VII-VII,
VIII-VIII und IX-IX in Fig. 6, und
Fig. 10 ein Diagramm zur schematischen Darstellung
der gesamten ebenen Anordnung einer integrier
ten Hochgeschwindigkeits-Halbleiterschalt
kreisanordnung gemäß einer weiteren Ausfüh
rungsform der Erfindung.
Fig. 1 zeigt eine integrierte Hochgeschwindigkeits-Halb
leiterschaltkreisanordnung 10 gemäß einer ersten Aus
führungsform der Erfindung. Die Schaltkreisanordnung
verfügt über ein Chip-Substrat 12, das aus einem halb
isolierenden Halbleitermaterial wie GaAs gebildet ist.
Ein Hauptschaltkreisbereich 14 und ein Kapazitätsbe
reich 16, der den Hauptschaltkreisbereich 14 um
gibt, sind auf dem Substrat 12 gebildet. Der
Kapazitätsbereich 16 besitzt einen doppelschichten Auf
bau, der beispielsweise aus einer Stromversorgungslei
terschicht 18 und einer Erdungsleiterschicht 20 gebil
det ist. Die Stromversorgungsleiterschicht 18 hat eine
ebene Form einer rechtwinkelig geschlossenen Schleife
(Fig. 1). In dieser Ausführungsform ist die Stromver
sorgungsleiterschicht 18 oberhalb und folglich elektrisch
isoliert von der Erdungsleiterschicht 20 angeordnet.
Ein Stromversorgungsanschlußfleck 22 (d.h., ein externer
Anschlußfleck für die Stromversorgungsleiterschicht 18)
und ein Erdungsanschlußfleck 24 (d.h. ein externer An
schlußfleck für die Erdungsleiterschicht 20) sind außer
halb des Kapazitätsbereichs 16 angeordnet und befinden
sich im Randbereich des Substrats 12.
Die Hochgeschwindigkeitssignalübertragungsleitungen
26 a, 26 b und 26 c, die die Hochgeschwindigkeitssignale
zu dem Hauptschaltkreisabschnitt 14 übertragen, durch
queren den Kapazitätsbereich 16 und sind mit dem Haupt
schaltkreisabschnitt 14, der von dem Kapazitätsbereich
16 umgeben ist, in der im folgenden beschriebenen Weise
verbunden. Wie in Fig. 1 gezeigt, sind die externen
Anschlußflecken 28 a, 28 b und 28 c der Signalübertra
gungsleitungen 26 a, 26 b und 26 c ebenso wie der Strom
versorgungsanschlußfleck 22 und der Erdungsanschluß
fleck 24 auf dem Randbereich des Substrats 12 ange
ordnet. Die Signalübertragungsleitungen 26 verfügen
über einen Mikrostrip-Leitungsstreckenaufbau. Ihre
Dicke und Breite wird in Übereinstimmung mit den Ein
schränkungen der zur Zeit verfügbaren Technologie fest
gelegt (d.h. der 2-µm-Regel).
Anhand der Fig. 2 bis 5 wird im folgenden detailliert
beschrieben, wie die Hochgeschwindigkeitssignalüber
tragungsleitungen 26 den Kapazitätsbereich 16 durch
queren. Als Beispiel wird die Hochgeschwindigkeitssignal
übertragungsleitung 26 a beschrieben. Innerhalb des
Kapazitätsbereichs 16 ist eine Isolierschicht 30 zwi
schen der Stromversorgungsleiterschicht 18 und der
Erdungsleiterschicht 20 gebildet, wie in Fig. 3, 4 und
5 gezeigt. Die Isolierschicht 30 wirkt als eine iso
lierende Zwischenschicht und ihr Material und ihre
Dicke sind in Übereinstimmung mit der Einschränkung
der gebräuchlichen Herstellungstechnologie festgelegt.
Die Isolierschicht 30 kann ein dünner SiO2-Film einer
typischen Dicke von 600 Nanometern sein. Wie in Fig. 2
in einem vergrößerten Maßstab dargestellt, ist die
Stromversorgungsleiterschicht 18 des Kapazitätsbereichs
16 dort abgeschnitten oder unterbrochen, wo die Signal
übertragungsleitung 26 a verläuft. Eine Schaltungslei
tung zum Verbinden der unterbrochenen Teile 18 a und 18 b
auf den gegenüberliegenden Seiten der Signalübertra
gungsleitung 26 a ist in der unteren Schicht des Kapazi
tätsbereichs 16 gebildet, so daß die Signalübertragungs
leitung 26 a überbrückt bzw. umgangen wird.
Im einzelnen ist eine ausgewählte Anzahl von Zwischen
schichtverbindungsbereichen 32-1, 32-2 usw. (im folgenden
als Kontaktfenster oder Durchkontaktierungsloch-Bereich
bezeichnet) in gleichen Abständen im Randbereich des
Stromversorgungsleiterschichtabschnitts 18 a auf einer
Seite der Signalübertragungsleitung 26 a angebracht.
In gleicher Weise ist dieselbe Anzahl von Zwischen
schichtverbindungsbereichen 34-1, 34-2 usw. (im fol
genden als Kontaktfenster oder Durchkontaktierungsloch-
Bereich bezeichnet) in gleichen Abständen im Randbe
reich des Stromversorgungsleiterschichtabschnitts 18 b
auf der anderen Seite der Signalübertragungsleitung
26 a angebracht. Jedes der Kontaktfenster 32-1, 32-2
usw. ist durch eine der Überbrückungsverbindungslei
tungen 36-1, 36-2 usw. mit dem entsprechenden Kontakt
fenster 34-1, 34-2 usw. verbunden, wie in Fig. 4 ver
deutlicht. Die Abstände, in denen die Überbrückungs
verbindungsleitungen 36 angeordnet sind, entsprechen
denen der Kontaktfenster 32 und 34. Wie Fig. 4 zeigt,
sind die Überbrückungsverbindungsleitungen 36 in der
unteren Schicht des Kapazitätsbereichs 16 gebildet,
d.h. auf dem Substrat 12. Die Erdungsleiterschicht 20,
die im wesentlichen die untere Schicht des Kapazitäts
bereichs 16 darstellt, ist so ausgeführt, daß sie den
Überbrückungsverbindungsleitungen 36 ausweicht bzw.
diese umgeht, so daß die Erdungsleiterschicht 20 und
die Überbrückungsverbindungsleitungen 36 einander
nicht überlappen.
Die Erdungsleiterschicht 20 verfügt über rechtwinklige
Ausschnitte 40, die in einer Linie angeordnet sind und
sich in dem Bereich befinden, wo die Signalübertra
gungsleitung 26 a des Kapazitätsbereichs 16 verläuft.
In den Ausschnitten 40 sind Erdungsverbindungsleitungen
42 festgelegt, die die Signalübertragungsleitung 26 a
isoliert kreuzen. In dieser Ausführungsform sind die
Erdungsverbindungsleitungen 42 der Erdungsleiterschicht
20 in gleichen Abständen angeordnet wie die Über
brückungsverbindungsleitungen 36 der Stromversorgungs
leiterschicht 18. Auf dem Substrat 12 ist jede der
Überbrückungsverbindungsleitungen 36 im wesentlichen
in der jeweiligen Mitte eines der Ausschnitte 40 der
Erdungsleiterschicht 20 angeordnet. Somit sind die
Überbrückungsverbindungsleitungen 36 und die Erdungs
verbindungsleitungen 42 abwechselnd in der Richtung
angeordnet, in der die Signalübertragungsleitung 26 a
verläuft, wie in Fig. 2 gezeigt. In dem Bereich, in
dem die Signalübertragungsleitung 26 a den Kapazitäts
bereich 16 durchläuft, erscheint das Leiterbahnmuster
von oben betrachtet leiterförmig, wie schematisch in
Fig. 1 gezeigt.
In einem solchen leiterförmigen Leiterbahnmuster sind
die Überbrückungsverbindungsleitungen 36 (als Teil
der Stromversorgungsleiterschicht 18) und die Erdungs
verbindungsleitungen 42 (als Teil der Erdungsleiter
schicht 20) abwechselnd in einem Bereich unterhalb
der Signalübertragungsleitung 26 a angeordnet, und er
strecken sich isoliert im rechten Winkel zu dieser.
Die Signalübertragungsleitung 26 a ist sowohl mit den
Überbrückungsverbindungsleitungen 36 als auch mit den
Erdungsverbindungsleitungen 42 kapazitiv gekoppelt,
wodurch ein Mikrostrip-Leitungsstreckenaufbau darge
stellt wird.
In dieser Ausführungsform kann die Mikrostripleitungs
impedanz der Signalübertragungsleitung 26 a durch fol
gende Variationen auf einen gewünschten Wert abge
glichen werden: Die Breite jeder Überbrückungsverbin
dungsleitung 36 der Stromversorgungsleiterschicht 18,
der Abstand zwischen zwei nebeneinander liegenden Über
brückungsverbindungsleitungen 36, die Breite jeder
Erdungsverbindungsleitung 42 der Erdungsleiterschicht
20 und der Abstand zwischen zwei nebeneinander liegenden
Erdungsverbindungsleitungen 42. Diese Faktoren können
frei und leicht variiert werden mittels der Muster
strukturierungstechnologie. Die Breite und Dicke der
Signalübertragungsleitung 26 a muß zur Beeinflussung
der Impedanz der Signalübertragungsleitung 26 a des
Mikrostrip-Leitungsaufbaus nicht verändert werden. Dies
trägt zu einer wirkungsvollen Impedanzbeeinflussung
der Signalleitung 26 a bei. Darüber hinaus können sowohl
die Produktivität als auch die Zuverlässigkeit der
Halbleiteranordnung verbessert werden, da die Signal
übertragungsleitungen 26 hergestellt werden können,
ohne daß spezielle Musterstrukturierungsbedingungen
erforderlich sind und die zwischenschichtige Isolier
schicht 30 zur Beeinflussung der Impedanz keiner spe
ziellen Festlegung bedarf. Wird beispielsweise als
zwischenschichtige Isolierschicht 30 ein dünner SiO2-
Film mit einer Dicke von 300 Nanometern verwandt, so
kann die Impedanz der Signalübertragungsleitung 26 a
nach dem Mikrostriptyp 50 Ohm betragen (welches ein
typischer Wert ist), in dem die Breite der Signal
übertragungsleitung 26 a auf 2 µm festgelegt wird (ein
gebräuchlicher Wert) und der Abstand D zwischen einer
Überbrückungsverbindungsleitung 36 und der ihr gegen
überliegenden Erdungsverbindungsleitung 42 auf 6 µm fest
gelegt wird. Die Impedanz der Hochgeschwindigkeits
signalleitung 26 a kann dadurch abgeglichen werden, daß
im wesentlichen der Abstand D variiert wird, sofern
ein abweichender Impedanzwert gewünscht wird.
In dieser Ausführungsform kann darüber hinaus der
Rauschabstand des Hauptschaltkreisabschnitts 14 der
Halbleiteranordnung 10 verbessert werden. Grund hierfür
ist, daß die rauschabschirmende Wirkung des Kapazitäts
bereichs 16 dadurch maximiert werden kann, daß die
Überbrückungsverbindungsleitungen 36 und die Erdungs
verbindungsleitungen 42 in gleichen Abständen im Be
reich unter jeder Signalübertragungsleitung 26 ange
ordnet sind. In diesem Fall ist die Impedanzcharakteristik
jeder Signalübertragungsleitung 26 über ihre gesamte
Länge gleichförmig. Ist die Impedanzcharakteristik
einer Hochgeschwindigkeitssignalleitung 26 i über ihre
gesamte Länge gleichförmig, so heben die nachteiligen
Auswirkungen einander auf, die das Rauschen in der
Stromversorgungsleiterschicht 18 und der Erdungsleiter
schicht 20 auf die Signalübertragungsleitung 26 i haben.
Da zusätzlich die Zwischenverbindung in dem Bereich,
wo die Signalübertragungsleitungen 26 den Kapazitätsbe
reich 16 durchqueren verbessert werden können, kann
die Entstehung von Rauschen in der Stromversorgungslei
terschicht 18 unterdrückt werden.
Der Hauptschaltkreisabschnitt 14 der Halbleiteranordnung
10 gemäß der Ausführungsform wirkt auf eine Spannungs
quelle vom Typ negativer Polarität. Daher liegt an der
Erdungsleiterschicht 20 des Kapazitätsbereichs 16 inner
halb der Anordnung 10 das höchste Potential an. In An
betracht dieser Tatsache ist die Erdungsleiterschicht
20 auf dem Substrat 12 direkt als untere Schicht gebil
det, wie Fig. 3, 4 und 5 zeigen. Mit dieser Anordnung
werden die Arbeitscharakteristiken der Hochgeschwin
digkeit FETs, die in dem Hauptschaltkreisabschnitt 14
eingesetzt sind, zuverlässig von Abweichungen aufgrund
des sog. "Seitengattereffekts" abgehalten.
Fig. 6 zeigt in vergrößertem Maßstab den Hauptbereich
einer integrierten Hochgeschwindigkeits-Halbleiterschalt
kreisanordnung 50 entsprechend einer zweiten Ausfüh
rungsform der Erfindung. In den Fig. 6 und 2 sind
gleiche Teile mit den gleichen Bezugszeichen versehen.
Solche Teile werden im folgenden nicht erneut detailliert
beschrieben. Die in Fig. 6 gezeigte Anordnung 50 unter
scheidet sich von der in Fig. 2 gezeigten Anordnung 10
dadurch, daß die vertikale Anordnung der Stromversor
gungsleiterschicht 18 und der Erdungsleiterschicht 20
auf den gegenüberliegenden Seiten der Signalübertra
gungsleitung 26 a gegenüber der zuvor beschriebenen um
gekehrt ist.
Die linke Seite der Signalübertragungsleitung 26 a, die
Stromversorgungsleiterschicht 18 b ist über der Erdungs
leiterschicht 20 b als die obere Schicht des Kapazitäts
bereichs 16 gebildet, wie in Fig. 7 gezeigt. In diesem
Punkt gleicht die in Fig. 6 gezeigte Anordnung der in
Fig. 2 gezeigten Anordnung. Auf der rechten Seite der
Signalübertragungsleitung 26 a ist die Stromversorgungs
leiterschicht 18 a jedoch auf der Oberfläche des Sub
strats 12 gebildet und stellt somit die untere Schicht
des Kapazitätsbereichs 16 dar, während die Erdungs
leiterschicht 20 b auf der zwischenschichtigen Isolier
schicht 30 gebildet ist und damit oberhalb der Schicht
18 a als die obere Schicht des Kapazitätsbereichs 16 an
geordnet ist.
Die obere Stromversorgungsschicht 18 b auf der linken
Seite der Signalübertragungsleitung 26 a besitzt Kontakt
fenster 52-1, 52-2 usw. in der Isolierschicht 30. Die
untere Stromversorgungsschicht 18 a auf der rechten
Seite der Hochgeschwindigkeitssignalleitung 26 a ver
fügt über Verbindungsleitungen 54-1, 54-2 usw., die im
Ganzen wie die Zähne eines Kamms aussehen. Wie aus
Fig. 7 ersichtlich, ist das Kontaktfenster 52-1 mit
der entsprechenden Verbindungsleitung 54-1 verbunden.
Die übrigen Kontaktfenster 52-2 usw. sind mit den ent
sprechenden Verbindungsleitungen 54-2 usw. verbunden.
Durch diese Kontaktfenster und Verbindungsleitungen
sind die Stromversorgungsleiterschichten 18 a und 18 b
auf den beiden jeweiligen Seiten der Hochgeschwindig
keitssignalleitung 26 a miteinander elektrisch verbunden.
Die obere Erdungsleiterschicht 20 a auf der rechten
Seite der Signalübertragungsleitung 26 a hat Kontakt
fenster 56-1 usw. in der Isolierschicht 30. Die untere
Erdungsleiterschicht 20 b auf der linken Seite der
Signalübertragungsleitung 26 a hat Verbindungsleitungen
58-1 usw., die im Ganzen das Aussehen der Zähne eines
Kamms haben. Wie aus Fig. 8 ersichtlich, ist das Kon
taktfenster 56-1 mit der entsprechenden Verbindungslei
tung 58-1 verbunden. Desgleichen sind die übrigen Kon
taktfenster 56-2 usw. mit den jeweils entsprechenden
Verbindungsleitungen 58-2 usw. verbunden. Durch diese
Kontaktfenster und Verbindungsleitungen sind die Erdungs
leiterschichten 20 a und 20 b auf den jeweiligen Seiten
der Hochgeschwindigkeitssignalleitung 26 a elektrisch
miteinander verbunden.
Wie in Fig. 6 gezeigt, sind die Verbindungsleitungen
54 und 58 abwechselnd und in gleichen Abständen zuein
ander angeordnet, wodurch sich ein leiterförmiges Lei
terbahnmuster ähnlich dem der in Fig. 2 gezeigten Aus
führungsform ergibt. Das leiterförmige Leiterbahnmuster
der Verbindungsleitungen 54 und 58 kreuzt die entspre
chende Signalübertragungsleitung 26 a isoliert im rechten
Winkel zu ihr. Demzufolge verfügt die Anordnung 50 in
Fig. 6 über die gleichen Vorteile wie die in Fig. 2
gezeigte Anordnung 10.
Fig. 10 zeigt den Hauptbereich einer integrierten Hoch
geschwindigkeits-Halbleiterschaltkreisanordnung 70 ge
mäß einer dritten Ausführungsform der Erfindung. Die
Anordnung 70 verfügt über einen Hauptschaltkreisab
schnitt 74 auf dem Chip-Substrat 12, der in erste und
zweite Funktionsschaltkreisblöcke 74 a und 74 b aufge
teilt ist. Der Kapazitätsbereich 76 der Anordnung 70
hat die Form einer "8" und umgibt die zwei Schalt
kreisblöcke 74 a und 74 b. Der Kapazitätsbereich 76 ist
aus einem äußeren Rahmenbereich 78 a in der Form einer
rechteckigen geschlossenen Schleife und einem inneren
geradlinigen Bereich 78 b zusammengesetzt, der sich zwi
schen den zwei Schaltkreisblöcken 74 a und 74 b befindet.
Wie bei den vorausgegangenen Ausführungsformen ist der
Kapazitätsbereich 76 von doppelschichtigem Aufbau und
aus einer Stromversorgungsleiterschicht 80 und einer
Erdungsleiterschicht 82 zusammengesetzt.
Wie in Fig. 10 gezeigt, ist die Stromversorgungsleiter
schicht 80 mit einem externen Stromversorgungsanschluß
fleck 84 verbunden, während die Erdungsleiterschicht
82 mit einem Erdungsanschlußfleck 86 verbunden ist.
Die externen Anschlußflecken 88 und 90 sind Signalein
gangsanschlußflecken, ein externer Anschlußfleck 92
ein Überwachungs- bzw. Aufzeichnungsanschlußfleck und
die externen Anschlußflecken 94 und 96 Signalausgangs
anschlußflecken. Der Signaleingangsanschlußfleck 88
ist mit einem Signalanschluß 102 des ersten Funktions
schaltkreisblocks 74 a durch eine Hochgeschwindigkeits
signalleitung 100 verbunden. Der Signalanschluß 102
ist mit einem Abschlußwiderstand versehen, der einen
Widerstand von beispielsweise 50 Ohm hat. Der Signal
eingangsanschlußfleck 90 ist mit einem weiteren Signal
anschluß 106 des ersten Funktionsschaltkreisblocks 74 a
durch eine Hochgeschwindigkeitssignalleitung 104 ver
bunden. Der Signalanschluß 106 ist mit dem Überwachungs
anschlußfleck 92 über eine Hochgeschwindigkeitssignal
leitung 108 verbunden. Die Hochgeschwindigkeitssignal
leitungen 100, 104 und 108 durchqueren den Kapazitäts
bereich mittels eines leiterförmigen Leiterbahnmusters,
das ähnlich aufgebaut ist wie das in den zuvor er
läuterten Ausführungsformen beschriebene. Der Anschluß
106 ist direkt mit der Basiselektrode eines Feldeffekt
transistors (FET) des ersten Funktionsschaltkreisblocks
74 a verbunden. Ein Signal, das von dem Signaleingangs
anschlußfleck 90 aufgenommen wird, wird über die Hoch
geschwindigkeitssignalleitung 104 zum Eingabeanschluß
106 übertragen und sodann an das Gatter des FETs ge
liefert. Das Signal wird weiterhin durch die Hochge
schwindigkeitssignalleitung 108 zu dem Überwachungs
anschlußfleck 92 übertragen, wo es überwacht bzw. auf
gezeichnet wird.
Signalausgangsanschlüsse 110 des ersten Funktionsschalt
kreisblocks 74 a sind durch Hochgeschwindigkeitssignal
leitungen 112 mit Signaleingangsanschlüssen 114 des
zweiten Funktionsschaltkreisblocks 74 b verbunden. Die
Hochgeschwindigkeitssignalleitungen 112 durchqueren
den inneren geraden Bereich 78 b des Kapazitätsbereichs
76 in gleicher Weise wie zuvor beschrieben. Jede der
Hochgeschwindigkeitssignalleitungen 112 ist mit einem
Abschlußwiderstand versehen, der einen Widerstand von
beispielsweise 50 Ohm hat. Die Signalausgangsanschlüsse
116 und 118 des zweiten Funktionsschaltkreisblocks 74 b
sind über die Hochgeschwindigkeitssignalleitungen 120
und 122 mit den Signalausgangsanschlußflecken 94 und
96 verbunden. Die Signalleitungen 120 und 122 durch
queren den äußeren Bereich 82 des Kapazitätsbereichs
76 in gleicher Weise wie zuvor beschrieben mittels
einer leiterförmigen Leiterbahnmusteranordnung. Für
diese Hochgeschwindigkeitssignalleitungen 120 und 122 ist
kein Abschlußwiderstand vorgesehen.
In dem Kapazitätsbereich 76 der dritten Ausführungsform
kann die vertikale Anordnung der Stromversorgungsleiter
schicht und der Erdungsleiterschicht ähnlich der in
der ersten Ausführungsform (Fig. 1 bis 5) beschrie
benen sein. Alternativ dazu kann die vertikale Anordnung
so festgelegt sein, wie sie in der zweiten Ausführungs
form (Fig. 6 bis 9) beschrieben ist, d.h. die Anordnung
der Stromversorgungsleiterschicht und der Erdungslei
terschicht kann auf beiden Seiten einer Hochgeschwin
digkeitssignalleitung umgekehrt sein. In der dritten
Ausführungsform gemäß Fig. 10 sind die meisten der
Hochgeschwindigkeitssignalleitungen, insbesondere die
Signalleitungen 100, 104, 108, 112 und 120) von dem
leiterförmigen Leiterbahnmusteraufbau, wie er anhand
der Fig. 2 bis 5 beschrieben wurde. Die Hochgeschwin
digkeitssignalleitung 122 hat einen umgekehrten leiter
förmigen Leiterbahnmusteraufbau entsprechend dem in
den Fig. 6 bis 9 beschriebenen. Die obere Schicht des
Kapazitätsbereichs 76 besteht aus unterschiedlichen
Elementen zwischen der rechten und linken Seite der
Hochgeschwindigkeitssignalleitung 122. Auf der linken
Seite der Signalleitung 122 wird die obere Schicht des
Kapazitätsbereichs 76 von der Stromversorgungsleiter
schicht 80 dargestellt, während auf der rechten Seite
die Erdungsleiterschicht 82 die obere Schicht des
Kapazitätsbereichs 76 darstellt. Die Anordnung gemäß
der dritten Ausführungsform verfügt über einen Blind
belegungsabschnitt 124 mit einem leiterförmigen Leiter
bahnmuster, so daß die vertikale Anordnung an einer
Stelle wieder umgekehrt wird. Über diesen Blindbele
gungsabschnitt 124 verläuft keine Hochgeschwindigkeits
signalleitung.
Die Hochgeschwindigkeitssignalleitungen 112 zur Ver
bindung der zwei Funktionsschaltkreisblöcke 74 a und 74 b
unterscheiden sich in der Leitungsbreite von den Hoch
geschwindigkeitssignalleitungen 100, 104, 108, 120 und
122, die mit den Anschlußflecken 88, 90, 92, 94 und
96 verbunden sind. Im Vergleich mit den Signalleitungen
100, 104, 108, 120 und 122 sind die Signalleitungen
112 länger und haben eine kleinere stromtreibende
Kapazität, weshalb die Signalleitungen 112 nicht ver
breitert werden müssen. Im Fall der dritten Ausführungs
form ist die Breite der Signalleitungen 112 auf 4 µm
festgelegt, die Breite der Leitungen des entsprechenden
leiterförmigen Leiterbahnmusters beträgt 2 µm und der
Abstand D (Fig. 2) zwischen den Leitungen des leiter
förmigen Leiterbahnmusters ist mit 2 µm festgelegt.
Die Mikrostrip-Impedanz jeder Hochgeschwindigkeits
signalleitung wird somit auf 50 Ohm festgelegt.
In den zuvor beschriebenen Ausführungsformen umfaßt
der Kapazitätsbereich (16, 76) vollständig den Haupt
schaltkreisabschnitt (14, 74). Der Kapazitätsbereich
kann jedoch ebenso den Hauptschaltkreisabschnitt nur
teilweise umfassen oder an seiner Seite angeordnet
sein, wie dies dem Stand der Technik entspricht. Auch
in diesem Fall kann eine Hochgeschwindigkeitssignallei
tung 26 a mit den zuvor genannten herausragenden Vor
teilen durch Einsatz der leiterförmigen Leiterbahnmuster
anordnung für Hochgeschwindigkeitssignal des Mikrostrip-
Aufbaus benutzt werden.
Claims (12)
1. Leiterbahnaufbau zur Beeinflussung der Impedanz,
gekennzeichnet durch
ein Substrat (12, 72),
eine Signalübertragungsleitung (26, 100, 104, 108, 112, 120, 122), die isoliert über dem Substrat an gebracht ist und einen Mikrostrip-Leiterbahnaufbau aufweist,
erste und zweite Kapazitätsbereiche (16, 76) auf jeder Seite der Signalübertragungsleitung, wobei jeder der ersten und zweiten Kapazitätsbereiche erste und zweite leitende Schichten (16, 18, 80, 82) enthält, die jeweils isoliert übereinander angeordnet sind,
eine Verbindungseinrichtung zum miteinander Verbin den der ersten leitenden Schichten der ersten und zweiten Kapazitätsbereiche und zum miteinander Ver binden der zweiten leitenden Schichten der ersten und zweiten Kapazitätsbereiche,
erste und zweite parallele Verbindungsabschnitte (36, 42, 54, 58) der Verbindungseinrichtungen, wo bei diese Verbindungsabschnitte abwechselnd auf dem Substrat angeordnet sind, sich unterhalb der Signal übertragungsleitung befinden und diese unter im we sentlichen rechten Winkeln kreuzen, und
die ersten Verbindungsabschnitte die ersten leiten den Schichten miteinander verbinden und die zweiten Verbindungsabschnitte die zweiten leitenden Schichten miteinander verbinden.
ein Substrat (12, 72),
eine Signalübertragungsleitung (26, 100, 104, 108, 112, 120, 122), die isoliert über dem Substrat an gebracht ist und einen Mikrostrip-Leiterbahnaufbau aufweist,
erste und zweite Kapazitätsbereiche (16, 76) auf jeder Seite der Signalübertragungsleitung, wobei jeder der ersten und zweiten Kapazitätsbereiche erste und zweite leitende Schichten (16, 18, 80, 82) enthält, die jeweils isoliert übereinander angeordnet sind,
eine Verbindungseinrichtung zum miteinander Verbin den der ersten leitenden Schichten der ersten und zweiten Kapazitätsbereiche und zum miteinander Ver binden der zweiten leitenden Schichten der ersten und zweiten Kapazitätsbereiche,
erste und zweite parallele Verbindungsabschnitte (36, 42, 54, 58) der Verbindungseinrichtungen, wo bei diese Verbindungsabschnitte abwechselnd auf dem Substrat angeordnet sind, sich unterhalb der Signal übertragungsleitung befinden und diese unter im we sentlichen rechten Winkeln kreuzen, und
die ersten Verbindungsabschnitte die ersten leiten den Schichten miteinander verbinden und die zweiten Verbindungsabschnitte die zweiten leitenden Schichten miteinander verbinden.
2. Aufbau nach Anspruch 1, dadurch gekennzeichnet, daß
die ersten und zweiten Verbindungsabschnitte auf dem
Substrat (12, 72) unter im wesentlichen konstanten,
im voraus festgelegten Abständen gebildet sind.
3. Aufbau nach Anspruch 2, dadurch gekennzeichnet, daß
die ersten leitenden Schichten (18 a, 18 b), die durch
die ersten Verbindungsabschnitte (36) miteinander
verbunden sind und die zweiten leitenden Schichten
(20 a, 20 b), die durch die zweiten Verbindungsab
schnitte (42) miteinander verbunden sind an Span
nungen anliegen, die ein unterschiedliches Niveau
haben.
4. Aufbau nach Anspruch 3, dadurch gekennzeichnet, daß
die ersten und zweiten leitenden Schichten (18 a, 20 a)
des ersten Kapazitätsbereichs in der gleichen Reihen
folge übereinander angeordnet sind wie die ersten
und zweiten leitenden Schichten (18 b, 20 b) des zwei
ten Kapazitätsbereichs.
5. Aufbau nach Anspruch 3, dadurch gekennzeichnet, daß
die ersten und zweiten leitenden Schichten (18 a,
20 a) des ersten Kapazitätsbereichs in einer anderen
Reihenfolge übereinandergefügt sind als die ersten
und zweiten leitenden Schichten (18 b, 20 b) des zwei
ten Kapazitätsbereichs.
6. Integrierte Halbleiterschaltkreisanordnung, gekenn
zeichnet durch
ein Substrat (12, 72),
einen Hauptschaltkreisabschnitt (14, 74), der auf dem Substrat gebildet ist,
einen Kapazitätsbereich, der auf dem Substrat ge bildet ist und an den Hauptschaltkreisabschnitt anliegend angeordnet ist, wobei der Kapazitätsbe reich eine untere leitende Schicht beinhaltet, über dieser eine obere leitende Schicht isoliert ange ordnet ist und die obere und untere Schicht jeweils an ersten und zweiten Spannungen anliegen, die ein unterschiedliches Niveau haben,
eine Signalübertragungsleitung (16, 18, 80, 82), die den Kapazitätsbereich isoliert durchquert und mit dem Hauptschaltkreisabschnitt verbunden ist, wobei die Signalübertragungsleitung den Kapazitäts bereich in einen ersten und zweiten Kapazitätsunter bereich aufteilt, und
eine Impedanzbeeinflussungseinrichtung zum Verbinden der entsprechenden Schichten der ersten und zweiten Kapazitätsunterbereiche miteinander und zur Beein flussung der Impedanz der Signalübertragungsleitung, wobei die Impedanzbeeinflussungseinrichtung erste Leiterbahnen beinhaltet, die eine der oberen und unteren Schichten des ersten Kapazitätsunterbe reichs mit einer entsprechenden leitenden Schicht des zweiten Kapazitätsunterbereichs elektrisch ver bindet, weiterhin
zweite Leiterbahnen beinhaltet, die die andere der oberen und unteren Schichten des ersten Kapazitäts unterbereichs mit der verbleibenden leitenden Schicht des zweiten Kapazitätsunterbereichs elek trisch verbinden und
die ersten und zweiten Leiterbahnen abwechselnd an geordnet sind und sich unter im wesentlichen rechten Winkeln zu der Signalübertragungsleitung erstrecken.
ein Substrat (12, 72),
einen Hauptschaltkreisabschnitt (14, 74), der auf dem Substrat gebildet ist,
einen Kapazitätsbereich, der auf dem Substrat ge bildet ist und an den Hauptschaltkreisabschnitt anliegend angeordnet ist, wobei der Kapazitätsbe reich eine untere leitende Schicht beinhaltet, über dieser eine obere leitende Schicht isoliert ange ordnet ist und die obere und untere Schicht jeweils an ersten und zweiten Spannungen anliegen, die ein unterschiedliches Niveau haben,
eine Signalübertragungsleitung (16, 18, 80, 82), die den Kapazitätsbereich isoliert durchquert und mit dem Hauptschaltkreisabschnitt verbunden ist, wobei die Signalübertragungsleitung den Kapazitäts bereich in einen ersten und zweiten Kapazitätsunter bereich aufteilt, und
eine Impedanzbeeinflussungseinrichtung zum Verbinden der entsprechenden Schichten der ersten und zweiten Kapazitätsunterbereiche miteinander und zur Beein flussung der Impedanz der Signalübertragungsleitung, wobei die Impedanzbeeinflussungseinrichtung erste Leiterbahnen beinhaltet, die eine der oberen und unteren Schichten des ersten Kapazitätsunterbe reichs mit einer entsprechenden leitenden Schicht des zweiten Kapazitätsunterbereichs elektrisch ver bindet, weiterhin
zweite Leiterbahnen beinhaltet, die die andere der oberen und unteren Schichten des ersten Kapazitäts unterbereichs mit der verbleibenden leitenden Schicht des zweiten Kapazitätsunterbereichs elek trisch verbinden und
die ersten und zweiten Leiterbahnen abwechselnd an geordnet sind und sich unter im wesentlichen rechten Winkeln zu der Signalübertragungsleitung erstrecken.
7. Anordnung nach Anspruch 6, dadurch gekennzeichnet,
daß das Substrat eine Oberseite aufweist, auf der
die ersten und zweiten Leiterbahnen gebildet sind.
8. Anordnung nach Anspruch 7, gekennzeichnet durch
eine Isolierschicht (30), die zwischen den oberen
und unteren Schichten jeder der ersten und zweiten
Kapazitätsunterbereiche gebildet ist, wobei die
Isolierschicht die ersten und zweiten Leiterbahnen
(36, 42, 54, 58) bedeckt.
9. Anordnung nach Anspruch 8, dadurch gekennzeichnet,
daß die Impedanzbeeinflussungseinrichtung Kontakt
fenster (32, 34, 52, 56) enthält, die als Durch
kontaktierungsausschnitte in der Isolierschicht ge
bildet sind.
10. Anordnung nach Anspruch 9, dadurch gekennzeichnet,
daß der Kapazitätsbereich den Hauptschaltkreisab
schnitt auf dem Substrat horizontal umfaßt.
11. Anordnung nach Anspruch 10, dadurch gekennzeichnet,
daß der Hauptschaltkreisabschnitt in eine Anzahl
von Unterschaltkreisabschnitten (74 a, 74 b) aufge
teilt ist.
12. Anordnung nach Anspruch 11, dadurch gekennzeichnet,
daß es sich bei den ersten und zweiten Spannungen
um eine Versorgungsspannung und eine Erdungsspannung
der Anordnung handelt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4725189A JP2724193B2 (ja) | 1989-02-28 | 1989-02-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4006282A1 true DE4006282A1 (de) | 1990-08-30 |
DE4006282C2 DE4006282C2 (de) | 1994-07-07 |
Family
ID=12770040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19904006282 Expired - Fee Related DE4006282C2 (de) | 1989-02-28 | 1990-02-28 | Leiterbahnaufbau zum Abgleichen der Impedanz einer Signalübertragungsleitung |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2724193B2 (de) |
DE (1) | DE4006282C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11373964B2 (en) | 2017-01-30 | 2022-06-28 | Sony Semiconductor Solutions Corporation | Semiconductor chip |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05267577A (ja) * | 1992-03-18 | 1993-10-15 | Nec Ic Microcomput Syst Ltd | 半導体集積回路の周回電源 |
JP2000216343A (ja) | 1999-01-27 | 2000-08-04 | Nec Corp | 半導体集積回路 |
JP2003273231A (ja) * | 2002-03-19 | 2003-09-26 | Fujitsu Ltd | 半導体集積回路のシールド構造 |
DE10216873A1 (de) * | 2002-04-17 | 2003-11-13 | Infineon Technologies Ag | Kontaktierbare integrierte Schaltung und Verfahren zur Herstellung einer solchen Schaltung |
KR100615579B1 (ko) | 2004-09-20 | 2006-08-25 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 파워 라인 배치 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0154998A2 (de) * | 1984-03-14 | 1985-09-18 | Nec Corporation | Stromversorgungsleiter-Struktur in einer integrierten Halbleiterschaltung |
EP0259631A2 (de) * | 1986-08-12 | 1988-03-16 | Fujitsu Limited | Halbleiteranordnung mit Stromversorgungsleiterbahnen |
EP0307722A1 (de) * | 1987-08-31 | 1989-03-22 | Kabushiki Kaisha Toshiba | Halbleiteranordnung mit Mehrschichtleiter |
-
1989
- 1989-02-28 JP JP4725189A patent/JP2724193B2/ja not_active Expired - Fee Related
-
1990
- 1990-02-28 DE DE19904006282 patent/DE4006282C2/de not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0154998A2 (de) * | 1984-03-14 | 1985-09-18 | Nec Corporation | Stromversorgungsleiter-Struktur in einer integrierten Halbleiterschaltung |
EP0259631A2 (de) * | 1986-08-12 | 1988-03-16 | Fujitsu Limited | Halbleiteranordnung mit Stromversorgungsleiterbahnen |
EP0307722A1 (de) * | 1987-08-31 | 1989-03-22 | Kabushiki Kaisha Toshiba | Halbleiteranordnung mit Mehrschichtleiter |
Non-Patent Citations (3)
Title |
---|
Die Streifenleiter-Technik. In: Elektronik 1976, H. 10, S. 93-94 * |
JP 58-1110406 (A). In: Patents Abstracts of Japan,E-200, 28.9.1983, Bd. 7, Nr. 218 * |
Toshiba Technical Bulletin, Vol. 5-9, 1.4.1987, S. 123-125 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11373964B2 (en) | 2017-01-30 | 2022-06-28 | Sony Semiconductor Solutions Corporation | Semiconductor chip |
Also Published As
Publication number | Publication date |
---|---|
DE4006282C2 (de) | 1994-07-07 |
JPH02226756A (ja) | 1990-09-10 |
JP2724193B2 (ja) | 1998-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2542518C3 (de) | ||
DE19823069B4 (de) | Halbleiterbauelement | |
DE69935182T2 (de) | Halbleiteranordnung | |
EP3361836B1 (de) | Niederinduktive halbbrückenanordnung | |
DE4027072C2 (de) | Halbleiteranordnung | |
DE3446614A1 (de) | Integrierte halbleiterschaltung | |
DE3145039A1 (de) | Integrierte halbleiterschaltung | |
DE2424947C2 (de) | Wanderwellen-Feldeffekttransistor | |
DE10207957A1 (de) | Verfahren für hochdichtes Entkoppeln einer Kondensatorplazierung mit geringer Anzahl von Kontaktlöchern | |
DE10330490B4 (de) | Integrierte MIM-Kondensatorstruktur | |
DE10012700A1 (de) | Halbleitervorrichtung | |
DE10164606A1 (de) | Flip-Chip-Halbleitereinrichtung mit außerhalb von Energiezufuhranschlussflächen angeordneten Signalanschlussflächen | |
DE4006282C2 (de) | Leiterbahnaufbau zum Abgleichen der Impedanz einer Signalübertragungsleitung | |
DE3340566A1 (de) | Hochfrequenz-kopplungsschaltung | |
DE69728648T2 (de) | Halbleitervorrichtung mit hochfrequenz-bipolar-transistor auf einem isolierenden substrat | |
DE3142949C2 (de) | ||
DE19731714C2 (de) | Integrierte Halbleiterschaltungseinrichtung mit Makrozellenlayoutbereichen und Takttreiberschaltungen | |
DE60101089T2 (de) | Multifunktionelle integrierte schaltungsanordnung hoher frequenz | |
DE1514867B2 (de) | Halbleiterdiode | |
DE602004000651T2 (de) | Integrierte Spannungsreglerschaltung und deren Herstellungsverfahren | |
DE2840278A1 (de) | Einstellbare daempfungsvorrichtung | |
DE2852200A1 (de) | Integrierte logische schaltung | |
DE2611159A1 (de) | Josephson-schaltung | |
DE3622141C2 (de) | Treiberelement für induktive Lasten | |
DE2338388A1 (de) | Feldeffekt-halbleiteranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: H01L 23/522 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |