DE3446614A1 - Integrierte halbleiterschaltung - Google Patents

Integrierte halbleiterschaltung

Info

Publication number
DE3446614A1
DE3446614A1 DE3446614A DE3446614A DE3446614A1 DE 3446614 A1 DE3446614 A1 DE 3446614A1 DE 3446614 A DE3446614 A DE 3446614A DE 3446614 A DE3446614 A DE 3446614A DE 3446614 A1 DE3446614 A1 DE 3446614A1
Authority
DE
Germany
Prior art keywords
pair
conductor track
layers
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE3446614A
Other languages
English (en)
Other versions
DE3446614C2 (de
Inventor
Ryotaro Tokio Kamikawai
Akira Masaki
Masakazu Kodaira Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3446614A1 publication Critical patent/DE3446614A1/de
Application granted granted Critical
Publication of DE3446614C2 publication Critical patent/DE3446614C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

Die Erfindung betrifft eine integrierte Halbleiterschaltung und insbesondere eine Verbesserung des Aufbaus einer hochintegrierten (LSI) Halbleiterschaltung mit hoher Arbeitsgeschwindigkeit. Λ
Die Signalübertragung^ oder -leitung in einer integrierten Halbleiterschaltung erfolgt herkömmlich mit dem sogenannten "nahen" (near end) Abschluß, bei dem ein Abschluß-Widerstand in der Nähe des Ausgangsanschlusses des Schaltkreises zur Erzeugung des Signals vorgesehen ist, d.h. bei dem der Abschluß-Widerstand mit dem Anschluß einer Leiterbahn auf der Seite verbunden ist, auf der die Signalerzeugung erfolgt. Bei dieser Art der Signalübertragung erhöht sich die Ausbreitungs-Verzögerungszeit bekanntermaßen proportional zum Quadrat der Leiterbahnlänge. In Fig. 1 ist mit der gestrichelten Kurve 1 diese Verzögerung bei der Signalübertragung dargestellt. Aus der Zeichnung wird deutlich, daß bei zunehmender Länge der Leiterbahn die Signalübertragung mit dem "nahen1**Abschluß im Vergleich zur Signalübertragung mit dem "entfernten" Abschluß,wie sie durch die gestrichelte Kurve 2 beschrieben ist, sehr nachteilig wird. Beim sogenannten "entfernten" (far end) Abschluß ist ein Abschluß-Widerstand mit dem empfängerseitigen Anschluß der Leiterbahn verbunden. Eine Signalübertragung mit "entferntem" Abschluß wurde bislang nur für gedruckte Schaltungsplatten oder ähnliches verwendet. Die dargestellte Leiterbahn hat einen Widerstand r von 10 Ω/cm und eine Kapazität C bezüglich Erde von 4 pF/cm, womit bei "entferntem" Abschluß eine Ausbreitungs-Verzögerungszeit T, von 66 psec/cm auftritt.
Um den "entfernten" Abschluß anzuwenden, muß der Widerstandswert der Leiterbahn verringert werden, da ein hoher Widerstandswert zu einer kleinen Signalamplitude am empfängersei-
tigen Ende und damit zu einer Verringerung des Toleranzbereiches führt. Mit den durchgezogenen- Kurven 3 und 4 in Fig. 1 ist ein Signal auf hohem Pegel bzw. ein Signal auf niedrigem Pegel dargestellt, die sich bei Anwendung des "entfernten" Abschlusses abhängig von der Leiterbahnlänge verändern. Diese Signale auf hohem und niedrigem Pegfel werden von einem logischen Schaltkreis mit Emitterkopplung erzeugt. Im dargestellten Fall wird damit bei einem Leiterbahn-Widerstand (r) von 10 Ω/cm und bei einem Abschluß-Widerstand von 50 Ω die Signalamplitude am empfangerseitigen Ende einer 10 cm langen Leiterbahn auf die Hälfte·' des Wertes am sendeseitigen Ende verringert, was für einen normalen Betrieb des Schaltkreises nicht mehr hinreichend ist.
Eine Gegenmaßnahme, um die Verringerung der Signalamplitude zu verhindern, ist in der japanischen Patentanmeldung mit der Veröffentlichungs-Nr. 4231/84 (offengelegt am 11. Januar 1984; entsprechend der japanischen Patentanmeldung Nr. 111730/82, eingereicht am 30. Juni 1982) vorgeschlagen. Danach werden komplementäre Signale erzeugt und übertragen,
' um einen*"Differential-Schaltkreis anzusteuern und ein Signal mit einer verdoppelten Amplitude zu liefern. Fig. 2 zeigt ein Beispiel eines logischen Schaltkreises mit Emitterkopplung auf Grundlage des oben beschriebenen Prinzips. Darin werden zwei komplementäre Signale (OR-Ausgangssignal 5, NOR-Ausgangssignal 6) eines ersten Schaltkreises auf der linken Seite der Zeichnung zur Ansteuerung eines zweiten Schaltkreises auf der rechten Seite der Zeichnung verwendet. Mit diesem Schaltungsaufbau ist es möglich, den zweiten Schaltkreis normal zu betreiben, wobei die Spannung zwischen diesen beiden Signalen etwa einige 10 mV beträgt.
Herkömmlich werden, wie in den Fig. 3A und 3B gezeigt, vorgesehene gepaarte Leiterbahnschichten 7 und 8 zur Übertragung der komplementären Signale jedoch über einem (nicht gezeig-
COPY
3U66U
ten) GaAs-Substrat so angeordnet, daß äie in einer Ebene parallel zu Schichten 9 liegen, die für,die Leistungszuführung oder Erdung dienen und jeweils auf gemeinsamem Potentialpegel liegen. Dieser Aufbau ist beispielsweise in der Veröffentlichung von Seki et al. "General Meeting S3-3 for The Institute of Electronics and Communication Engineers of Japan" auf den Seiten 2-331 und 2-332 dargestellt. Ein derartiger Aufbau der^ Leiterbahnen führt zu einer schwachen elektromagnetischen Kopplung zwischen den gepaarten Leiterbahnen 7 und 8, wodurch sich nachteilig ein starkes Nebensprechen zwischen dem dargestellten Leite'rbahn-Paar 7 und 8
rf
und einem (nicht gezeigten) diesem benachbarten, weiteren Leiterbahn-Paar ergibt. Soll in einer Vielschicht-Struktur der oben beschriebene Aufbau mit mehreren Leiterbahn-Paaren Anwendung finden, müssen, wie in Fig. 3B gezeigt, in allen Fällen die Leistungszuführungs- oder -Erdungsschichten 9 vorgesehen werden, um ein Nebensprechen zwischen dem oberen und dem unteren Leiterbahn-Paar zu verhindern. Damit ergibt sich nachteilig eine Zunahme der Anzahl von Schichten.
Die genereile Aufgabe der Erfindung ist darin zu sehen, eine integrierte Halbleiterschaltung mit einem Aufbau anzugeben, mit dem die dem Stand der Technik anhaftenden Nachteile zumindest teilweise überwunden werden.
Eine spezielle Aufgabe der Erfindung liegt darin, eine integrierte Halbleiterschaltung mit einer Leiterbahnstruktur anzugeben, die es ermöglicht, ein Paar von komplementären Signa· len zu einer vorgegebenen Stelle auf einem IC-Halbleitersubstrat mit einer Fläche von 1 c:
Nebensprechen zu unterdrücken.
2 2
strat mit einer Fläche von 1 cm bis 10 cm zu leiten und das
Die Lösung dieser Aufgaben erfolgt gemäß dem kennzeichnenden Teil des Hauptanspruchs. Danach sind zumindest Schaltkreis-Einrichtungen zur Erzeugung eines Paares von komplementären Signalen in einem Halbleitersubstrat gebildet, dessen Fläche
QOp)
für eine Integration mit hohem Integrationsgrad (LSI) ausgelegt ist. über dem Substrat und einer dazwischenliegenden elektrischen Isolierschicht ist ein Paar von Leistungszuführungs-/Erdungsschichten oder Schichten mit gemeinsamem Potentialpegel angeordnet. In der Isolierschicht ist ein Paar von elektrischen Leiterbahnschichten gebildet, Sie elektrisch mit den Schaltkreis-Einrichtungen verbunden sind. Die gepaarten Leitdrbahnschichten sind dabei in gegenseitigem Abstand angeordnet, überlappen einander in einer Richtung im wesentlichen senkrecht zu den Leistungszuführungs-/ Erdungsschichten oder dem Substrat und- verlaufen im wesentlichen parallel zu den Leistungszuführungs-yfirdungs schichten oder dem Substrat. Damit wird eine hohe elektromagnetische Kopplung zwischen den Leiterbahnschichten erreicht, um das Nebensprechen mit weiteren, in der Isolierschicht vorgesehenen Leiterbahnschichten zu verringern.
Bevorzugte Ausführungsbeispiele der Erfindung werden unter Bezugnahme auf die anliegenden Zeichnungen beschrieben. In den Zeichnungen zeigen
Fig. 1 eine grafische Darstellung der Beziehungen zwischen der Leiterbahnlänge, der Spannung eines sich durch die Leiterbahnen ausbreitenden Signals und der Ausbreitungs-Verzögerungszeit;
Fig. 2 ein Schaltbild eines Schaltungsaufbaus mit Leitern und Differential-Schaltkreisen zur Erzeugung und
Übertragung von komplementären Signalen;
Fig. 3A
und 3B schematische Darstellungen von herkömmlichen Leiterbahn-Anordnungen ;
Fig. 4 eine schematische Darstellung eines Teils einer integrierten Halbleiterschaltung nach einem Ausführungsbeispiel der Erfindung;
Fig. 5A
und 5B schematische Darstellungen des Leiterbahnaufbaus nach
COPY
einem Ausführungsbeispiel der Erfindung; -
Fig. 5C ·* ■
und 5D Darstellungen zum Vergleich des Leiterbahnaufbaus nach einem Ausführungsbeispiel der Erfindung mit einem herkömmlichen Leiterbahnaufbau;
Fig. 6 eine schematische Darstellung des Leiterbahnaufbaus nach einem weiteren Ausfuhrungsbeispiel der Erfindur und
Fig. 7 eine Schnittansicht einer Halbleiter-Anordnung nach einem weiteren Ausführungsbeispiel der Erfindung.
ix
In Fig. 4 ist schematisch der Aufbau einer integrierten Hall leiterschaltung 20 nach einem Ausführungsbeispiel der Erfindung gezeigt. Das in der Zeichnung gezeigte Halbleitersubstrat, beispielsweise aus Si oder GaAs, hat eine für die Integration mit hohem Integrationsgrad (LSI) ausgelegte Fläche
2 2
(beispielsweise 1 cm bis 10 cm ) und weist eine Schaltkreis Einrichtung 21 zur Erzeugung eines Paares von komplementärer Signalen auf. Auf dem Substrat und von diesem durch einen Be dampfungsfilm, z.B. aus SiO2 oder Si3N4, elektrisch isoliert
ist, beispielsweise mittels einer Aufdampf- oder Plattier- ' Technik, ein Paar von Leistungszuführungs- bzw. Erdungsschichten (Schichten mit einem einheitlichen Potentialpegel) aufgebracht, die z.B. aus AU, Cu, Ag oder Au hergestellt unc durch Ätzen mit einer Struktur versehen sind. Wie später im einzelnen erläutert wird, ist zwischen dem Paar von Leistungszuführungs-/Erdungsschichten eine elektrische Isolierschicht, und in dieser Isolierschicht mit einem Verfahren ähnlich dem für die Leistungszuführungs-/Erdungsschichten ein Paar von Leiterbahnschichten 11 und 12 ausgebildet. Die Leiterbahnschichten dienen zur übertragung der von der Schaltkreis-Einrichtung 21 erzeugten, gepaarten komplementären Signale zu einem beliebigen Punkt der Anordnung 20. Die Widerstände 22, 23 und 24 sind jeweils Abschluß-Widerstände. Obwohl diese Widerstände für die Erfindung nicht unverzichtbar sind, sind sie vorzugsweise vorzusehen, um
eine Reflexion zu unterdrücken, wenn die gepaarten komplemen- ! tären Signale von der Signal-Erzeugungsschaltung 21 zu dem gewünschten Punkt, auf der relativ großen Fläche, wie sie für eine LSI-Struktur Anwendung findet, übertragen werden. Die Werte der Widerstände 22 und 23 sind dabei gleich den charakteristischen Impedanzen bzw. den Werten des Wellen-Widerstandes der Leiterbahnschichten 11 bzw. 12, während der1 Wert des Widerstands 24 gleich dem Wert der charakteristischen Impedanz zwischen den .Leiterbahnschichten 11 und 12 ist.
In den Fig. 5A und 5B sind Querschnitte des prinzipiellen Leiteraufbaus in einer erfindungsgemäßen Ausführungsform gezeigt. Wie den Zeichnungen zu entnehmen ist, ist eine Leistungszuführungs-/Erdungsschicht (Schicht mit gemeinsamem Potentialpegel) 10 über einem (nicht gezeigten) Substrat gebildet und elektrisch von diesem isoliert. Auf dieser Leistungszuführungs-/Erdungsschicht 10 ist über einer (nicht gezeigten) Isolierschicht eine Leiterbahnschicht 11 hergestellt. Eine weitere Leiterbahnschicht 12 ist so ausgebildet, daß sie sich mit der Leiterbahnschicht 11 überlappt, , wobei als Isolator zwischen diesen Leiterbahnschichten bei-
. ι
spielsweifee die oben genannte Isolierschicht dient, über der Leiterbahnschicht 12 ist wiederum über einem Isolator, z.B. der obigen Isolierschicht, eine weitere Leistungszuführungs-/Erdungsschicht 13 ausgebildet. Damit verlaufen die Leiterbahnschichten 11 und 12 im wesentlichen parallel zum Substrat oder den Leistungszuführungs-/Erdungsschichten 10 und 13 und überlappen einander in einer Richtung im wesentlichen senkrecht zum Substrat oder den Leistungszuführungs-/Erdungsschichten 10 und 13. Der beschriebene Leiteraufbau gewährleistet, daß sich zwischen den Leiterbahnschichten 11 und 12 relativ große Flächen gegenüberstehen. Das hat die vorteilhafte Wirkung, daß die elektromagnetische Kopplung zwischen den Leiterbahnen groß ist, wodurch das Nebensprechen mit weiteren, benachbarten I.eiterBchichten klein wird. Mit den Abmessungen des Schichtenaufbaus, die in Fig. 1JH definiert und in Tabelle 1 zahlenmäßig angegeben .sind, erhalt, man beispielsweise die in Tabelle 2 aufgeführten Kennwerte.
"copy ·
- 10 - 3U66U
In diesem Fall wurde als isolierendes Material zwischen den Schichten 10 bis 13 ein Polyimidharz, z.B. PIQ (Polyimid iso indolochinazolindion) verwendet.
Tabelle 1
Laterale Breite w der Schichten Ί1, 12 . 50 pm
Dicke t der Schichten 11, 12 4 pm
Abstand b zwischen gegenüberliegenden
Oberflächen der Schichten 10, 13		 44 pm
Abstand S1 zwischen gegenüberliegenden.
Oberflächen der Schichten 13, 12 f 		12 pm
Abstand S„ zwischen gegenüberliegenden
Oberflächen der Schichten 11, 10		 12 pm
Tabelle 2
Widerstand der Leiterbahnschichten 1.4 Ω/cm
Kapazität der Leiterbahnschichten
(bezüglich Erde)		 2.1 pF/cm
Kapazität der Leiterbahnschichten
(zwischen Leiterbahnschichten)		 1.6 pF/cm
Abschluß-Widerstand (bezüglich Erde) 31 Ω
Abschluß-Widerstand
(zwischen Leiterbahnschichten)		 41 Ω
In der Tabelle 2 sind auch die Werte der Abschluß-Widerständf 22 und 23 für. "die Leiterbahnschichten 11 und 12 bezüglich Erde und der Wert des Abschluß-Widerstands 24 angegeben, der· zwischen die Leiterbahnen geschaltet ist. Diese Abschluß-Wi—' derstände sind für den "entfernten" Abschluß ausgelegt und ··· unterdrücken wirkungsvoll die Reflexion der komplementären
Signale. Die Werte der Abschluß-Widerstände sollten gleich den charakteristischen Impedanzen der Leiterbahnschichten 11 und 12 sein. Der Abschluß-Widerstand zwischen den Leiterbahnen ist nicht unbedingt erforderlich, er verstärkt jedoch die Reflexions-Unterdrückung der Si-gnale. Die beschriebenen Abschluß-Widerstände können aus im Substrat gebildeten Diffusions-Widerständen aufgebaut werden.
Zum Vergleich des Nebensprechens zwischen zwei benachbarten Paaren von Leiterbahnschichten in einer integrierten HaIbleiterschaltung nach einem Ausführungsbeispiel der Erfindung und in einer integrierten Halbleiterschaltung nach dem Stand der Technik wurden Leiterbahn-Strukturen entsprechend den Fig. 3A und 5A hergestellt. In Tabelle 3 sind die konkreten Werte der in den den Fig. 3A und 5A entsprechenden Fig. 5C bzw. 5D verwendeten Symbole angegeben.
Tabelle 3
V 12 um
28 "
f 4 "
W1 50 "
d1 30 "
b1 44 "
In Fig. 5C sind jeweils die Leiterbahnschichten 7 und 8 sowie 71 und 8* für die Leitung eines Paares von komplementären Signalen ge'paart, während in Fig. 5D für die Leitung eines Paares von komplementären Signalen die Leitertfahnschichten 11 und 12 sowie 11' und 12' gepaart sind. Der Betrag des Nebensprechens auf der Schicht 7' bei Leitung von gepaarten komplementären Signalen durch die Schichten 7 und 8 in Fig. 5C~kann vom Potential der Schicht 71 abgeleitet werden, das beim Aufbringen von virtuellen elektrisehen Ladungen auf die Schichten 7 und.8 auftritt. Werden beispielsweise virtuelle elektrische Ladungen auf die Schichten 7 und 8 aufgebracht, so daß die Spannung dieser Schichten +1V bzw. -1V beträgt, beträgt das Potential der Schicht 71 23 mV. Werden dagegen auf die Schichten 11 und 12 im Aufbau nach Fig. 5D virtuelle elektrische Ladungen
auf gebracht, so daß auch die Spannung dieser Schichten +1V bzw. -1V beträgt, ergibt sich auf der Schicht 11' ein Potential
ι von -5 mV. Das ist in etwa 1/4 des Absolutwertes des Poten-
tials der Schicht 7'. Daraus ergibt sich, daß mit dem erfindungsgemäßen Aufbau das Nebensprechen wirkungsvoll unterdrückt werden kann.
In Fig. 6 ist ein Leiterbahnaufbau nach einem weiteren Ausführungsbeispiel der Erfindung gezeigt, in dem zwei Paare von Leiterbahnen angeordnet sind, die sich in einem rechten oder in einem schiefen Winkel kreuzen. Wie aus der
Zeichnung hervorgeht, ist über der einen Leiterbahnschicht 14 des ersten Paares die eine Leiterbahnschicht 15 des zwei ten Paares und über der anderen Leiterbahnschicht 16 des ersten Paares die andere Leiterbahnschicht 17 des zweiten Paares angeordnet. Damit sind die Leiterbahnschichten so angeordnet, daß sie im wesentlichen parallel zum Substrat oder den Leistungszuführungs-/Erdungsschichten verlaufen und einander in einer Richtung im wesentlichen senkrecht zum Substrat oder den Leistungszuführungs-ZErdungsschichten überlappen. Aus diesem Grund müssen die durchgehenden
34466H
öffnungen 18 für die elektrische Verbindung der zwei Leiterbahn-Paare, gesehen in Richtung senkrecht zur Leistungszuführungs-/Erdungsschicht, nur an derselben Stelle ausgebildet werden, so daß die Gesamtzahl der durchgehenden öffnungen verringert werden kann. Dadurch ergibt sich eine Verbesserung der Produktionsausbeute für die integrierte Halbleiterschaltung und der Unterdrückung des Nebensprechens mit anderen Leiterbahnschichten.
Die charakteristische Impedanz der Leiterbahnschichten sollte für einen geringeren Leistungsverbrauch vorzugsweise hoch sein. Die in Fig. 5A dargestellte Struktur zeigt als vorteilhaften Effekt eine höhere charakteristische Impedanz der Leiterbahnschichten als die herkömmlichen Leiterbahnen mit dem in Fig. 3B gezeigten Aufbau, unter der Annahme, daß in den Anordnungen nach den Fig. 3B und 5A die Anzahl und die Abmessungen der Leiterbahnen sowie der Raum und die Dicke einer diese Leiterbahnen aufnehmenden Isolierschicht identisch sind. Der Grund dafür liegt darin, daß bei Anordnung von zwei Leitern übereinander in der Anordnung nach Fig. 3B eine weitere Leistungszuführungs-ZErdungsschicht erforderlich ist, während in der Anordnung nach Fig. 5A, in der die zwei Leiter gepaart sind, keine derartige Schicht notwendig ist, wodurch der Abstand (b in Fig. 5B) zwischen den zwei Leistungszuführungs-ZErdungsschichten in der Anordnung nach Fig. 5A im Vergleich zu der nach Fig. 3B relativ groß gemacht werden kann. Diese Ausfuhrungsform führt weiterhin aufgrund der geringen Anzahl von Schichten zu einer vorteilhaften Vereinfachung des Herstellungsprozesses.
In Fig. 7 ist ein weiteres Ausführungsbeispiel der Erfindung im Querschnitt gezeigt. In einem p-dotierten Si-Substrat 40 ist ein Schaltkreis für die Erzeugung eines Paares von komplementären Signalen mit einem Transistor 44, einem Widerstand 47 und anderen (nicht gezeigten) Bauelementen mittels des gewöhnlichen Bipolar-LSI-Herstellungsprozesses
gebildet. Der Transistor 44 weist einen η-dotierten Kollel· torbereich 43, einen im Bereich 43 gebildeten, p-dotierter Basisbereich 42 und einen im Bereich 42 gebildeten, n-dotierten Emitterbereich 41 auf. Der Widerstand 44 umfaßt einen in einem η-dotierten Bereich 46 gebildeten p-dotierten Bereich 45. Nach Herstellung der notwendigen elektrisehen Kontakte zum Signal-Erzeugungsschaltkreis wird auf dem Substrat 40 durch Sputtern eine erste Isolierschicht E aus SiO- ausgebildet. In dieser ersten Isolierschicht 51 werden Leiterbahnen 52 aus Ail, AJl-Si oder ähnlichem hergestellt, wodurch eine erste Verdrahtungsschicht 50 aufgebaut wird. Als eine zweite Isolierschicht 61 auf der erste Isolierschicht 51 dient beispielsweise eine Schicht aus einem Polyimidharz wie PIQ. In der zweiten Isolierschicht 61 werden gepaarte Leiterbahnschichten 62 und 63, 62' und 63', ... und gepaarte Leistungszuführungs-ZErdungsschichte 64 und 65 ausgebildet, wodurch eine zweite Verdrahtungsschicht 60 aufgebaut wird. Die Leiterbahnschichten und Led stungszuführungs-ZErdungsschichten in der zweiten Isolierschicht 61 können aus AZ, Cu oder ähnlichem hergestellt w
werden. Die gepaarten Leiterbahnschichten in der zweiten Verdrahtungsschicht 60 werden an den notwendigen Stellen mittels durchgehender Öffnungen 66 elektrisch verbunden. Auf der zweiten Isolierschicht 61 werden für die Zuführung oder die Abgabe von externen Signalen Anschlußbereiche 70 ausgebildet.
Die laterale Breite der Leiter 52 in der ersten Verdrah-. tungsschicht 50 ist geringer als die der Leiterbahnschichten 62 und 63 (62' und 63') in der zweiten Verdrahtungsschicht 60, so daß in der ersten Verdrahtungsschicht 50 mehr Leiter gebildet werden können als in der zweiten Verdrahtungsschicht 60. Die Abschluß-Widerstände können im Substrat 40 während des oben beschriebenen Bipolar-LSI-Herstellungsprozesses aufgebaut werden.
3U66H
In dem beschriebenen Aufbau sind die Leiterbahnen in der ersten Verdrahtungsschicht 50 ziemlich kurz. Diese Leiterbahnen sind für einen "nahen" Abschluß vorgesehen, während die Leiterbahnschichten in der zweiten Verdrahtungssbhicht 60 relativ lang sind und für einen "entfernten" Abschluß vorgesehen sind. Das heißt, die Prinzipien des "nahen" und des "entfernten" Abschlusses werden unterschiedlich für die Leiter mit kleiner Länge und die Leiter mit großer Länge angewandt. Daraus ergibt sich als zusätzlicher Vorteil, daß die durch die Leiterbahnen verursachte Signal-Verzögerungszeit, verglichen mit dem Aufbau nach dem Stand der Technik, verkürzt wird, da dort das Prinzip des "nahen" Abschlusses sowohl für die Leiterbahnen mit kleiner als auch für die mit großer Länge verwendet wird.
Die Gesamtlänge der elektrischen Leiterbahnschichten ist im allgemeinen so ausgelegt, daß die durch die Leiterbahnen hervorgerufene Dämpfung eines elektrischen Signals nicht vernachlässigbar ist, das durch einen elektrischen Leiter in einem IC läuft, dessen Länge gleich der oben genannten Gesamtlänge ist.
Ah/bi

Claims (6)

  1. PATENTANWÄLTE"' J-" :":"."
    STREHL SCHÜBEL-HOF'F SCHULZ 3 4 4.5
    WIDENMAYERSTRASSE 17. D-8000 MÜNCHEN 22
    HITACHI, LTD.
    DEA-26956 20. Dezember 1984
    Integrierte Halbleiterschaltung
    1 . Integrierte Halbleiterschaltung, ϊ-gekennzeichnet durch
    ein Halbleitersubstrat (40) mit einer für eine Integration mit hohem Integrationsgrad (LSI) ausgelegten Fläche;
    im Halbleitersubstrat (40) gebildete Schaltkreis-Einrichtungen (2T; 44, 47) zur Erzeugung eines Paares von zueinander phasen-invertierten, komplementären Signalen;
    eine erste Schicht (10; 6 4) mit einem gemeinsamen Potentialpegel, die über dem Substrat (4 0) gebildet und von diesem elektrisch isoliert ist;
    eine zweite Schicht (13; 65) mit einem gemeinsamen Potentialpegel, die unter Zwischenschaltung einer elektrischen Isolierschicht (61) über der ersten Schicht (10; 64) mit gemeinsamem Potentialpegel gebildet ist; und
    zumindest ein erstes Paar von elektrischen Leiterbahnschichten (11, 12; 14, 16; 62, 63), die mit gegenseitigem Abstand in der Isolierschicht (61) gebildet sind, in elektrischer Verbindung mit den Schaltkreis-Einrichtungen (21^ 44, 47) stehen, um das Paar von komplementären Signalen zu einem gewünschten Punkt in der Isolierschicht (61) zu leiten, und so angeordnet sind, daß sie sich in einer Richtung im wesentlichen senkrecht zum Substrat (40) üB'erlappen und daß sie im wesentlichen parallel zum Substrat verlaufen.
  2. 2. Integrierte Halbleiterschaltung nach Anspruch 1, gekennzeichnet durch
    ein Paar von ersten Abschluß-Widerständen (22, 23), die jeweils an dem gewünschten Punkt in der Isolierschicht (61) mit dem Paar von Leiterbahnschichten (11, \2) elektrisch verbunden sind.
  3. 3. Integrierte Halbleiterschaltung nach Anspruch 2, gekennzeichnet durch
    einen zweiten Abschluß-Widerstand (24), der zwischen das Paar der ersten Abschluß-Widerstände (22, 23) geschaltet ist.
  4. 4. Integrierte Halbleiterschaltung nach Anspruch 3, dadurch gekennze ichnet, daß die ersten und zweiten Abschluß-Widerstände (22, 23; 24) diffundierte Widerstände sind.
  5. 5. Integrierte Halbleiterschaltung nach einem äer Ansprüche 1 bis 4,
    dadurch gekennzeichnet, daß die Isolierschicht (61) aus einem Polyimidharz hergestellt ist.
  6. 6. Integrierte Halbleiterschaltung nach einem der An-
    / sprüche 1 bis 5,
    gekennzeichnet durch
    zumindest ein zweites Paar von elektrischen Leiterbahn-· schichten (15, 17; 62'., 63'), die mit gegenseitigem Abstand in der Isolierschicht (61) gebildet sind, die so angeordnet sind, daß sie sich in einer Richtung im wesentlichen senkrecht zum Substrat (40) überlappen und daß sie im wesentlichen parallel zum Substrat verlaufen, und die das erste Paar von elektrischen Leiterbahnschichten (14, 16; 62, 63) so kreuzen, daß jeweils eine Leiterbahnschicht des einen Paares über eine Leiterbahnschicht des anderen Paares verläuft, wobei ein Teil der Isolierschicht (61) an der Kreuzungsstelle zwischen jeweils zwei benachbarten Leiterbahnschichten liegt, und
    Zwischenschicht-Kontaktleiter (18), die im wesentlichen senkrecht zum Substrat (40) jeweils zwischen ersten zwei und zwischen zweiten zwei benachbarten Leiterbahnschichten gebildet sind.
DE3446614A 1983-12-23 1984-12-20 Integrierte halbleiterschaltung Granted DE3446614A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58242009A JPS60134440A (ja) 1983-12-23 1983-12-23 半導体集積回路装置

Publications (2)

Publication Number Publication Date
DE3446614A1 true DE3446614A1 (de) 1985-07-11
DE3446614C2 DE3446614C2 (de) 1990-05-23

Family

ID=17082899

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3446614A Granted DE3446614A1 (de) 1983-12-23 1984-12-20 Integrierte halbleiterschaltung

Country Status (3)

Country Link
US (1) US4626889A (de)
JP (1) JPS60134440A (de)
DE (1) DE3446614A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0163795A2 (de) * 1983-12-13 1985-12-11 Fairchild Semiconductor Corporation Verfahren und Mittel zur Reduzierung von Signal-Fortpflanzungsverluste in ausserhochintegrierte Schaltungen
US4833521A (en) * 1983-12-13 1989-05-23 Fairchild Camera & Instrument Corp. Means for reducing signal propagation losses in very large scale integrated circuits
EP0378076A2 (de) * 1989-01-13 1990-07-18 Hitachi, Ltd. Schaltkreis und Signalübertragungsverfahren für diesen Schaltkreis
US6498396B1 (en) 1995-03-30 2002-12-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor chip scale package and ball grid array structures

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62181448A (ja) * 1986-02-04 1987-08-08 Mitsubishi Electric Corp 半導体集積回路装置
DE3706251A1 (de) * 1986-02-28 1987-09-03 Canon Kk Halbleitervorrichtung
JPS62243345A (ja) * 1986-04-15 1987-10-23 Toshiba Corp 半導体集積回路装置
CA1320006C (en) * 1986-06-02 1993-07-06 Norio Hidaka Package for integrated circuit
US5097232A (en) * 1989-06-16 1992-03-17 Environmental Research Institute Of Michigan Transmission lines for wafer-scale integration and method for increasing signal transmission speeds
JPH088321B2 (ja) * 1987-01-19 1996-01-29 住友電気工業株式会社 集積回路パツケ−ジ
KR0130776B1 (ko) * 1987-09-19 1998-04-06 미다 가쓰시게 반도체 집적회로 장치
JP2601867B2 (ja) * 1988-03-31 1997-04-16 株式会社東芝 半導体集積回路実装基板、その製造方法および半導体集積回路装置
US4831283A (en) * 1988-05-16 1989-05-16 Bnr Inc. Terminator current driver with short-circuit protection
US5043792A (en) * 1989-04-17 1991-08-27 Nec Corporation Integrated circuit having wiring strips for propagating in-phase signals
JPH0750708B2 (ja) * 1989-04-26 1995-05-31 株式会社東芝 半導体装置
US5063432A (en) * 1989-05-22 1991-11-05 Advanced Micro Devices, Inc. Integrated circuit lead assembly structure with first and second lead patterns spaced apart in parallel planes with a part of each lead in one lead pattern perpendicular to a part of each lead in the other lead pattern
US5157477A (en) * 1990-01-10 1992-10-20 International Business Machines Corporation Matched impedance vertical conductors in multilevel dielectric laminated wiring
JP2892732B2 (ja) * 1990-01-12 1999-05-17 株式会社日立製作所 集積回路装置
US5329155A (en) * 1990-04-24 1994-07-12 Xerox Corporation Thin film integrated circuit resistor
JP2788783B2 (ja) * 1990-08-29 1998-08-20 日本電気アイシーマイコンシステム株式会社 半導体集積回路
JPH04267586A (ja) * 1991-02-22 1992-09-24 Nec Corp 同軸配線パターンおよびその形成方法
JP3108443B2 (ja) * 1991-02-27 2000-11-13 シャープ株式会社 表示装置駆動用半導体装置
JPH05143535A (ja) * 1991-10-18 1993-06-11 Toshiba Corp 半導体集積回路
US5258661A (en) * 1992-04-20 1993-11-02 International Business Machines Corporation High noise tolerance receiver
US5338970A (en) * 1993-03-24 1994-08-16 Intergraph Corporation Multi-layered integrated circuit package with improved high frequency performance
US5471010A (en) * 1993-08-31 1995-11-28 Motorola, Inc. Spatially separated uninsulated twisted wire pair
US5397862A (en) * 1993-08-31 1995-03-14 Motorola, Inc. Horizontally twisted-pair planar conductor line structure
US5459284A (en) * 1993-08-31 1995-10-17 Motorola, Inc. Twisted-pair wire bond and method thereof
US5430247A (en) * 1993-08-31 1995-07-04 Motorola, Inc. Twisted-pair planar conductor line off-set structure
US5389735A (en) * 1993-08-31 1995-02-14 Motorola, Inc. Vertically twisted-pair planar conductor line structure
US5376902A (en) * 1993-08-31 1994-12-27 Motorola, Inc. Interconnection structure for crosstalk reduction to improve off-chip selectivity
JP3160198B2 (ja) * 1995-02-08 2001-04-23 インターナショナル・ビジネス・マシーンズ・コーポレ−ション デカップリング・コンデンサが形成された半導体基板及びこれの製造方法
JPH097373A (ja) * 1995-06-20 1997-01-10 Oki Electric Ind Co Ltd 半導体記憶装置
EP0837503A3 (de) * 1996-10-16 1998-07-15 Digital Equipment Corporation Referenzebenen-Metallisierung auf einem integrierten Schaltkreis
US6054758A (en) * 1996-12-18 2000-04-25 Texas Instruments Incorporated Differential pair geometry for integrated circuit chip packages
JP3500268B2 (ja) * 1997-02-27 2004-02-23 京セラ株式会社 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ
US6104258A (en) * 1998-05-19 2000-08-15 Sun Microsystems, Inc. System and method for edge termination of parallel conductive planes in an electrical interconnecting apparatus
US6215373B1 (en) * 1998-05-19 2001-04-10 Sun Microsystems, Inc. Method for edge termination of parallel conductive planes including estimating the characteristic impedance of the structure
US6133621A (en) * 1998-10-15 2000-10-17 Stmicroelectronics S.R.L. Integrated shielded electric connection
US6118350A (en) * 1998-11-10 2000-09-12 Gennum Corporation Bus through termination circuit
US6094062A (en) * 1998-11-12 2000-07-25 International Business Machines Corporation Coupled noise reduction circuitry
JP4363716B2 (ja) * 1999-06-25 2009-11-11 株式会社東芝 Ｌｓｉの配線構造の設計方法
EP1113497A3 (de) * 1999-12-29 2006-01-25 Texas Instruments Incorporated Halbleitergehäuse, bei dem die Leiterimpedanz während des Zusammenbaus ausgewählt werden kann
US7170361B1 (en) 2000-04-13 2007-01-30 Micron Technology, Inc. Method and apparatus of interposing voltage reference traces between signal traces in semiconductor devices
US6727774B1 (en) 2000-06-19 2004-04-27 Sun Microsystems, Inc. Bypass capacitor methods for achieving a desired value of electrical impedance between parallel planar conductors of an electrical power distribution structure, and associated electrical power distribution structures
US6462423B1 (en) 2000-08-31 2002-10-08 Micron Technology, Inc. Flip-chip with matched lines and ground plane
US6627999B2 (en) 2000-08-31 2003-09-30 Micron Technology, Inc. Flip-chip with matched signal lines, ground plane and ground bumps adjacent signal bumps
JP3487283B2 (ja) * 2000-10-31 2004-01-13 三菱電機株式会社 差動ストリップ線路垂直変換器および光モジュール
US6525622B1 (en) 2000-11-17 2003-02-25 Sun Microsystems, Inc. Adding electrical resistance in series with bypass capacitors to achieve a desired value of electrical impedance between conducts of an electrical power distribution structure
US7397320B1 (en) * 2001-05-16 2008-07-08 Cadence Design Systems, Inc. Non-uniform transmission line for reducing cross-talk from an aggressor transmission line
US20040113711A1 (en) * 2001-12-28 2004-06-17 Brunker David L. Grouped element transmission channel link
US7427801B2 (en) * 2005-04-08 2008-09-23 International Business Machines Corporation Integrated circuit transformer devices for on-chip millimeter-wave applications
KR100779431B1 (ko) * 2007-07-19 2007-11-26 브로콜리 주식회사 전자파 차폐기능을 갖는 평면 균일 전송선로
DE202008009225U1 (de) * 2008-07-09 2008-09-18 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Streifenleitung mit Durchkontaktierung
US8058953B2 (en) * 2008-12-29 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked coplanar waveguide having signal and ground lines extending through plural layers
US9131604B1 (en) * 2011-04-01 2015-09-08 Altera Corporation Intertwined pair of conductive paths arranged in a dielectric stack and having at least three metal layers
WO2014015913A1 (en) * 2012-07-27 2014-01-30 Telefonaktiebolaget Lm Ericsson (Publ) An improved quadrature hybrid
US20140184350A1 (en) * 2012-12-27 2014-07-03 Texas Instruments Incorporated Two layer differential pair layout, and method of making thereof, for reduced crosstalk
US9270002B2 (en) * 2013-07-22 2016-02-23 Raytheon Company Differential-to-single-ended transmission line interface
US10153238B2 (en) * 2014-08-20 2018-12-11 Samsung Display Co., Ltd. Electrical channel including pattern voids
JP7091862B2 (ja) * 2018-06-14 2022-06-28 住友電工デバイス・イノベーション株式会社 可変減衰器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2615862A1 (de) * 1975-05-01 1976-11-11 Ibm Struktur aus einem substrat und mindestens einem isolierten metallisierungsmuster und verfahren zu ihrer herstellung
DE2920564A1 (de) * 1978-06-30 1980-01-10 Ibm Duennfilm-leitungen fuer elektronische schaltkreise
EP0043014A2 (de) * 1980-06-16 1982-01-06 Rockwell International Corporation Übertragungsleitung für integriertes Schaltungschip
DE2510757C2 (de) * 1974-04-15 1983-08-25 International Business Machines Corp., 10504 Armonk, N.Y. Verfahren zum Herstellen von Trägersubstraten für hochintegrierte Halbleiterschaltungsplättchen
US4514749A (en) * 1983-01-18 1985-04-30 At&T Bell Laboratories VLSI Chip with ground shielding

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3329835A (en) * 1964-11-20 1967-07-04 Rca Corp Logic arrangement
US3543198A (en) * 1967-07-21 1970-11-24 Telefunken Patent Conductor arrangement for gigahertz frequency range circuits
US3723761A (en) * 1971-09-21 1973-03-27 Hitachi Ltd Emitter-emitter coupled logic circuit device
US3742468A (en) * 1972-05-03 1973-06-26 Electric Processors Inc Means for the reliable transmission of digital signals across slip rings and the like
NL7810942A (nl) * 1978-11-03 1980-05-07 Philips Nv Ondersteunde microstriplijn voor de propagatie van een oneven golfmodus.
EP0053214B1 (de) * 1980-11-28 1987-08-26 International Business Machines Corporation Verteilungssystem für digitale Signale
JPS5870554A (ja) * 1981-10-23 1983-04-27 Hitachi Ltd 半導体集積回路
JPS594231A (ja) * 1982-06-30 1984-01-11 Hitachi Ltd 高速論理回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2510757C2 (de) * 1974-04-15 1983-08-25 International Business Machines Corp., 10504 Armonk, N.Y. Verfahren zum Herstellen von Trägersubstraten für hochintegrierte Halbleiterschaltungsplättchen
DE2615862A1 (de) * 1975-05-01 1976-11-11 Ibm Struktur aus einem substrat und mindestens einem isolierten metallisierungsmuster und verfahren zu ihrer herstellung
DE2920564A1 (de) * 1978-06-30 1980-01-10 Ibm Duennfilm-leitungen fuer elektronische schaltkreise
EP0043014A2 (de) * 1980-06-16 1982-01-06 Rockwell International Corporation Übertragungsleitung für integriertes Schaltungschip
US4514749A (en) * 1983-01-18 1985-04-30 At&T Bell Laboratories VLSI Chip with ground shielding

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
Electronics, 5. Jan. 1970, S. 142-144 *
Elektronik, H. 10, 1976, S. 93-94 *
EP-OS 0026 807 (allgemeiner Stand der Technik) *
IBM Techn. Discl. Bull., Vol. 20, No. 8, Jan. 1978, S. 3092-3093 *
Seki et al In: General Meeting S3-3 For The Institute of Electronics And Communication Engineers of Japan", 1982, S. 2-331 und 2-332 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0163795A2 (de) * 1983-12-13 1985-12-11 Fairchild Semiconductor Corporation Verfahren und Mittel zur Reduzierung von Signal-Fortpflanzungsverluste in ausserhochintegrierte Schaltungen
EP0163795A3 (de) * 1983-12-13 1987-04-15 Fairchild Semiconductor Corporation Verfahren und Mittel zur Reduzierung von Signal-Fortpflanzungsverluste in ausserhochintegrierte Schaltungen
US4833521A (en) * 1983-12-13 1989-05-23 Fairchild Camera & Instrument Corp. Means for reducing signal propagation losses in very large scale integrated circuits
EP0378076A2 (de) * 1989-01-13 1990-07-18 Hitachi, Ltd. Schaltkreis und Signalübertragungsverfahren für diesen Schaltkreis
EP0378076A3 (de) * 1989-01-13 1990-10-10 Hitachi, Ltd. Schaltkreis und Signalübertragungsverfahren für diesen Schaltkreis
US5146119A (en) * 1989-01-13 1992-09-08 Hitachi, Ltd. Switching circuit and its signal transmission method
US6498396B1 (en) 1995-03-30 2002-12-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor chip scale package and ball grid array structures

Also Published As

Publication number Publication date
JPH0576782B2 (de) 1993-10-25
DE3446614C2 (de) 1990-05-23
US4626889A (en) 1986-12-02
JPS60134440A (ja) 1985-07-17

Similar Documents

Publication Publication Date Title
DE3446614A1 (de) Integrierte halbleiterschaltung
DE2542518C3 (de)
DE3401181C2 (de) Integrierte Schaltung mit verringerter Taktversetzung
DE2920564A1 (de) Duennfilm-leitungen fuer elektronische schaltkreise
DE3145039A1 (de) Integrierte halbleiterschaltung
DE10019838A1 (de) Mehrschichtkondensator, Verdrahtungssubstrat, Entkopplungsschaltung und Hochfrequenzschaltung
DE10019839A1 (de) Mehrschichtkondensator, Verdrahtungssubstrat, Entkopplungsschaltung und Hochfrequenzschaltung
EP0002751A1 (de) Schaltkreis zur Einstellung des Widerstandswertes eines Abschlusswiderstandes von Leitverbindungen in Halbleiterstrukturen
DE4402082A1 (de) Signalübertragungsleitung in Filmschichttechnik
DE2752438A1 (de) Anordnung fuer das packen von monolithisch integrierten halbleiterschaltungen
DE2536270A1 (de) Mii oeffnungen versehene halbleiterscheibe
DE1956679A1 (de) Vorrichtung zum Einbau eines Transistors in eine Mikrowellen-Stripline-Schaltung
DE1614373B1 (de) Monolithische integrierte Halbleiterschaltung
DE3423211A1 (de) Halbleiterbauteil
DE3301492C2 (de) Mikrowellenoszillator
DE4100278A1 (de) Ic-halbleiterbauteil mit einem paar von signaluebertragungsleitungen
DE10012700A1 (de) Halbleitervorrichtung
DE3309223C3 (de) Integrierte Halbleiterschaltung
DE112017007145T5 (de) Zwischenplattenverbindungsstruktur
DE2708261A1 (de) Mechanisches filter
DE2608521A1 (de) Schaltungsplatte fuer elektronische schaltungen
DE2758826A1 (de) Logikkarte zur verbindung integrierter schaltkreisbausteine
DE2840278A1 (de) Einstellbare daempfungsvorrichtung
DE112018004107T5 (de) Strommessvorrichtung
DE2852200A1 (de) Integrierte logische schaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8328 Change in the person/name/address of the agent

Free format text: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBEL-HOPF, U., DIPL.-CHEM. DR.RER.NAT., PAT.-ANWAELTE, 8000 MUENCHEN

8364 No opposition during term of opposition