JPS62181448A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS62181448A JPS62181448A JP2432586A JP2432586A JPS62181448A JP S62181448 A JPS62181448 A JP S62181448A JP 2432586 A JP2432586 A JP 2432586A JP 2432586 A JP2432586 A JP 2432586A JP S62181448 A JPS62181448 A JP S62181448A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- power
- grounding
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000002344 surface layer Substances 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 abstract description 36
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体集積回路装置に係り、特に多層配線
構造に関するものである。
構造に関するものである。
第２図ｆＪＬｌ ［１）Ｊは従来のＭＯ８工Ｃにおける
インバータの平面パターン図及び断面図の一例である。
インバータの平面パターン図及び断面図の一例である。
図において、（１）は電源配線、（２）は接地配線、（
３）は出力信号配線、（４１は入力信号配線、ｔｌｓｌ
。
３）は出力信号配線、（４１は入力信号配線、ｔｌｓｌ
。
（６）はそれぞれ多結晶シリコンによるゲート、（））
は拡散によるソース及びドレイン、（８）は絶縁膜、（
９）は半導体基板である。
は拡散によるソース及びドレイン、（８）は絶縁膜、（
９）は半導体基板である。
最近の半導体集積回路装置は数ミリメートル角の半導体
基板上に、数１０万個またはそれ以上の回路素子が形成
されている。したがって、これらの各回路素子間全接続
する配、線は極めて微細な線路が非常に多く必要となる
。ゆえに、半導体装置の高集積化において、回路素子自
体の微細化だけでなく、配線の高密度化ということも重
要となる。
基板上に、数１０万個またはそれ以上の回路素子が形成
されている。したがって、これらの各回路素子間全接続
する配、線は極めて微細な線路が非常に多く必要となる
。ゆえに、半導体装置の高集積化において、回路素子自
体の微細化だけでなく、配線の高密度化ということも重
要となる。
ところで、配線には前述からもわかるように、信号配線
と電源配線（接地配線をも含めて）に大別することがで
きる。一般に信号配線に比べ電＃ｉ配線の方が線路幅が
太きく、ｃｌ−配線としてｔ／′ｉ線路長も長いため、
面ｆλ的には非常に大きくなる。これは、電源はトラン
ジスタを作動させるには不可欠であり、また電源の電圧
降下や不安定性は直接に回路の出力に影響と及は′すと
いう理由からの結果である。
と電源配線（接地配線をも含めて）に大別することがで
きる。一般に信号配線に比べ電＃ｉ配線の方が線路幅が
太きく、ｃｌ−配線としてｔ／′ｉ線路長も長いため、
面ｆλ的には非常に大きくなる。これは、電源はトラン
ジスタを作動させるには不可欠であり、また電源の電圧
降下や不安定性は直接に回路の出力に影響と及は′すと
いう理由からの結果である。
イた来の半導体集積回路装置は、例えば電源配線におい
て半導体集積回路装置の表面に占める割合が大きいとい
う点などから、今後の半導体集積回路装置の微細化及び
扁集積化という傾向に対して、配線密度が過密となり、
性能の劣化及び配線パターンの設計の複雑化等の問題が
あった。
て半導体集積回路装置の表面に占める割合が大きいとい
う点などから、今後の半導体集積回路装置の微細化及び
扁集積化という傾向に対して、配線密度が過密となり、
性能の劣化及び配線パターンの設計の複雑化等の問題が
あった。
この発明は上記のような問題点を解消するためになされ
たもので、配線の最適化が得られるとともに、性能の而
においても向上を得ることを目的とする。
たもので、配線の最適化が得られるとともに、性能の而
においても向上を得ることを目的とする。
〔問題点を解決するだめの手段〕
この発明に係る半導体集積回路装置は、信号配線、電源
配線、接地配線？半導体集積回路基板表面上の互いに異
なる表面層に形成するか、半導体集積回路基板表面上の
同一表面７ｉ Ｋ Ｔ電源配線または電源・接地配線の
いづれか一つを形成し、残りの配線と前記同一表面層と
異なる表面層に形成するようにしたものである。
配線、接地配線？半導体集積回路基板表面上の互いに異
なる表面層に形成するか、半導体集積回路基板表面上の
同一表面７ｉ Ｋ Ｔ電源配線または電源・接地配線の
いづれか一つを形成し、残りの配線と前記同一表面層と
異なる表面層に形成するようにしたものである。
この発明ＶＣおける半導体集積回路装置は、上述のよう
に多層配線を形成することにより、配線密度が低くなる
と共に、別層に設けた電源配線または接地配線の・保路
幅が大きくなる。
に多層配線を形成することにより、配線密度が低くなる
と共に、別層に設けた電源配線または接地配線の・保路
幅が大きくなる。
第１図ｉａｌ ｆｂｌ ｔｏ＋はこの発明の一実施例に
示す半導体集積回路装置の平面回路パターン図、ＵＴ而
面、及び立体断面図である。第２図と同一符号は同一の
ものであり説明は省略する。
示す半導体集積回路装置の平面回路パターン図、ＵＴ而
面、及び立体断面図である。第２図と同一符号は同一の
ものであり説明は省略する。
（７ａ）（７ｂ）（７ｃ）はそれぞれ拡散によるソース
・ドレイン、（８ａ）（８ｂ）（８ｃ）は絶縁膜、（Ｉ
ｌｌ Ｈ電源層、（ｌｌａ）は電源コンタクト、Ｉ２ｚ
ハ接地層、（２２ａ）は接地コンタクトである。
・ドレイン、（８ａ）（８ｂ）（８ｃ）は絶縁膜、（Ｉ
ｌｌ Ｈ電源層、（ｌｌａ）は電源コンタクト、Ｉ２ｚ
ハ接地層、（２２ａ）は接地コンタクトである。
ｍ１図のｆａｌ平面平面回路−ターフ図いて、電源層（
１１）及び接地層□□□を省略しているが、実際には断
面図ｆｂ＋または立体断面図＋Ｏ１’に見ればわかるよ
うに、表面を電源層及び接地層でおおっている。
１１）及び接地層□□□を省略しているが、実際には断
面図ｆｂ＋または立体断面図＋Ｏ１’に見ればわかるよ
うに、表面を電源層及び接地層でおおっている。
第１図における配線方法に関して説明を行なうと、信号
系である人出方配線＋３１ 、 ＋４１は従来通りであ
る一電源層（ＩＩ）からの配線は、電源コンタクト（ｌ
ｌａ）の部分において、絶縁膜（８ａ）（８ｂ）にコン
タクトホールを作り、拡散層（７ａ）と電源層（１りと
のコンタクトに形成する。また接地層−がらの配線に関
しては、電源層（１１）の、場合と同一構造であるが、
電源層（ＩＩ）の製造工程において、接地コンタク）
（２２ａ）の部分で接地層（社）と拡散層（７りのコン
タクトが収れ、かっこのコンタクトを形成する際、接地
層・２２のアルミと電源層のアルミが接’ＩＩ！ＪＩ
Ｌ ｉ＆通しないように接地コンタクト（２２ａ）の大
きさよりも大きなポールを電源層（１■）に作っておか
なければならない。
系である人出方配線＋３１ 、 ＋４１は従来通りであ
る一電源層（ＩＩ）からの配線は、電源コンタクト（ｌ
ｌａ）の部分において、絶縁膜（８ａ）（８ｂ）にコン
タクトホールを作り、拡散層（７ａ）と電源層（１りと
のコンタクトに形成する。また接地層−がらの配線に関
しては、電源層（１１）の、場合と同一構造であるが、
電源層（ＩＩ）の製造工程において、接地コンタク）
（２２ａ）の部分で接地層（社）と拡散層（７りのコン
タクトが収れ、かっこのコンタクトを形成する際、接地
層・２２のアルミと電源層のアルミが接’ＩＩ！ＪＩ
Ｌ ｉ＆通しないように接地コンタクト（２２ａ）の大
きさよりも大きなポールを電源層（１■）に作っておか
なければならない。
なお、上記実施列では、信号配線は同一１彊内で構成さ
れていたが、信号配線についても多層配＠を行なっても
よい。また電源層及び接地層を設ける場合両者のうちど
ちらを上層及び下層にしてもか筐わない。全配線から電
源配線または接地配線の一方だけを別層に設ける場合、
この′電源層または接地層は残りの他の配線層より上部
に設ける。信号配線と電源・接地配線に分ける場合、′
１源・接地配線層は信号配線層の上部に設ける。
れていたが、信号配線についても多層配＠を行なっても
よい。また電源層及び接地層を設ける場合両者のうちど
ちらを上層及び下層にしてもか筐わない。全配線から電
源配線または接地配線の一方だけを別層に設ける場合、
この′電源層または接地層は残りの他の配線層より上部
に設ける。信号配線と電源・接地配線に分ける場合、′
１源・接地配線層は信号配線層の上部に設ける。
また上記実施例ではＭＯ８工Ｃで構成していたが、この
発明はバイポーラ及びニュボーラに関係なく半導体集積
回路装置全般に対して適用できるものである。
発明はバイポーラ及びニュボーラに関係なく半導体集積
回路装置全般に対して適用できるものである。
〔発明の効果〕
以上のように、この発明によｎば、信号配線、電源配線
、接地配膿全半導体染偵回路基板表面上の互いに異なる
表面層に形成するか、電源配線または接地層、線または
ｒＬ源・接地配線のいずれか１つを半導体集積回路基板
表面上に独立して一層内に形成したので、配線密度を向
上させることかできると共に、配線パターン設計におい
ても簡略化が得られる効果がある。
、接地配膿全半導体染偵回路基板表面上の互いに異なる
表面層に形成するか、電源配線または接地層、線または
ｒＬ源・接地配線のいずれか１つを半導体集積回路基板
表面上に独立して一層内に形成したので、配線密度を向
上させることかできると共に、配線パターン設計におい
ても簡略化が得られる効果がある。
４、 図面のｒｍ＊な税関
第１図ｔａｌ ｔｌ）Ｉ ｔｏ＋はこの発明の一実施例
の平面パターン図、断面図、及び立体断面図、′易２図
（ａｌ＋ｂ＋は従来の半導体簾油回路装置の平［ｆロバ
ターン図及び断面図である。
の平面パターン図、断面図、及び立体断面図、′易２図
（ａｌ＋ｂ＋は従来の半導体簾油回路装置の平［ｆロバ
ターン図及び断面図である。
＋３１ 、 ＋４１は入出力信号配線、１５１ 、 （
６１は多結晶シリコンゲート、（７ａＸ７ｂＸ７Ｃ）は
拡散層、（８ａ）（８ｂ）（８ｃ）は絶縁膜、（９）は
半導体基板、（１１）は電源層、（ｌｌａ）は電源コン
タクト、（２）は接地層、（！’２ａ）は接地コンタト
である。
６１は多結晶シリコンゲート、（７ａＸ７ｂＸ７Ｃ）は
拡散層、（８ａ）（８ｂ）（８ｃ）は絶縁膜、（９）は
半導体基板、（１１）は電源層、（ｌｌａ）は電源コン
タクト、（２）は接地層、（！’２ａ）は接地コンタト
である。
なお、図中同一符号は同一、又は阻当部分？示す。
Claims (1)
- 複数の回路素子が形成された半導体集積回路基板の各回
路素子間の信号の受授を行なう信号配線と、電源と前記
回路素子を接続する電源配線と、接地と前記回路素子を
接続する接地配線とを備えたものに於いて、信号配線、
電源配線、接地配線を前記半導体集積回路基板表面上の
互いに異なる表面層上に形成するか、前記半導体集積回
路基板表面上の同一表面層上に、電源配線または接地配
線または電源・接地配線のいづれか一つを形成し、残り
の配線を前記同一表面層と異なる表面層に形成するよう
にしたことを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2432586A JPS62181448A (ja) | 1986-02-04 | 1986-02-04 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2432586A JPS62181448A (ja) | 1986-02-04 | 1986-02-04 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62181448A true JPS62181448A (ja) | 1987-08-08 |
Family
ID=12135025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2432586A Pending JPS62181448A (ja) | 1986-02-04 | 1986-02-04 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62181448A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS605542A (ja) * | 1983-06-24 | 1985-01-12 | Toshiba Corp | 半導体装置 |
| JPS60134440A (ja) * | 1983-12-23 | 1985-07-17 | Hitachi Ltd | 半導体集積回路装置 |
-
1986
- 1986-02-04 JP JP2432586A patent/JPS62181448A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS605542A (ja) * | 1983-06-24 | 1985-01-12 | Toshiba Corp | 半導体装置 |
| JPS60134440A (ja) * | 1983-12-23 | 1985-07-17 | Hitachi Ltd | 半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5872697A (en) | Integrated circuit having integral decoupling capacitor | |
| US5204545A (en) | Structure for preventing field concentration in semiconductor device and method of forming the same | |
| US4750026A (en) | C MOS IC and method of making the same | |
| US5001487A (en) | Semiconductor integrated circuit device | |
| JPS62181448A (ja) | 半導体集積回路装置 | |
| JPS583379B2 (ja) | 半導体装置 | |
| JPS62194640A (ja) | バンプ実装を用いる半導体集積回路 | |
| JP3205099B2 (ja) | 半導体集積回路装置 | |
| JPH0697300A (ja) | 半導体集積回路の配線間構造 | |
| EP0349294B1 (en) | I/o cells in semiconductor integrated circuits | |
| JPS61251162A (ja) | 半導体抵抗素子の構造 | |
| JP2997479B2 (ja) | ゲートアレイ | |
| JP3441104B2 (ja) | 半導体装置 | |
| JP3283709B2 (ja) | バイパスコンデンサの接続方法 | |
| JPH0566737B2 (ja) | ||
| JPH0574771A (ja) | 集積回路 | |
| JP2000164696A (ja) | 多層配線構造 | |
| JPH02148845A (ja) | 半導体装置 | |
| JPS59135744A (ja) | マスタスライス方式の半導体集積回路装置 | |
| JPH0576783B2 (ja) | ||
| JPH098227A (ja) | 半導体集積回路装置 | |
| JPH0645566A (ja) | 半導体集積回路装置 | |
| JPS63293855A (ja) | 半導体装置 | |
| JPH04162652A (ja) | 半導体装置 | |
| JPS61268036A (ja) | 半導体装置 |