DE3401181C2 - Integrierte Schaltung mit verringerter Taktversetzung - Google Patents
Integrierte Schaltung mit verringerter TaktversetzungInfo
- Publication number
- DE3401181C2 DE3401181C2 DE3401181A DE3401181A DE3401181C2 DE 3401181 C2 DE3401181 C2 DE 3401181C2 DE 3401181 A DE3401181 A DE 3401181A DE 3401181 A DE3401181 A DE 3401181A DE 3401181 C2 DE3401181 C2 DE 3401181C2
- Authority
- DE
- Germany
- Prior art keywords
- line
- integrated circuit
- lines
- clock
- circuit according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017545—Coupling arrangements; Impedance matching circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Geometry (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Manipulation Of Pulses (AREA)
Description
Die Erfindung betrifft eine integrierte Schaltung nach
dem Oberbegriff des Anspruches 1, der von der DE-AS 26 16 975
ausgeht. Dort wird eine Anordnung beschrieben, bei der das
kopplungsarme Verdrahten von Halbleiterschaltern, insbesondere
von Nutzsignal- und Steuersignalleitungen erreicht werden soll.
Mit der Abnahme der Merkmalsabmessungen
hochintegrierter (VLSI) Halbleiterplättchen und zunehmender
Betriebsfrequenz wird ein Problem wichtiger, das als
"Taktversetzung" bekannt ist. Dabei handelt es sich um eine
Abweichung des Ankunftszeitpunktes eines Zeitsteuerungsimpulses
an einem Bauelement einer integrierten Schaltung von dem
konstruktionsmäßig festgelegten Ankunftszeitpunkt. Das Problem
wird entscheidend bei einer Merkmalsgröße von etwa einem
Mikrometer und einer Betriebsfrequenz von 25 MHz.
Die meisten Anstrengungen zur Verringerung der
Taktversetzung waren darauf gerichtet, Taktverteilungsleitungen
gleicher Länge oder mit sehr kurzer Länge herzustellen. Zu diesem
Zweck weisen viele integrierte Schaltungsplättchen die Taktquelle
als integralen Teil auf. Gelegentlich wurden auch kompensierende
Verzögerungselemente eingesetzt. Es wurde jedoch gefunden, daß
gewisse unerwartete Ausbreitungsverzögerungen auftreten und daß
bei höherer Betriebsfrequenz diese Einflüsse schädlicher sind.
Der Erfindung liegt die Aufgabe zugrunde, eine integrierte
Schaltung anzugeben, die verhindert, daß unerwartete
Ausbreitungsverzögerungen und damit Taktversetzungen insbesondere
bei hohen Betriebsfrequenzen auftreten. Die Lösung der Aufgabe
ist im Patentanspruch 1 gekennzeichnet. Weiterbildungen der
Erfindung sind Gegenstand der Unteransprüche.
In den Zeichnungen zeigen:
Fig. 1 ein Organisationsschaltbild eines Mikro
prozessors;
Fig. 2 eine vergrößerte perspektivische Ansicht
eines Teils des Mikroprozessors nach Fig. 1;
Fig. 3 einen Querschnitt des in Fig. 2 gezeigten
Teils;
Fig. 4 eine vergrößerte perspektivische Ansicht
eines Verdrahtungsmusters für
einen Teil des Mikroprozessors entsprechend
den Lehren der vorliegenden Erfindung.
Es ist zwar nicht allgemein anerkannt, aber benachbarte
elektrische Leiter in VLSI-Halbleiterplättchen zeigen
stark schwankende und nicht vorhersagbare kapazitive Be
lastungen. Bei einem VLSI-Halbleiterplättchen mit Abmes
sungen 1 cm × 1 cm kann eine Taktverteilungsleitung 1,5 cm
lang sein. Die Kapazität der Leitung beträgt etwa 5 pF bei
einer 1,25 µ-Technologie. Die Kapazität ist größer als die
Drain-Kapazität und die Ausgangs-Verzweigungskapazität
(geschätzt mit 1-2 pF). Demgemäß wird die Taktverteilungs
verzögerung in erster Linie durch die unsichere Taktlei
tungskapazität bestimmt. Wenn die Taktleitungsverzögerung
einen konstruktionsmäßigen Sollwert von 2 ns hat, liegen
die Unsicherheiten hinsichtlich der zeitlichen Lage der
Taktflanke im Bereich von 1-5 ns. Ein solcher Wert ist
unbrauchbar. Die Ursache dieses Problems läßt sich anhand
der Fig. 1 bis 3 erkennen.
Fig. 1 zeigt einen typischen Mikroprozessor in Form einer
integrierten Schaltung, die mit Hilfe bekannter fotolitho
grafischer Verfahren auf einem Halbleiterplättchen 10 ge
bildet ist. Der Mikroprozessor weist einen Steuer-, einen
logischen und einen Datenwegabschnitt 11, 12 bzw. 13 auf.
Der Steuerabschnitt und der logische Abschnitt sind über
ein Verdrahtungsmuster 15 verbunden.
Fig. 2 zeigt vergrößert einen Teil des Verdrahtungsmusters
15 in Fig. 1. Das Muster enthält drei repräsentative Lei
tungen 21, 22 und 23. Inverter 24, 25, 26 und 27, die be
stimmte logische Schaltungen darstellen, deren Art im
einzelnen für das Verständnis der Erfindung nicht wichtig
ist, sind mit den Enden der Leitungen verbunden. Eine ge
trennte Erd- oder Masse-Sammelleitung (Bus) 28 ist eben
falls dargestellt.
Die Masse-Sammelleitung 28 ist normalerweise mit einem
externen Anschluß eines Trägers (nicht gezeigt) für das
Halbleiterplättchen über eine Leitung 29 verbunden. Man
beachte, daß keine elektrische Verbindung zwischen der
Sammelleitung 28 und einer Leitungen des Verdrahtungs
musters besteht.
Fig. 3 zeigt einen Querschnitt eines Teiles des Mikro
prozessors nach Fig. 2 entlang der strichpunktierten
Linie 1-1′. Die Leitungen 21, 22 und 23 sind aus Metall
und auf einer Oberflächenoxidschicht 30 einer Silizium-
Substratschicht 31 gebildet, die Teil eines Halbleiter
plättchens ist. Das metallische Muster ist mit einer
Nitridschicht 32 in der üblichen Weise bedeckt. Es sei
angenommen, daß die Dielektrizitätskonstante ε für
Nitrid 7,5 und Oxid 3,7 beträgt. Es sei außerdem angenom
men, daß der Querschnitt jeder Leitung 21, 22 und 23
quadratisch ist und daß der Abstand zwischen den Lei
tungen etwa gleich der Dicke der Oxidschicht und einer
Seite des Quadrates ist. Die parasitären Kapazitäten sind
durch Kondensatoren 35, 36 und 37 dargestellt. Die sich
für den schlechtesten Fall ergebende Kapazität C22W der
Leitung 21 beträgt:
C22W = C₃₇ + 4C₃₆ (1)
Dabei sind C₃₇ und C₃₆ die Kapazitätswerte der Kondensa
toren 37 bzw. 36. Der schlechteste Fall tritt ein, wenn
die mittlere Leitung 22 und die Leitungen 21, 23 gleich
zeitig aber mit entgegengesetzter Polarität umschalten.
Die für den besten Fall geltende Kapazität C22B beträgt
dagegen:
C22B = C₃₇ (2)
Der beste Fall tritt ein, wenn alle drei Leitungen gleich
zeitig mit der gleichen Polarität umschalten. Es läßt
sich zeigen, daß gilt:
Es wurde angenommen, daß C₃₅ = C₃₆ ist. Obwohl das Auf
treten einer so großen Unsicherheit für die Kapazität
unwahrscheinlich ist, treten Unsicherheiten in der Größen
ordnung von 50% tatsächlich auf und beeinflussen die
Güte der Schaltung sehr stark. Wenn die Leitung 22 eine
Taktverteilungsleitung ist, tritt eine unvorhersehbare
Versetzung bei den Taktimpulsen auf. Bei VLSI-Halbleiter
plättchen und einer 1µ-Technologie wird die Taktver
setzung üblicherweise vollständig durch die unsichere
Kapazität der Taktverteilungsleitung bestimmt.
Fig. 4 zeigt ein Ausführungsbeispiel der Erfindung, bei dem Masse- und
Stromversorgungs-Sammelleitungen zur Abschirmung der Takt
verteilungsleitung benutzt werden.
Die Taktverteilungsleitung 62 wird durch
eine Stromversorgungs-Sammelleitung 63 und eine Masse-
Sammelleitung 64 abgeschirmt.
Die Stromversorgungs- und die Masse-Sammelleitung 63 und 64
sind über Leitungen 66 bzw. 67 mit Anschlüssen verbunden.
Anhand des Ausführungsbeispiels gemäß Fig. 4 läßt sich
erkennen, daß eine brauchbare Abschirmung erreicht werden
kann, indem die Lage der Taktverteilungsleitung und/oder
der Stromversorgungs-Sammelleitung und/oder der Masse-
Sammelleitung verändert wird, ohne zusätzliche Masse-
Leitungen hinzuzufügen.
Man erkennt, daß die gewünschte elektrostatische Abschir
mung realisiert werden kann, indem die zu schützende Lei
tung von einem Paar von Leitern eingeschlossen wird, von
denen jeder auf einem unterschiedlichen festen Gleichpotential gehalten wird.
Dabei kann es sich um eine Masse-Sammelleitung, eine
Stromversorgungs-Sammelleitung oder einen einfachen Lei
ter handeln, die auf einer beliebigen Gleichspannung ge
halten werden.
Wie weit eine Taktverteilungsleitung auf diese Weise ab
geschirmt werden muß, hängt in typischer Weise von einer
Anzahl von Faktoren ab. Die vorliegende Erfindung ist
besonders dann von Interesse, wenn ein bedeutender Teil
einer solchen Leitung abgeschirmt sein muß.
Die kapazitive Belastung der Taktverteilungsleitung im
Ausführungsbeispiel nach Fig. 4 ist
verhältnismäßig niedrig. Im einzelnen wird für eine
1µ-Technologie eine kapazitive Belastung von 3 pF erreicht
und eine Taktversetzung realisiert, die sich Null nähert.
Claims (5)
1. Integrierte Schaltung mit einer impulsförmig
beaufschlagten Leitung (62), auf der sich Impulse
ausbreiten können, und mit einer ersten und einer
zweiten Leitung (63, 64) und wenigstens einer weiteren
Leitung (65), wobei die erste und zweite Leitung (63,
64) an gegenüberliegenden Seiten der pulsbeaufschlagten
Leitung (62) angeordnet sind,
dadurch gekennzeichnet, daß
die erste Leitung (63) auf einem ersten und die zweite
Leitung (64) auf einem zweiten, vom ersten verschiedenen
festen Gleichpotential gehalten werden, wodurch die
weitere Leitung (65) gegen die pulsbeaufschlagte Leitung
(62) abgeschirmt ist.
2. Schaltung nach Anspruch 1,
dadurch gekennzeichnet, daß
die erste Leitung (63) eine Masse-Sammelleitung ist.
3. Schaltung nach Anspruch 2,
dadurch gekennzeichnet, daß
die zweite Leitung eine Stromzuführungs-Sammelleitung
ist.
4. Schaltung nach Anspruch 1,
dadurch gekennzeichnet, daß
die Breite der impulsbeaufschlagten Leitung (62)
mindestens ungefähr gleich dem Abstand zwischen dieser
Leitung (62) und der ersten oder zweiten Leitung (63,
64) ist.
5. Schaltung nach Anspruch 1,
dadurch gekennzeichnet, daß
die weitere Leitung (65) für die Ausbreitung von
Signalen geeignet ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/458,769 US4514749A (en) | 1983-01-18 | 1983-01-18 | VLSI Chip with ground shielding |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3401181A1 DE3401181A1 (de) | 1984-07-19 |
DE3401181C2 true DE3401181C2 (de) | 1996-05-15 |
Family
ID=23822007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3401181A Expired - Lifetime DE3401181C2 (de) | 1983-01-18 | 1984-01-14 | Integrierte Schaltung mit verringerter Taktversetzung |
Country Status (6)
Country | Link |
---|---|
US (1) | US4514749A (de) |
JP (1) | JPS59136948A (de) |
DE (1) | DE3401181C2 (de) |
FR (1) | FR2547676B1 (de) |
GB (1) | GB2134708B (de) |
NL (1) | NL191912C (de) |
Families Citing this family (54)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4649417A (en) * | 1983-09-22 | 1987-03-10 | International Business Machines Corporation | Multiple voltage integrated circuit packaging substrate |
JPS60134440A (ja) * | 1983-12-23 | 1985-07-17 | Hitachi Ltd | 半導体集積回路装置 |
US4885628A (en) * | 1984-08-22 | 1989-12-05 | Hitachi, Ltd. | Semiconductor integrated circuit device |
JPH0728365B2 (ja) * | 1984-11-05 | 1995-03-29 | 株式会社東芝 | 密着型イメ−ジセンサ |
CA1246755A (en) * | 1985-03-30 | 1988-12-13 | Akira Miyauchi | Semiconductor device |
JPS6341048A (ja) * | 1986-08-06 | 1988-02-22 | Mitsubishi Electric Corp | 標準セル方式大規模集積回路 |
JPS6448035U (de) * | 1987-09-18 | 1989-03-24 | ||
JP2653099B2 (ja) * | 1988-05-17 | 1997-09-10 | セイコーエプソン株式会社 | アクティブマトリクスパネル,投写型表示装置及びビューファインダー |
JPH021928A (ja) * | 1988-06-10 | 1990-01-08 | Toshiba Corp | 半導体集積回路 |
US5428242A (en) * | 1988-11-22 | 1995-06-27 | Seiko Epson Corporation | Semiconductor devices with shielding for resistance elements |
US5301349A (en) * | 1988-12-28 | 1994-04-05 | Kabushiki Kaisha Toshiba | Single chip computer having ground wire formed immediately parallel a data bus and drivers formed directly under the data bus for high speed data transfer |
US4947235A (en) * | 1989-02-21 | 1990-08-07 | Delco Electronics Corporation | Integrated circuit shield |
JPH02263462A (ja) * | 1989-04-03 | 1990-10-26 | Mitsubishi Electric Corp | 半導体装置 |
DE3941679A1 (de) * | 1989-12-18 | 1991-06-27 | Telefunken Electronic Gmbh | Fotomodul |
US5027183A (en) * | 1990-04-20 | 1991-06-25 | International Business Machines | Isolated semiconductor macro circuit |
JPH04267586A (ja) * | 1991-02-22 | 1992-09-24 | Nec Corp | 同軸配線パターンおよびその形成方法 |
JPH05136125A (ja) * | 1991-11-14 | 1993-06-01 | Hitachi Ltd | クロツク配線及びクロツク配線を有する半導体集積回路装置 |
KR940008132B1 (ko) * | 1991-11-28 | 1994-09-03 | 삼성전자 주식회사 | 신호선간의 잡음을 억제하는 메모리 소자 |
US5329188A (en) * | 1991-12-09 | 1994-07-12 | Cray Research, Inc. | Clock pulse measuring and deskewing system and process |
JPH0629393A (ja) * | 1992-05-12 | 1994-02-04 | Nec Corp | 半導体集積回路 |
US5629840A (en) * | 1992-05-15 | 1997-05-13 | Digital Equipment Corporation | High powered die with bus bars |
JP2854757B2 (ja) * | 1992-06-17 | 1999-02-03 | 三菱電機株式会社 | 半導体パワーモジュール |
JPH0677403A (ja) * | 1992-08-26 | 1994-03-18 | Mitsubishi Electric Corp | 半導体集積回路装置及びその設計方法 |
EP0713251B1 (de) * | 1992-11-18 | 1999-01-07 | Fuji Electric Co. Ltd. | Halbleiter-Umwandlungsvorrichtung |
JPH0758301A (ja) * | 1993-08-13 | 1995-03-03 | Oki Electric Ind Co Ltd | 半導体集積回路装置 |
GB2286286B (en) * | 1993-12-31 | 1998-05-27 | Hyundai Electronics Ind | Improvements in or relating to the fabrication of semiconductor devices |
IT1272933B (it) * | 1994-01-28 | 1997-07-01 | Fujitsu Ltd | Dispositivo a circuito integrato di semiconduttore |
US5896055A (en) * | 1995-11-30 | 1999-04-20 | Matsushita Electronic Industrial Co., Ltd. | Clock distribution circuit with clock branch circuits connected to outgoing and return lines and outputting synchronized clock signals by summing time integrals of clock signals on the outgoing and return lines |
JP2921463B2 (ja) * | 1996-01-30 | 1999-07-19 | 日本電気株式会社 | 半導体集積回路チップ |
US6087728A (en) * | 1996-06-27 | 2000-07-11 | Intel Corporation | Interconnect design with controlled inductance |
JP3501620B2 (ja) * | 1997-05-26 | 2004-03-02 | 株式会社 沖マイクロデザイン | 半導体集積回路 |
US6480548B1 (en) | 1997-11-17 | 2002-11-12 | Silicon Graphics, Inc. | Spacial derivative bus encoder and decoder |
US6307252B1 (en) | 1999-03-05 | 2001-10-23 | Agere Systems Guardian Corp. | On-chip shielding of signals |
KR20010009697A (ko) | 1999-07-13 | 2001-02-05 | 윤종용 | 차폐선을 구비한 반도체 집적회로 |
US6775339B1 (en) | 1999-08-27 | 2004-08-10 | Silicon Graphics, Inc. | Circuit design for high-speed digital communication |
US6574711B2 (en) * | 1999-12-27 | 2003-06-03 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit |
US6417713B1 (en) | 1999-12-30 | 2002-07-09 | Silicon Graphics, Inc. | Programmable differential delay circuit with fine delay adjustment |
US7031420B1 (en) | 1999-12-30 | 2006-04-18 | Silicon Graphics, Inc. | System and method for adaptively deskewing parallel data signals relative to a clock |
US6496048B1 (en) | 2000-07-20 | 2002-12-17 | Silicon Graphics, Inc. | System and method for accurate adjustment of discrete integrated circuit delay lines |
US6441666B1 (en) | 2000-07-20 | 2002-08-27 | Silicon Graphics, Inc. | System and method for generating clock signals |
US7333516B1 (en) | 2000-07-20 | 2008-02-19 | Silicon Graphics, Inc. | Interface for synchronous data transfer between domains clocked at different frequencies |
US6518812B1 (en) | 2000-07-20 | 2003-02-11 | Silicon Graphics, Inc. | Discrete delay line system and method |
US7248635B1 (en) | 2000-07-20 | 2007-07-24 | Silicon Graphics, Inc. | Method and apparatus for communicating computer data from one point to another over a communications medium |
US6779072B1 (en) | 2000-07-20 | 2004-08-17 | Silicon Graphics, Inc. | Method and apparatus for accessing MMR registers distributed across a large asic |
US6703908B1 (en) | 2000-07-20 | 2004-03-09 | Silicon Graphic, Inc. | I/O impedance controller |
US6831924B1 (en) | 2000-07-20 | 2004-12-14 | Silicon Graphics, Inc. | Variable mode bi-directional and uni-directional computer communication system |
US6839856B1 (en) | 2000-07-20 | 2005-01-04 | Silicon Graphics, Inc. | Method and circuit for reliable data capture in the presence of bus-master changeovers |
US6681293B1 (en) | 2000-08-25 | 2004-01-20 | Silicon Graphics, Inc. | Method and cache-coherence system allowing purging of mid-level cache entries without purging lower-level cache entries |
US6538304B1 (en) * | 2000-11-16 | 2003-03-25 | Texas Instruments Incorporated | Corner bonding to lead frame |
JP4083977B2 (ja) | 2000-12-20 | 2008-04-30 | 富士通株式会社 | 半導体集積回路及び配線決定方法 |
US6657285B1 (en) * | 2002-07-08 | 2003-12-02 | Alcor Micro, Corp. | Semiconductor anti-interference band for integrated circuit |
US6919619B2 (en) * | 2003-02-28 | 2005-07-19 | The Regents Of The University Of Michigan | Actively-shielded signal wires |
US7015569B1 (en) * | 2004-08-26 | 2006-03-21 | Lsi Logic Corporation | Method and apparatus for implementing a co-axial wire in a semiconductor chip |
US7327167B2 (en) * | 2005-04-28 | 2008-02-05 | Silicon Graphics, Inc. | Anticipatory programmable interface pre-driver |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5255881A (en) * | 1975-11-04 | 1977-05-07 | Matsushita Electronics Corp | Semiconductor integrated circuit |
DE2616975C3 (de) * | 1976-04-17 | 1981-07-09 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Anordnung von Nutzsignal- und Steuersignalleitungen zum kopplungsarmen Verdrahten von Halbleiterschaltern |
JPS537181A (en) * | 1976-07-09 | 1978-01-23 | Hitachi Ltd | Semiconductor integrated circuit |
JPS6056307B2 (ja) * | 1976-12-08 | 1985-12-09 | 日本電気株式会社 | 半導体装置 |
US4308421A (en) * | 1978-01-18 | 1981-12-29 | Virginia Plastics Company | EMF Controlled multi-conductor cable |
JPS5587462A (en) * | 1978-12-25 | 1980-07-02 | Fujitsu Ltd | Integrated circuit package |
GB2060266B (en) * | 1979-10-05 | 1984-05-31 | Borrill P L | Multilayer printed circuit board |
JPS56137666A (en) * | 1980-03-31 | 1981-10-27 | Hitachi Ltd | Integrated circuit for combustion control |
JPS5840344B2 (ja) * | 1980-06-10 | 1983-09-05 | 富士通株式会社 | 半導体記憶装置 |
JPS5784149A (en) * | 1980-11-14 | 1982-05-26 | Hitachi Ltd | Semiconductor integrated circuit device |
-
1983
- 1983-01-18 US US06/458,769 patent/US4514749A/en not_active Expired - Lifetime
-
1984
- 1984-01-10 FR FR8400282A patent/FR2547676B1/fr not_active Expired
- 1984-01-13 GB GB08400967A patent/GB2134708B/en not_active Expired
- 1984-01-14 DE DE3401181A patent/DE3401181C2/de not_active Expired - Lifetime
- 1984-01-16 NL NL8400132A patent/NL191912C/xx not_active IP Right Cessation
- 1984-01-17 JP JP59004927A patent/JPS59136948A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
FR2547676B1 (fr) | 1987-07-24 |
FR2547676A1 (fr) | 1984-12-21 |
NL191912C (nl) | 1996-10-04 |
GB8400967D0 (en) | 1984-02-15 |
GB2134708A (en) | 1984-08-15 |
GB2134708B (en) | 1986-03-12 |
NL191912B (nl) | 1996-06-03 |
NL8400132A (nl) | 1984-08-16 |
DE3401181A1 (de) | 1984-07-19 |
US4514749A (en) | 1985-04-30 |
JPS59136948A (ja) | 1984-08-06 |
JPH0572744B2 (de) | 1993-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3401181C2 (de) | Integrierte Schaltung mit verringerter Taktversetzung | |
DE2542518C3 (de) | ||
DE4318241C2 (de) | Metallbeschichtetes Substrat mit verbesserter Widerstandsfähigkeit gegen Temperaturwechselbeanspruchung | |
EP0161434B1 (de) | Elektrisches, insbesondere elektronisches, berührungslos arbeitendes Schaltgerät | |
DE10019839B4 (de) | Mehrschichtkondensator, Vewendung des Mehrschichtkondensators, Schaltungsanordnung und Verdrahtunssubstrat damit | |
DE3781469T2 (de) | Integrierte halbleiter-schaltung mit einer verbesserten verbindungsstruktur. | |
DE2536270A1 (de) | Mii oeffnungen versehene halbleiterscheibe | |
EP3361836B1 (de) | Niederinduktive halbbrückenanordnung | |
DE2100103A1 (de) | Abgeschirmte Halbleiter Vorrichtung | |
DE3446614A1 (de) | Integrierte halbleiterschaltung | |
DE1956679A1 (de) | Vorrichtung zum Einbau eines Transistors in eine Mikrowellen-Stripline-Schaltung | |
DE3879333T2 (de) | Halbleiteranordnung mit mehrschichtleiter. | |
DE10012700A1 (de) | Halbleitervorrichtung | |
DE2752333A1 (de) | Streifenleitungs-kondensator | |
DE1154658B (de) | Diodenmatrize | |
DE112017007145T5 (de) | Zwischenplattenverbindungsstruktur | |
DE19536848A1 (de) | Baugruppenträger für ein elektronisches Steuergerät mit signalverarbeitenden Bauelementen und schnell arbeitenden digitalen Bauelementen | |
EP0282617A1 (de) | Integrierte Schaltung mit einer elektrisch leitenden Trägerplatte | |
DE112014002801B4 (de) | Elektronische Einheiten | |
DE3309223A1 (de) | Halbleiterelement mit integrierter schaltung | |
DE69008378T2 (de) | Ladungsverschiebe-Bauelement mit hoher Ladungsübertragungs-Effizienz ohne Einbusse der Ausgangssignal-Dynamik. | |
DE2165143C3 (de) | Elektrodenanordnung für einen stabförmigen, piezoelektrischen Biegungsschwinger | |
DE69218850T2 (de) | Halbleitermodul | |
DE3905444C2 (de) | Keramischer Kondensator und Verfahren zu dessen Herstellung | |
DE1914173C3 (de) | Richtungskoppler |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: AT & T TECHNOLOGIES, INC., NEW YORK, N.Y., US |
|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |