NL8400132A - Vlsi-plaatje met gereduceerde kloksignaal deviatie. - Google Patents

Vlsi-plaatje met gereduceerde kloksignaal deviatie. Download PDF

Info

Publication number
NL8400132A
NL8400132A NL8400132A NL8400132A NL8400132A NL 8400132 A NL8400132 A NL 8400132A NL 8400132 A NL8400132 A NL 8400132A NL 8400132 A NL8400132 A NL 8400132A NL 8400132 A NL8400132 A NL 8400132A
Authority
NL
Netherlands
Prior art keywords
line
clock
lines
integrated circuit
vlsi
Prior art date
Application number
NL8400132A
Other languages
English (en)
Other versions
NL191912B (nl
NL191912C (nl
Original Assignee
Western Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co filed Critical Western Electric Co
Publication of NL8400132A publication Critical patent/NL8400132A/nl
Publication of NL191912B publication Critical patent/NL191912B/nl
Application granted granted Critical
Publication of NL191912C publication Critical patent/NL191912C/nl

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00346Modifications for eliminating interference or parasitic voltages or currents
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5286Arrangements of power or ground buses
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/017545Coupling arrangements; Impedance matching circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125Discriminating pulses
    • H03K5/1252Suppression or limitation of noise or interference
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

- \ VO: 5310
Titel: VLSI-plaatje met gereduceerde kloksignaal deviatie.
De uitvinding heeft betrekking op een geïntegreerd ketenplaatje voorzien van tenminste één klok verdeellijn voor het toevoeren van tempeer-pulsen aan geïntegreerde keten elementen.
Wanneer de afmetingen van halfgeleider plaatjes van het zeer grote 5 schaal integratie type )VSLI-type) afnemen en de bedrijfsfrequentie toeneemt, wordt een probleem, dat in de techniek bekend is als "klokdeviatie" meer geprononceerd. Klokdeviatie is een deviatie in tijd van de aankomst van een tenpeerpuls bij een geïntegreerd ketenelement ten opzichte van de aankomsttijd, waarvoor het geheel is ontworpen.
10 Het probleem wordt onacceptabel bij een afmeting van ongeveer 1 micron en een frequentie van 25 megahertz.
De meeste pogingen tot het reduceren van de klokdeviatie zijn gericht op het van gelijke lengte of van zeer geringe lengte maken van de klok verdeellijneh. Hiertoe bezitten vele geïntegreerde ketenplaatjes de klok-15 bron als een integraal deel. Soms zijn compenserende vertragingselementen geïntroduceerd. Het is evenwel gebleken, dat zich bepaalde onverwachte voortplantingsvertragingen voordoen en dat bij een werking bij hoge frequenties deze verschijnselen meer schadelijk zijn.
Deze problemen worden volgens de uitvinding bij een geïntegreerd keten 20 plaatje opgelost doordat aan tegenover elkaar gelegen zijden van de klok-verdeellijn eerste en tweede lijnen aanwezig zijn, welke bestemd zijn om op een constante gelijkspanning te worden gehouden, waarbij de eerste en tweede lijnen dicht bij en evenwijdig aan de klokverdeellijn zijn opgesteld.
De uitvinding zal onderstaand nader worden toegelicht onder verwijzing 25 naar de tekening, Daarbij toont:
Fig. 1 een schema van een microprocessor organisatie;
Fig. een vergroot bovenaanzicht van een gedeelte van de micro processor volgens figuur 1;
Fig. 3 een dwarsdoorsnede van het gedeelte volgens figuur 2; en 30 Figuur 4, 5 en 6 vergrote bovenaanzichten van alternatieve bedradings-patronen voor een zelfde gedeelte van de microprocessor volgens de uitvinding.
Ofschoon niet algemeen onderkend, vertonen naast elkaar gelegen elec-trische geleiders bij dergelijke VLSI-plaatjes sterk variënde en onvoor-35 spelbare capacitieve belastingskaraikteristieken. Bij een VSLI-plaatje 84 0 0 132 -2- van lcm x 1 cm, kan een klokverdelingslijn een lengte van 1,5 cm hebben.
De capaciteit van de lijn bedraagt ongeveer 5 picofarad (pF)in 1,25 micron technologie. Deze capaciteit is groter dan de afvoer- en uitwaaier capaciteit (geschat op 1-2 pF). Derhalve wordt de klokverdelingsvertraging 5 in hoofdzaak bepaald door de onzekere kloklijncapaciteit. Indien de klok-keten ontwerp vertragingsspecificatie 2 nanosec (ns) bedraagt, liggen de onzekerheden in de tijdpositie van de klok rond in het gebied van 1-5 ns hetgeen onaanvaardbaar is. De aard van dit probleem blijkt uit een beschouwing van de figuren 1-3.
10 Fig. 1 toont een typerende microprocessor in geïntegreerde ketenvorm, welke door bekende fotolythografische methoden in een halfgeleider plaatje 10 is bepaald. De microprocessor omvat respectieve besturings-, logische en informatiebaansecties 11, 12 en 13. De besturings- en logische secties 2ijn door een bedradingspatroon 15 met elkaar verbonden.
15 Fig. 2 toont op grotere schaal een gedeelte van het bedradingspatroon 15 volgens figuur 1. Het patroon omvat drie representatieve lijnen 21, 22 en 23, Omkeerinrichtingen 24, 25, 26 en 27 zijn, als aangegeven, met de uiteinden van de lijnen verbonden als representatief voor een logische schakeling, waarvan de bepaalde aard van geen belang is voor een juist 20 begrip van de uitvinding. Voorts is een afzonderlijke aardlijn 28 aangegeven. De aardlijn 28 is normaliter door een geleider 29 verbonden met een uitwendige aansluiting van een (niet afgeheelde) ondersteuning van het plaatje. Er wordt op gewezen, dat geen electrische verbinding aanwezig is tussen de lijn 28 en één van de lijnen van het bedradingspatroon.
25 Fig. 3 toont een dwarsdoorsnede van het gedeelte van de microprocessor, weergegeven in figuur 2, beschouwd over de stippellijn 1-1' van die figuur.
De lijnen 21, 22 en 23 zijn van metaal, bepaald op een oxyde oppervlakte-laag 30 van een silicium substraatlaag 31, welke deel uitmaakt van een plaatje. Het metallische patroon is, zoals gebruikelijk, bekleed met 30 een nitridelaag 32. Aangenomen wordt, dat de dielectriciteitsconstante <5 voor nitride 7,5 en voor oxyde 3,7 is. Voorts wordt aangenomen, dat de dwarsdoorsnede van elk van de lijnen 21, 22 en 23 vierkant is en dat de afstand tussen de lijnen ongeveer gelijk is aan de dikte van de oxydelaag en een zijde van het vierkant. De parasitaire capaciteiten zijn voor-35 gesteld door de condensatoren 35, 36 en 37. De capaciteit voor het slechtste 8 4 0 0 1 3?, ·. \ -3- geval, C22W^ervaren door de lijn 22, wordt gegeven door: C22W. “ C37 + 4C36 (1> waarbij C^7 en C^g de respectieve capaciteiten van de condensatoren 37 en 36 zijn. De slechtste toestand treedt op wanneer de centerlijn 22 5 en de lijnen 21 en 23 gelijktijdig doch met tegengestelde polariteit omschakelen. De beste capaciteit daarentegen wordt voorgesteld door C22B * C37 (2)
Het beste geval treedt op wanneer de drie geleiders alle gelijktijdig 10 met dezelfde polariteit omschakelen. Het kan worden aangetoond, dat: f22W_.5 (J)
C22B
Aangenomen wordt, dat C^* C^g. Ofschoon het optreden van een dergelijke grote onzekerheid in capaciteit onwaarschijnlijk is, treden onzekerheden 15 van de orde van 50% op en deze beïnvloeden op een drastische wijze de werking van de keten. In het geval, dat de lijn 22 een klokverdeellijn is, treedt een onvoorspelbare deflatie in de klokpulsen op. Voor VLSI-plaatjes met een micron technologie, zal de klokdeviatie normaliter in zijn geheel worden bepaald door de onzekere klokverdelingslijncapaciteit.
20 Fig. 4 toont een gedeelte van de bedradingssectie 15 van figuur 1, voorzien van drie lijnen 41, 42 en 43, welke respectievelijk overeenkomen eet de lijnen 21, 22 en 23 van fig. 2. De figuur toont ook twee extra electrisch geleidende lijnen 44 en 45, die ter weerszijden van de lijn 42 zijn opgesteld en waarvan de voornaamste functie is het verschaffen 25 van een electrostatische afscherming van de lijn 42 ten opzichte van of de lijn 41 of de lijn 43, overeenkomstig de uitvinding. De figuur toont ook een aardlijn 48, overeenkomende met de aardlijn 28 van fig. 2, welke geschikt is om door een geleider 49 met een uitwendige electrode te worden verbonden. De lijnen 44 en 45 zijn direct met de aardlijn 48 verbonden, 30 zoals is aangegeven, en worden daardoor in wezen op aardpotentiaal gehouden.
Fig. 5 toont een andere uitvoeringsvorm volgens de uitvinding , waarbij drie lijnen 51, 52 en 53 overeenkomen met de lijnen 21, 22 en 23 van fig. 2. De aardlijn 54 bevindt zich in dit geval tussen de lijnen 51 en 52 en dient op een adequate wijze als een afscherming daartussen. Een afscherm-35 lijn 55, overeenkomende met de lijn 45 van fig. 4, wordt gebruikt om de 8400132 -4- 4 f r*·'- lijn 52 ten opzichte van de lijn 53 af te schermen en is verbonden met de aardlijn, die op zijn beurt door een geleider 56 met de uitwendige klem 57 is verbonden. Uit deze uitvoeringsvorm blijkt, dat de aardlijn zelf kan worden gebruikt voor het ondersteunen van de afscherming van 5 de klokverdeellijn 52 in plaats van, dat gebruik wordt gemaakt van een extra aardlijn (zoals 44 in fig. 4).
Fig. 6 toont een uitvoeringsvorm, waarbij aard- en voedingslijnen worden gebruikt om de klokverdeellijn af te schermen en waarbij geen extra aardlijnen, zoals 44 en 45 van fig.4 nodig zijn. De klokverdeel-10 lijn 62 wordt afgeschermd door de voedingslijn 63 en de aardlijn 64.
De lijn 65 komt overeen met de lijn 41 van figuur 4, terwijl de lijnen 63 en 64 respectievelijk overeenkomen met de lijnen 44 en 45 van fig. 4.
De voedingsT en aardlijnen 63 en 64 zijn respectievelijk via geleiders 66 en 67 met aansluitingen verbonden. Uit de uitvoeringsvorm volgens figuur 15 6 blijkt, dat men een geschikte afscherming kan verkrijgen door de plaatsen van de klokverdeellijn en/of één of beide van de voeding— en aardlijnen te veranderen zonder verdere aardlijnen toe te voegen.
Het is duidelijk, dat de gewenste electrostatische afscherming kan worden verwezenlijkt door de te beveiligen lijn te omsluiten door een 20 paar geleider, die elk op een constante gelijkspanning worden gehouden, hetzij een aardlijn, een voedingslijn hetzij een enkele geleider, die op een willekeurige gelijkspanning wordt gehouden.
Hoeveel van een klokverdeellijn op deze wijze moet worden afgeschermd, zal meer in het bijzonder een functie van een aantal factoren zijn.
25 De uitvinding is van bijzonder belang wanneer een significant gedeelte van een dergelijke lijn moet worden afgeschermd.
De capacitieve belasting van de klokverdeellijn bij elk van de uitvoeringsvormen volgens figuur 4, 5 of 6, is betrekkelijk gering. Meer in het bijzonder treedt bij een één micron technologie een capacitieve 30 belasting van 3 pF op en wordt een klokdeviatie, welke een waarde nul nadert, verwezenlijkt.
-$ h o o 1 τ 9
V

Claims (5)

1. Geïntegreerd - ketenplaatje voorzien van tenminste één klokverdeellijn om tempeerpulsen aan geïntegreerde - ketenelementen toe te voeren met het kenmerk, dat aan tegenover elkaar gelegen zijden van de klokver-deellijn eerste en tweede lijnen (44, 45) aanwezig zijn, welke bestemd 5 zijn om op een constante gelijkspanning te worden gehouden, welke eerste en tweede lijnen dichtbij en evenwijdig aan de klokverdeellijn zijn opgesteld. :
2. Geïntegreerd - ketenplaatje volgens conclusie 1 met het kenmerk, dat een tweede pulsvoerende lijn (41) zich bij en evenwijdig aan de eer- 10 ste lijn (44) aan één zijde van de eerste lijn tegenover de klokverdeellijn (42) en een derde pulsvoerende lijn (43) zich evenwijdig aan en dichtbij de tweede lijn (45) aan één zijde van de tweede lijn tegenover de klokverdeellijn uitstrekt.
3. Geïntegreerd - ketenplaatje volgens conclusie 1 met het kenmerk, 15 dat de eerste lijn een aardlijn (64) omvat.
4. Geïntegreerd - ketenplaatje volgens conclusie 2 met het kenmerk,dat de tweede lijn een voedingslijn (63) omvat.
5. Geïntegreerd — ketenplaatje volgens conclusie 1, met het kenmerk, dat de breedte van de klokverdeellijn ongeveer gelijk is aan de afstanden 20 tussen deze lijn en de eerste en tweede lijnen. 8400132
NL8400132A 1983-01-18 1984-01-16 Geïntegreerd circuit. NL191912C (nl)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/458,769 US4514749A (en) 1983-01-18 1983-01-18 VLSI Chip with ground shielding
US45876983 1983-01-18

Publications (3)

Publication Number Publication Date
NL8400132A true NL8400132A (nl) 1984-08-16
NL191912B NL191912B (nl) 1996-06-03
NL191912C NL191912C (nl) 1996-10-04

Family

ID=23822007

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8400132A NL191912C (nl) 1983-01-18 1984-01-16 Geïntegreerd circuit.

Country Status (6)

Country Link
US (1) US4514749A (nl)
JP (1) JPS59136948A (nl)
DE (1) DE3401181C2 (nl)
FR (1) FR2547676B1 (nl)
GB (1) GB2134708B (nl)
NL (1) NL191912C (nl)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4649417A (en) * 1983-09-22 1987-03-10 International Business Machines Corporation Multiple voltage integrated circuit packaging substrate
JPS60134440A (ja) * 1983-12-23 1985-07-17 Hitachi Ltd 半導体集積回路装置
US4885628A (en) * 1984-08-22 1989-12-05 Hitachi, Ltd. Semiconductor integrated circuit device
JPH0728365B2 (ja) * 1984-11-05 1995-03-29 株式会社東芝 密着型イメ−ジセンサ
CA1246755A (en) * 1985-03-30 1988-12-13 Akira Miyauchi Semiconductor device
JPS6341048A (ja) * 1986-08-06 1988-02-22 Mitsubishi Electric Corp 標準セル方式大規模集積回路
JPS6448035U (nl) * 1987-09-18 1989-03-24
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル,投写型表示装置及びビューファインダー
JPH021928A (ja) * 1988-06-10 1990-01-08 Toshiba Corp 半導体集積回路
US5428242A (en) * 1988-11-22 1995-06-27 Seiko Epson Corporation Semiconductor devices with shielding for resistance elements
US5301349A (en) * 1988-12-28 1994-04-05 Kabushiki Kaisha Toshiba Single chip computer having ground wire formed immediately parallel a data bus and drivers formed directly under the data bus for high speed data transfer
US4947235A (en) * 1989-02-21 1990-08-07 Delco Electronics Corporation Integrated circuit shield
JPH02263462A (ja) * 1989-04-03 1990-10-26 Mitsubishi Electric Corp 半導体装置
DE3941679A1 (de) * 1989-12-18 1991-06-27 Telefunken Electronic Gmbh Fotomodul
US5027183A (en) * 1990-04-20 1991-06-25 International Business Machines Isolated semiconductor macro circuit
JPH04267586A (ja) * 1991-02-22 1992-09-24 Nec Corp 同軸配線パターンおよびその形成方法
JPH05136125A (ja) * 1991-11-14 1993-06-01 Hitachi Ltd クロツク配線及びクロツク配線を有する半導体集積回路装置
KR940008132B1 (ko) * 1991-11-28 1994-09-03 삼성전자 주식회사 신호선간의 잡음을 억제하는 메모리 소자
US5329188A (en) * 1991-12-09 1994-07-12 Cray Research, Inc. Clock pulse measuring and deskewing system and process
JPH0629393A (ja) * 1992-05-12 1994-02-04 Nec Corp 半導体集積回路
US5629840A (en) * 1992-05-15 1997-05-13 Digital Equipment Corporation High powered die with bus bars
JP2854757B2 (ja) * 1992-06-17 1999-02-03 三菱電機株式会社 半導体パワーモジュール
JPH0677403A (ja) * 1992-08-26 1994-03-18 Mitsubishi Electric Corp 半導体集積回路装置及びその設計方法
DE69306919T2 (de) * 1992-11-18 1997-05-15 Fuji Electric Co Ltd Halbleiter-Umwandlungsvorrichtung
JPH0758301A (ja) * 1993-08-13 1995-03-03 Oki Electric Ind Co Ltd 半導体集積回路装置
GB2286286B (en) * 1993-12-31 1998-05-27 Hyundai Electronics Ind Improvements in or relating to the fabrication of semiconductor devices
IT1272933B (it) * 1994-01-28 1997-07-01 Fujitsu Ltd Dispositivo a circuito integrato di semiconduttore
US5896055A (en) * 1995-11-30 1999-04-20 Matsushita Electronic Industrial Co., Ltd. Clock distribution circuit with clock branch circuits connected to outgoing and return lines and outputting synchronized clock signals by summing time integrals of clock signals on the outgoing and return lines
JP2921463B2 (ja) * 1996-01-30 1999-07-19 日本電気株式会社 半導体集積回路チップ
US6087728A (en) * 1996-06-27 2000-07-11 Intel Corporation Interconnect design with controlled inductance
JP3501620B2 (ja) * 1997-05-26 2004-03-02 株式会社 沖マイクロデザイン 半導体集積回路
US6480548B1 (en) 1997-11-17 2002-11-12 Silicon Graphics, Inc. Spacial derivative bus encoder and decoder
US6307252B1 (en) 1999-03-05 2001-10-23 Agere Systems Guardian Corp. On-chip shielding of signals
KR20010009697A (ko) 1999-07-13 2001-02-05 윤종용 차폐선을 구비한 반도체 집적회로
US6775339B1 (en) 1999-08-27 2004-08-10 Silicon Graphics, Inc. Circuit design for high-speed digital communication
US6574711B2 (en) * 1999-12-27 2003-06-03 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit
US6417713B1 (en) 1999-12-30 2002-07-09 Silicon Graphics, Inc. Programmable differential delay circuit with fine delay adjustment
US7031420B1 (en) 1999-12-30 2006-04-18 Silicon Graphics, Inc. System and method for adaptively deskewing parallel data signals relative to a clock
US6839856B1 (en) 2000-07-20 2005-01-04 Silicon Graphics, Inc. Method and circuit for reliable data capture in the presence of bus-master changeovers
US6441666B1 (en) 2000-07-20 2002-08-27 Silicon Graphics, Inc. System and method for generating clock signals
US6779072B1 (en) 2000-07-20 2004-08-17 Silicon Graphics, Inc. Method and apparatus for accessing MMR registers distributed across a large asic
US6518812B1 (en) 2000-07-20 2003-02-11 Silicon Graphics, Inc. Discrete delay line system and method
US6703908B1 (en) 2000-07-20 2004-03-09 Silicon Graphic, Inc. I/O impedance controller
US7248635B1 (en) 2000-07-20 2007-07-24 Silicon Graphics, Inc. Method and apparatus for communicating computer data from one point to another over a communications medium
US6831924B1 (en) 2000-07-20 2004-12-14 Silicon Graphics, Inc. Variable mode bi-directional and uni-directional computer communication system
US7333516B1 (en) 2000-07-20 2008-02-19 Silicon Graphics, Inc. Interface for synchronous data transfer between domains clocked at different frequencies
US6496048B1 (en) 2000-07-20 2002-12-17 Silicon Graphics, Inc. System and method for accurate adjustment of discrete integrated circuit delay lines
US6681293B1 (en) 2000-08-25 2004-01-20 Silicon Graphics, Inc. Method and cache-coherence system allowing purging of mid-level cache entries without purging lower-level cache entries
US6538304B1 (en) * 2000-11-16 2003-03-25 Texas Instruments Incorporated Corner bonding to lead frame
JP4083977B2 (ja) 2000-12-20 2008-04-30 富士通株式会社 半導体集積回路及び配線決定方法
US6657285B1 (en) * 2002-07-08 2003-12-02 Alcor Micro, Corp. Semiconductor anti-interference band for integrated circuit
US6919619B2 (en) * 2003-02-28 2005-07-19 The Regents Of The University Of Michigan Actively-shielded signal wires
US7015569B1 (en) * 2004-08-26 2006-03-21 Lsi Logic Corporation Method and apparatus for implementing a co-axial wire in a semiconductor chip
US7327167B2 (en) * 2005-04-28 2008-02-05 Silicon Graphics, Inc. Anticipatory programmable interface pre-driver

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4308421A (en) * 1978-01-18 1981-12-29 Virginia Plastics Company EMF Controlled multi-conductor cable
GB2089122A (en) * 1980-11-14 1982-06-16 Hitachi Ltd Semiconductor integrated circuit interconnections

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5255881A (en) * 1975-11-04 1977-05-07 Matsushita Electronics Corp Semiconductor integrated circuit
DE2616975C3 (de) * 1976-04-17 1981-07-09 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Anordnung von Nutzsignal- und Steuersignalleitungen zum kopplungsarmen Verdrahten von Halbleiterschaltern
JPS537181A (en) * 1976-07-09 1978-01-23 Hitachi Ltd Semiconductor integrated circuit
JPS6056307B2 (ja) * 1976-12-08 1985-12-09 日本電気株式会社 半導体装置
JPS5587462A (en) * 1978-12-25 1980-07-02 Fujitsu Ltd Integrated circuit package
GB2060266B (en) * 1979-10-05 1984-05-31 Borrill P L Multilayer printed circuit board
JPS56137666A (en) * 1980-03-31 1981-10-27 Hitachi Ltd Integrated circuit for combustion control
JPS5840344B2 (ja) * 1980-06-10 1983-09-05 富士通株式会社 半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4308421A (en) * 1978-01-18 1981-12-29 Virginia Plastics Company EMF Controlled multi-conductor cable
GB2089122A (en) * 1980-11-14 1982-06-16 Hitachi Ltd Semiconductor integrated circuit interconnections

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 21, no. 12, mei 1979, blz. 4827, New York, US; J.R. CAVALIERE et al.: "Reduction of capacitive coupling between adjacent dielectrically supported conductors" *

Also Published As

Publication number Publication date
DE3401181C2 (de) 1996-05-15
GB2134708B (en) 1986-03-12
GB2134708A (en) 1984-08-15
FR2547676B1 (fr) 1987-07-24
NL191912B (nl) 1996-06-03
US4514749A (en) 1985-04-30
JPS59136948A (ja) 1984-08-06
NL191912C (nl) 1996-10-04
DE3401181A1 (de) 1984-07-19
GB8400967D0 (en) 1984-02-15
JPH0572744B2 (nl) 1993-10-12
FR2547676A1 (fr) 1984-12-21

Similar Documents

Publication Publication Date Title
NL8400132A (nl) Vlsi-plaatje met gereduceerde kloksignaal deviatie.
US4559579A (en) Device for the protection of an electronic component and/or circuit against the disturbances (voltages) generated by an external electromagnetic field
US4831497A (en) Reduction of cross talk in interconnecting conductors
US4409608A (en) Recessed interdigitated integrated capacitor
US7714371B2 (en) Shielded capacitor structure
US5135889A (en) Method for forming a shielding structure for decoupling signal traces in a semiconductor
US4680557A (en) Staggered ground-plane microstrip transmission line
EP0458381A3 (en) A semiconductor device comprising a high voltage mos transistor having shielded crossover path for a high voltage connection bus
US6389581B1 (en) Optimizing repeaters positioning along interconnects
US5543765A (en) Integrated electronic elements with variable electrical characteristics, especially for microwave frequencies
US4924290A (en) Semiconductor device having improved multilayered wirings
US4114120A (en) Stripline capacitor
JPS62130588A (ja) プリント回路の結線パタ−ン構造及びその経路指示方法
US10699995B2 (en) Isolator with symmetric multi-channel layout
DE112020006584B4 (de) Platine und elektronisches Gerät
US20030076197A1 (en) Adding electrical resistance in series with bypass capacitors using annular resistors
US3609480A (en) Semiconductor device with compensated input and output impedances
US20090206946A1 (en) Apparatus and method for reducing propagation delay in a conductor
US5652460A (en) Integrated resistor networks having reduced cross talk
EP0837503A2 (en) Reference plane metallization on an integrated circuit
US3500255A (en) Integrated circuit directional coupler
US4384215A (en) Capacitor element
Demurie et al. Parasitic capacitance effects of planar resistors
JPH03104293A (ja) プリント基板
JPH087682Y2 (ja) マイクロ波半導体パツケージ

Legal Events

Date Code Title Description
A1A A request for search or an international-type search has been filed
A85 Still pending on 85-01-01
BB A search report has been drawn up
BC A request for examination has been filed
V1 Lapsed because of non-payment of the annual fee

Effective date: 20020801