FR2547676A1 - Puce de circuit a tres haut niveau d'integration avec reduction du decalage d'horloge - Google Patents

Puce de circuit a tres haut niveau d'integration avec reduction du decalage d'horloge Download PDF

Info

Publication number
FR2547676A1
FR2547676A1 FR8400282A FR8400282A FR2547676A1 FR 2547676 A1 FR2547676 A1 FR 2547676A1 FR 8400282 A FR8400282 A FR 8400282A FR 8400282 A FR8400282 A FR 8400282A FR 2547676 A1 FR2547676 A1 FR 2547676A1
Authority
FR
France
Prior art keywords
line
clock distribution
lines
circuit chip
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8400282A
Other languages
English (en)
Other versions
FR2547676B1 (fr
Inventor
Masakazu Shoji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of FR2547676A1 publication Critical patent/FR2547676A1/fr
Application granted granted Critical
Publication of FR2547676B1 publication Critical patent/FR2547676B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

L'INVENTION CONCERNE LA TECHNOLOGIE DES CIRCUITS INTEGRES. DANS LES PUCES DE CIRCUIT A TRES HAUT NIVEAU D'INTEGRATION, LE DECALAGE DES IMPULSIONS D'HORLOGE SOULEVE DE PLUS EN PLUS DE DIFFICULTES LORSQU'ON APPROCHE D'UNE TECHNOLOGIE D'UN MICRON AVEC UN FONCTIONNEMENT A 25 MHZ. ON REDUIT CONSIDERABLEMENT LE DECALAGE EN PLACANT DE PART ET D'AUTRE D'UNE LIGNE DE DISTRIBUTION D'HORLOGE42 DES LIGNES44, 45 QUI SONT MAINTENUES A UN POTENTIEL CONTINU FIXE POUR BLINDER LA LIGNE DE DISTRIBUTION VIS-A-VIS D'UN COUPLAGE CAPACITIF AVEC DES LIGNES DE COMMANDE ADJACENTES41, 43. APPLICATION AUX MICROPROCESSEURS FONCTIONNANT A TRES GRANDE VITESSE.

Description

i La présente invention concerne une puce de circuit intégré comprenant au
moins une ligne de distribution d'horloge destinée à appliquer des impulsions de synchronisation
à des éléments de circuit intégré.
Au fur et à mesure de la diminution de la taille des éléments de puces de semiconducteur à très haut niveau d'intégration, et de l'augmentation de la fréquence de fonctionnement, un problème appelé "décalage d'horloge" devient plus prononcé Le décalage d'horloge est un écart de l'instant d'arrivée d'une impulsion de synchronisation à un
élément de circuit intégré, par rapport à l'instant d'arrivée qui a été prévu.
Le problème devient particulièrement gênant pour
une taille d'élément d'environ un micron et un fonctionne15 ment à 25 mégahertz (M Hz).
La plupart des efforts visant à réduire le décalage d'horloge ont porté sur la réalisation de lignes de distribution d'horloge de longueur égale ou très courte Dans ce but, dans de nombreuses puces de circuit intégré, la 20 source d'horloge fait partie intégrante de la puce On a
quelquefois introduit des éléments de retard de compensation.
On a cependant trouvé que certains retards de propagation inattendus apparaissent et que ces effets sont plus nuisibles
pour le fonctionnement à une fréquence plus élevée.
Ces problèmes sont résolus conformément à l'invention dans une puce de circuit intégré caractérisée en ce qu'elle comporte, sur des c 8 tés opposés de la ligne de distribution d'horloge, des première et seconde lignes qui sont conçues de façon à être maintenues à un potentiel continu fixe, les première et seconde lignes étant étroitement adjacentes à la ligne de distribution d'horloge et parallèles à celle-ci. L'invention sera mieux comprise à la lecture de la
description qui va suivre de modes de réalisation et en se 35 référant aux dessins annexés sur lesquels:
La figure 1 est un schéma d'une structure de microprocesseur; La figure 2 est une représentation en plan agrandie d'une partie du microprocesseur de la figure 1; La figure 3 est une coupe de la partie de la figure 2; et Les figures 4, 5 et 6 sont des représentations en plan agrandies de différentes configurations d'interconnexion
possibles pour une partie similaire du microprocesseur, con10 formément à l'invention.
Bien que ceci n'ait pas été reconnu de façon générale, des conducteurs électriques adjacents dans de telles puces de circuit intégré à très haut niveau d'intrégration présentent des caractéristiques de charge capacitive qui 15 varient largement et sont imprévisibles Dans une puce de circuit intégré à très haut niveau d'intégration de 1 cm x 1 cm, une ligne de distribution d'horloge peut mesurer 1,5 cm de longueur La capacité de la ligne est d'environ 5 picofarads (p F) avec la technologie à 1,25 micron Cette capacité est supérieure à la capacité de drain et de sortance (estimée à 1-2 p F) Par conséquent, le retard de distribution d'horloge est déterminé essentiellement par la capacité incertaine de la ligne d'horloge Si la spécification de retard nominale du circuit d'horloge est de 2 nanosecondes 25 (ns), les incertitudes sur la position dans le temps du front d'horloge sont dans la plage de 1-5 ns, ce qui est inacceptable On peut apprécier la nature de ce problème en
considérant les figures 1-3.
La figure 1 montre un microprocesseur en circuit
intégré caractéristique défini par des techniques photolithographiques bien connues dans une puce de semiconducteur 10.
Le microprocesseur comprend des sections de commande, de logique et de voies de données, portant respectivement les
références 11, 12 et 13 Les sections de commande et de logi35 que sont interconnectées par une configuration d'interconne-
xion 15.
La figure 2 représente sous une forme agrandie une partie de la configuration d'interconnexion 15 de la figure 1 La configuration comprend trois lignes représentatives 521, 22 et 23 Des inverseurs 24, 25, 26 et 27, qui sont représentés connectés aux extrémités des lignes, sont représentatifs de certains circuits logiques dont la nature particulière n'est pas importante pour la compréhension de l'invention Un bus de masse séparé 28 est également représenté. 10 Le bus de masse 28 est normalement connecté à une borne
externe sur un boîtier de puce (non représenté), par un conducteur 29 On notera qu'aucune connexion électrique n'existe entre le bus 28 et l'une quelconque des lignes de la configuration d'interconnexion.
La figure 3 montre une coupe de la partie du microprocesseur représentée sur la figure 2, faite selon la ligne interrompue 1-1 ' de la figure 2 Les lignes 21, 22 et 23 consistent en métal défini sur la couche de surface d'oxyde 30, sur une couche de substrat en silicium 31 qui fait partie d'une puce La configuration métallique est recouverte d'une couche de nitrure 32, comme il est habituel On supposera que la constante diélectrique E du nitrure est de 7,5 et que celle de l'oxyde est de 3,7 On supposera également que la section transversale de chacune des lignes 21, 22 et 23 est 25 carrée et que la séparation entre les lignes est approximativement égale à l'épaisseur de la couche d'oxyde et à un côté du carré Les capacités parasites sont représentées par des condensateurs 35, 36 et 37 La capacité C 22 W que présente la ligne 22 dans le cas le plus défavorable est: 30 C 22 W = C 37 + 4 C 36 ( 1) en désignant respectivement par C 37 et C 36 les capacités des condensateurs 37 et 36 La condition la plus défavorable se produit lorsque la ligne centrale 22 et les lignes 21 et 23
commutent simultanément mais avec la polarité opposée.
D'autre part, la capacité du cas le plus favorable est représentée par:
C 22 B = C 37 ( 2)
Le cas le plus favorable se produit lorsque les trois con5 ducteurs commutent simultanément avec la même polarité On peut montrer que:
C 22 W
22 W = 5 ( 3)
C 22 B
On a supposé que C 35 = C 36 Bien que l'existence d'une aussi 35 = 36 Bequ grande incertitude sur la capacité soit improbable, des incertitudes de l'ordre de 50 % se manifestent effectivement
et affectent considérablement les performances du circuit.
Dans le cas o la ligne 22 est une ligne de distribution d'horloge, un décalage imprévisible se produit dans les 15 impulsions d'horloge Pour des puces à très haut niveau
d'intégration en technologie de 1 micron, le décalage d'horloge sera habituellement déterminé entièrement par la capacité incertaine de la ligne de distribution d'horloge.
La figure 4 montre une partie de la configuration 20 d'interconnexion 15 de la figure 1, comprenant trois lignes 41, 42 et 43 qui correspondent respectivement aux lignes 21, 22 et 23 de la figure 2 La figure montre également deux lignes conductrices de l'électricité supplémentaires, 44 et 45, situées de part et d'autre de la ligne 42, qui ont pour 25 fonction essentielle d'établir un blindage électrostatique pour la ligne 42 vis-à-vis de n'importe laquelle des lignes 41 ou 43, conformément aux principes de l'invention La figure montre également un bus de masse 48 qui correspond au bus de masse 28 de la figure 2 et qui est prévu pour être relié par un fil 49 à une électrode externe Les lignes 44 et 45 sont directement connectées au bus de masse 48,
comme il est représenté, de façon à être maintenues pratiquement à la masse.
La figure 5 montre un autre mode de réalisation de l'invention dans lequel trois lignes 51, 52 et 53 correspondent aux lignes 21, 22 et 23 de la figure 2 Le bus de masse 54 se trouve dans ce cas entre les lignes 51 et 52 et cons5 titue un blindage approprié entre elles On utilise une ligne de blindage 55, correspondant à la ligne 45 de la figure 4, pour blinder la ligne 52 par rapport à la ligne 53, et elle est connectée au bus de masse qui est lui-même connecté par un fil conducteur 56 à une borne externe 57 Ce mode de 10 réalisation montre clairement qu'on peut utiliser le bus de masse lui-même pour contribuer à blinder la ligne de distribution d'horloge 52, au lieu d'utiliser une ligne de masse
supplémentaire (comme la ligne 44 de la figure 4).
La figure 6 montre un mode de réalisation dans 15 lequel on utiiise des bus de masse et d'alimentation pour blinder la ligne de distribution d'horloge, ce qui supprime la nécessité de lignes de masse supplémentaires comme les lignes 44 et 45 de la figure 4 La ligne de distribution d'horloge 62 est blindée par le bus d'alimentation 63 et le 20 bus de masse 64 La ligne 65 correspond à la ligne 41 de la figure 4, tandis que les bus 63 et 64 correspondent respectivement aux lignes 44 et 45 de la figure 4 Les bus d'alimentation et de masse 63 et 64 sont connectés à des bornes par des conducteurs respectifs 66 et 67 Le mode de réalisa25 tion de la figure 6 montre qu'on peut réaliser un blindage approprié en changeant les emplacements de la ligne de distribution d'horloge et/ou de l'un des bus d'alimentation et de masse, ou des deux, sans ajouter de lignes de masse supplémentaires. Il est évident qu'on peut réaliser le blindage électrostatique désiré en plaçant de part et d'autre de la ligne à protéger une paire quelconque de conducteurs, chacun d'eux étant maintenu à un potentiel continu fixe, qu'il
s'agisse d'un bus de masse, d'un bus d'alimentation ou d'un 35 simple conducteur maintenu à une tension continue arbitraire.
La longueur sur laquelle une ligne de distribution d'horloge doit être blindée de cette manière dépendra de
façon caractéristique d'un certain nombre de facteurs L'invention est particulièrement intéressante lorsqu'il est 5 nécessaire de blinder une partie importante d'une telle ligne.
La charge capacitive de la ligne de distribution d'horloge dans l'un quelconque des modes de réalisation des figures 4, 5 ou 6 est relativement faible Plus précisément, 10 pour une technologie d'un micron, on obtient une charge capacitive de 3 p F et on parvient à un décalage d'horloge
approchant zéro.
Il va de soi que de nombreuses modifications peuvent être apportées au dispositif décrit et représenté, sans 15 sortir du cadre de l'invention.

Claims (4)

REVENDICATIONS
1 Puce de circuit intégré comprenant au moins une ligne de distribution d'horloge ( 42) destinée à appliquer des impulsions de synchronisation à des éléments de circuit intégré,
CARACTERISEE EN CE QUE
des première et seconde lignes ( 44, 45) sont incorporées de part et d'autre de la ligne de distribution d'horloge et sont conçues de façon à être maintenues à un poten10 tiel continu fixe, ces première et seconde lignes étant étroitement adjacentes à la ligne de distribution d'horloge
et parallèlesà celle-ci.
2 Puce de circuit intégré selon la revendication 1,
CARACTERISEE EN OUTRE EN CE QUE
une seconde ligne acheminant des impulsions ( 41) s'étend en position parallèle et adjacente à la première ligne ( 44), d'un côté de la première ligne qui est opposé à la ligne de distribution d'horloge ( 42), et une troisième 20 ligne acheminant des impulsions ( 43) s'étend en position parallèle et étroitement adjacente à la seconde ligne ( 45), d'un côté de la seconde ligne qui est opposé à la ligne de
distribution d'horloge.
3 Puce de circuit intégré selon la revendication 25 1,
CARACTERISEE EN OUTRE EN CE QUE
la première ligne consiste en un bus de masse
( 64).
4 Puce de circuit intégré selon la revendication 30 2,
CARACTERISEE EN CE QUE
la seconde ligne consiste en un bus d'alimentation
( 63).
Puce de circuit intégré selon la revendication 1,
CARACTERISEE EN CE QUE
la largeur de la ligne de distribution d'horloge est approximativement égale aux écartements entre cette ligne et les première et seconde lignes.
FR8400282A 1983-01-18 1984-01-10 Puce de circuit a tres haut niveau d'integration avec reduction du decalage d'horloge Expired FR2547676B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/458,769 US4514749A (en) 1983-01-18 1983-01-18 VLSI Chip with ground shielding

Publications (2)

Publication Number Publication Date
FR2547676A1 true FR2547676A1 (fr) 1984-12-21
FR2547676B1 FR2547676B1 (fr) 1987-07-24

Family

ID=23822007

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8400282A Expired FR2547676B1 (fr) 1983-01-18 1984-01-10 Puce de circuit a tres haut niveau d'integration avec reduction du decalage d'horloge

Country Status (6)

Country Link
US (1) US4514749A (fr)
JP (1) JPS59136948A (fr)
DE (1) DE3401181C2 (fr)
FR (1) FR2547676B1 (fr)
GB (1) GB2134708B (fr)
NL (1) NL191912C (fr)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4649417A (en) * 1983-09-22 1987-03-10 International Business Machines Corporation Multiple voltage integrated circuit packaging substrate
JPS60134440A (ja) * 1983-12-23 1985-07-17 Hitachi Ltd 半導体集積回路装置
US4885628A (en) * 1984-08-22 1989-12-05 Hitachi, Ltd. Semiconductor integrated circuit device
JPH0728365B2 (ja) * 1984-11-05 1995-03-29 株式会社東芝 密着型イメ−ジセンサ
CA1246755A (fr) * 1985-03-30 1988-12-13 Akira Miyauchi Dispositif semiconducteur
JPS6341048A (ja) * 1986-08-06 1988-02-22 Mitsubishi Electric Corp 標準セル方式大規模集積回路
JPS6448035U (fr) * 1987-09-18 1989-03-24
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JPH021928A (ja) * 1988-06-10 1990-01-08 Toshiba Corp 半導体集積回路
US5428242A (en) * 1988-11-22 1995-06-27 Seiko Epson Corporation Semiconductor devices with shielding for resistance elements
US5301349A (en) * 1988-12-28 1994-04-05 Kabushiki Kaisha Toshiba Single chip computer having ground wire formed immediately parallel a data bus and drivers formed directly under the data bus for high speed data transfer
US4947235A (en) * 1989-02-21 1990-08-07 Delco Electronics Corporation Integrated circuit shield
JPH02263462A (ja) * 1989-04-03 1990-10-26 Mitsubishi Electric Corp 半導体装置
DE3941679A1 (de) * 1989-12-18 1991-06-27 Telefunken Electronic Gmbh Fotomodul
US5027183A (en) * 1990-04-20 1991-06-25 International Business Machines Isolated semiconductor macro circuit
JPH04267586A (ja) * 1991-02-22 1992-09-24 Nec Corp 同軸配線パターンおよびその形成方法
JPH05136125A (ja) * 1991-11-14 1993-06-01 Hitachi Ltd クロツク配線及びクロツク配線を有する半導体集積回路装置
KR940008132B1 (ko) * 1991-11-28 1994-09-03 삼성전자 주식회사 신호선간의 잡음을 억제하는 메모리 소자
US5329188A (en) * 1991-12-09 1994-07-12 Cray Research, Inc. Clock pulse measuring and deskewing system and process
JPH0629393A (ja) * 1992-05-12 1994-02-04 Nec Corp 半導体集積回路
US5629840A (en) * 1992-05-15 1997-05-13 Digital Equipment Corporation High powered die with bus bars
JP2854757B2 (ja) * 1992-06-17 1999-02-03 三菱電機株式会社 半導体パワーモジュール
JPH0677403A (ja) * 1992-08-26 1994-03-18 Mitsubishi Electric Corp 半導体集積回路装置及びその設計方法
EP0713251B1 (fr) * 1992-11-18 1999-01-07 Fuji Electric Co. Ltd. Dispositif de conversion à semi-conducteur
JPH0758301A (ja) * 1993-08-13 1995-03-03 Oki Electric Ind Co Ltd 半導体集積回路装置
GB2286286B (en) * 1993-12-31 1998-05-27 Hyundai Electronics Ind Improvements in or relating to the fabrication of semiconductor devices
IT1272933B (it) * 1994-01-28 1997-07-01 Fujitsu Ltd Dispositivo a circuito integrato di semiconduttore
US5896055A (en) * 1995-11-30 1999-04-20 Matsushita Electronic Industrial Co., Ltd. Clock distribution circuit with clock branch circuits connected to outgoing and return lines and outputting synchronized clock signals by summing time integrals of clock signals on the outgoing and return lines
JP2921463B2 (ja) * 1996-01-30 1999-07-19 日本電気株式会社 半導体集積回路チップ
US6087728A (en) * 1996-06-27 2000-07-11 Intel Corporation Interconnect design with controlled inductance
JP3501620B2 (ja) * 1997-05-26 2004-03-02 株式会社 沖マイクロデザイン 半導体集積回路
US6480548B1 (en) 1997-11-17 2002-11-12 Silicon Graphics, Inc. Spacial derivative bus encoder and decoder
US6307252B1 (en) 1999-03-05 2001-10-23 Agere Systems Guardian Corp. On-chip shielding of signals
KR20010009697A (ko) 1999-07-13 2001-02-05 윤종용 차폐선을 구비한 반도체 집적회로
US6775339B1 (en) 1999-08-27 2004-08-10 Silicon Graphics, Inc. Circuit design for high-speed digital communication
US6574711B2 (en) * 1999-12-27 2003-06-03 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit
US6417713B1 (en) 1999-12-30 2002-07-09 Silicon Graphics, Inc. Programmable differential delay circuit with fine delay adjustment
US7031420B1 (en) 1999-12-30 2006-04-18 Silicon Graphics, Inc. System and method for adaptively deskewing parallel data signals relative to a clock
US6441666B1 (en) 2000-07-20 2002-08-27 Silicon Graphics, Inc. System and method for generating clock signals
US6518812B1 (en) 2000-07-20 2003-02-11 Silicon Graphics, Inc. Discrete delay line system and method
US7248635B1 (en) 2000-07-20 2007-07-24 Silicon Graphics, Inc. Method and apparatus for communicating computer data from one point to another over a communications medium
US6496048B1 (en) 2000-07-20 2002-12-17 Silicon Graphics, Inc. System and method for accurate adjustment of discrete integrated circuit delay lines
US7333516B1 (en) 2000-07-20 2008-02-19 Silicon Graphics, Inc. Interface for synchronous data transfer between domains clocked at different frequencies
US6779072B1 (en) 2000-07-20 2004-08-17 Silicon Graphics, Inc. Method and apparatus for accessing MMR registers distributed across a large asic
US6831924B1 (en) 2000-07-20 2004-12-14 Silicon Graphics, Inc. Variable mode bi-directional and uni-directional computer communication system
US6703908B1 (en) 2000-07-20 2004-03-09 Silicon Graphic, Inc. I/O impedance controller
US6839856B1 (en) 2000-07-20 2005-01-04 Silicon Graphics, Inc. Method and circuit for reliable data capture in the presence of bus-master changeovers
US6681293B1 (en) 2000-08-25 2004-01-20 Silicon Graphics, Inc. Method and cache-coherence system allowing purging of mid-level cache entries without purging lower-level cache entries
US6538304B1 (en) * 2000-11-16 2003-03-25 Texas Instruments Incorporated Corner bonding to lead frame
JP4083977B2 (ja) 2000-12-20 2008-04-30 富士通株式会社 半導体集積回路及び配線決定方法
US6657285B1 (en) * 2002-07-08 2003-12-02 Alcor Micro, Corp. Semiconductor anti-interference band for integrated circuit
US6919619B2 (en) * 2003-02-28 2005-07-19 The Regents Of The University Of Michigan Actively-shielded signal wires
US7015569B1 (en) * 2004-08-26 2006-03-21 Lsi Logic Corporation Method and apparatus for implementing a co-axial wire in a semiconductor chip
US7327167B2 (en) * 2005-04-28 2008-02-05 Silicon Graphics, Inc. Anticipatory programmable interface pre-driver

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4308421A (en) * 1978-01-18 1981-12-29 Virginia Plastics Company EMF Controlled multi-conductor cable
GB2089122A (en) * 1980-11-14 1982-06-16 Hitachi Ltd Semiconductor integrated circuit interconnections

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5255881A (en) * 1975-11-04 1977-05-07 Matsushita Electronics Corp Semiconductor integrated circuit
DE2616975C3 (de) * 1976-04-17 1981-07-09 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Anordnung von Nutzsignal- und Steuersignalleitungen zum kopplungsarmen Verdrahten von Halbleiterschaltern
JPS537181A (en) * 1976-07-09 1978-01-23 Hitachi Ltd Semiconductor integrated circuit
JPS6056307B2 (ja) * 1976-12-08 1985-12-09 日本電気株式会社 半導体装置
JPS5587462A (en) * 1978-12-25 1980-07-02 Fujitsu Ltd Integrated circuit package
GB2060266B (en) * 1979-10-05 1984-05-31 Borrill P L Multilayer printed circuit board
JPS56137666A (en) * 1980-03-31 1981-10-27 Hitachi Ltd Integrated circuit for combustion control
JPS5840344B2 (ja) * 1980-06-10 1983-09-05 富士通株式会社 半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4308421A (en) * 1978-01-18 1981-12-29 Virginia Plastics Company EMF Controlled multi-conductor cable
GB2089122A (en) * 1980-11-14 1982-06-16 Hitachi Ltd Semiconductor integrated circuit interconnections

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 21. no. 12, mai 1979, page 4827, New York, US; J.R. CAVALIERE et al.: "Reduction of capacitive coupling between adjacent dielectrically supported conductors" *

Also Published As

Publication number Publication date
GB2134708A (en) 1984-08-15
GB2134708B (en) 1986-03-12
DE3401181C2 (de) 1996-05-15
US4514749A (en) 1985-04-30
NL191912B (nl) 1996-06-03
JPS59136948A (ja) 1984-08-06
JPH0572744B2 (fr) 1993-10-12
NL8400132A (nl) 1984-08-16
NL191912C (nl) 1996-10-04
GB8400967D0 (en) 1984-02-15
FR2547676B1 (fr) 1987-07-24
DE3401181A1 (de) 1984-07-19

Similar Documents

Publication Publication Date Title
FR2547676A1 (fr) Puce de circuit a tres haut niveau d'integration avec reduction du decalage d'horloge
EP0030173B1 (fr) Filtre à capacités commutées à transfert de charges
EP0343030B1 (fr) Circuit imprimé souple, notamment pour carte à microcircuits électroniques, et carte incorporant un tel circuit
EP0310463A1 (fr) Boîtier pour circuit intégré de haute densité
WO1983004157A1 (fr) Dispositif de protection d'un dispositif electronique contre les tensions engendrees par un champ electromagnetique
FR2521780A1 (fr) Dispositif a circuit integre presentant un moyen d'amortissement interne des signaux transitoires vis-a-vis de plusieurs sources d'alimentation electrique
FR2609841A1 (fr) Dispositif de circuit integre a semi-conducteurs
EP0150140B1 (fr) Circuit de polarisation d'un transistor à effet de champ
FR2782812A1 (fr) Dispositif electronique pour transferer un signal numerique
EP1187206A1 (fr) Dispositif intégré de protection électromagnétique
FR2640445A1 (fr) Circuit de commutation d'un element inductif pour circuit de dephasage
EP0435739B1 (fr) Source de rayonnement micro-onde magique et son application à une antenne à balayage électronique
FR2515897A1 (fr) Amplificateur radiofrequence a transistors a effet de champ
FR2465343A1 (fr) Dispositif suppresseur destine a limiter la transmission de pointes de tension elevees et rapides entre deux lignes electriques
FR2820875A1 (fr) Structure d'inductance integree
FR2567325A1 (fr) Element a capacite variable, commandable par une tension continue
EP0596568B1 (fr) Dispositif semiconducteur comprenant un circuit amplificateur distribué monolithiquement intégré, à large bande et fort gain
FR2635929A1 (fr) Dispositif a semi-conducteur possedant un circuit de protection contre les courts-circuits
FR2561444A1 (fr) Dispositif semi-conducteur hyperfrequence a connexions externes prises au moyen de poutres
FR2638894A1 (fr) Dispositif et procede de connexion et de fixation de composants
FR2726941A1 (fr) Dispositif integre de protection par varistance d'un composant electronique contre les effets d'un champ electro-magnetique ou de charges statiques
FR2633119A1 (fr) Circuit actif hyperfrequences du type passe-tout
EP0983616B1 (fr) Procede et dispositif pour connecter deux elements millimetriques
EP3331097B1 (fr) Dispositif d'antenne
EP0840539A1 (fr) Equipement de télécommunication filaire avec protection contre des parasites électromagnétiques

Legal Events

Date Code Title Description
ST Notification of lapse