FR2465343A1 - Dispositif suppresseur destine a limiter la transmission de pointes de tension elevees et rapides entre deux lignes electriques - Google Patents

Dispositif suppresseur destine a limiter la transmission de pointes de tension elevees et rapides entre deux lignes electriques Download PDF

Info

Publication number
FR2465343A1
FR2465343A1 FR8020012A FR8020012A FR2465343A1 FR 2465343 A1 FR2465343 A1 FR 2465343A1 FR 8020012 A FR8020012 A FR 8020012A FR 8020012 A FR8020012 A FR 8020012A FR 2465343 A1 FR2465343 A1 FR 2465343A1
Authority
FR
France
Prior art keywords
junction
suppressor
electrically connected
conductor
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8020012A
Other languages
English (en)
Other versions
FR2465343B1 (fr
Inventor
Oscar Melville Clark
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Semiconductor Industries Inc
Original Assignee
General Semiconductor Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Semiconductor Industries Inc filed Critical General Semiconductor Industries Inc
Publication of FR2465343A1 publication Critical patent/FR2465343A1/fr
Application granted granted Critical
Publication of FR2465343B1 publication Critical patent/FR2465343B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/044—Physical layout, materials not provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

L'INVENTION CONCERNE UN DISPOSITIF SUPPRESSEUR D'IMPULSIONS ELECTROMAGNETIQUES A SEMI-CONDUCTEUR. CE DISPOSITIF COMPORTE DEUX BORNES D'ENTREE 3, 5 ET DEUX BORNES DE SORTIE 7, 9, FAISANT SAILLIE D'UN BOITIER QUI CONTIENT UN ELEMENT SEMI-CONDUCTEUR 130 A JONCTION DESTINE A SUPPRIMER DES IMPULSIONS A HAUTE TENSION ET GRANDE VITESSE. UN PREMIER CONDUCTEUR 13 RELIE ELECTRIQUEMENT LA PREMIERE BORNE D'ENTREE 3 ET LA PREMIERE BORNE DE SORTIE 7, ET UN SECOND CONDUCTEUR 15 RELIE ELECTRIQUEMENT LA SECONDE BORNE D'ENTREE 5 ET LA SECONDE BORNE DE SORTIE 9. L'ELEMENT 130 A SEMI-CONDUCTEUR EST RELIE A DES TRONCONS INTERMEDIAIRES DE CES PREMIER ET SECOND CONDUCTEURS 13, 15. DOMAINE D'APPLICATION: PROTECTION D'EQUIPEMENTS ELECTRONIQUES CONTRE LES IMPULSIONS A HAUTE TENSION ET GRANDE VITESSE DUES NOTAMMENT AUX DECHARGES ELECTROSTATIQUES.

Description

L'invention concerne les dispositifs suppres-
seurs d'impulsions électromagnétiques, et plus particulièrement des dispositifs suppresseurs d'impulsions
électromagnétiques à inductance extrêmement faible.
Des dispositifs antérieurs de suppression donnent tout à fait satisfaction avec certains types de pointes de puissance, en particulier les pointes ayant des temps de montée relativement longs. Cependant, certains types de pointes à haute tension ou d'impulsions transitoires, en
particulier celles provoquées par des décharges électro-
statiques et les impulsions électromagnétiques, ont des temps de montée extrêmement courts, de l'ordre de plusieurs kilovolts par nanoseconde. De telles impulsions de tension à vitesse élevée peuvent fréquemment provoquer la destruction d'un composant de circuits électriques sensibles, par exemple
un dispositif à circuit intégré à semiconducteur métal-
oxyde, avant que les dispositifs antérieurs de protection contre les pointes puissent réagir à ces impulsions transitoires extrêmement rapides. La réponse lente des dispositifs suppresseurs de pointes de l'art antérieur est due principalement à l'inductance associée à leurs connexions électriques. Dans les dispositifs suppresseurs de pointes de l'art antérieur, les conducteurs électriques sont assemblés par paires s'étendant des lignes électriques conduisant une pointe de puissance jusqu'aux électrodes des dispositifs semiconducteurs à jonction PN, fonctionnant en avalanche, qui constituent le coeur des-dispositifs suppresseurs de pointes
de l'art antérieur.
L'invention concerne donc un dispositif de protection contre les pointes de puissance, pouvant arrêter efficacement des impulsions d'énergie transitoires ou des pointes de puissance ayant des temps de montée extrêmement courts. Le dispositif suppresseur selon l'invention réalise un couplage à inductance extrément faible entre une ligne électrique, conduisant une pointe de puissance, et une
pastille suppresseuse à semiconducteur à jonction PN.
Il est bien connu que le corps humain (dont la capacité est généralement de 150 à 200 picofarads) emmagasine fréquemment une charge électrostatique qui peut s'accumuler lorsque l'on marche sur des tapis, etc. Il est fréquent que la différence de potentiel entre le corps d'une personne et un objet avec lequel cette personne entre en contact soit de 30 000 à 40 000 volts. La décharge électrostatique qui en résulte produit des tensions transitoires extrêmement élevées, à temps de montée extrêmement court, qui sont souvent transmises à des équipements électroniques. Avec
l'usage de plus en plus répandu des équipements électro-
niques, les décharges électrostatiques dues au corps humain provoquent un nombre croissant de pannes de circuits électroniques totalement imprévues, dont certaines ont des conséquences désastreuses. Cependant, jusqu'à présent, l'industrie de l'électronique n'a pas été capable de mettre au point un dispositif de protection fiable et pouvant être largement appliqué à la protection de circuits électroniques délicats contre de telles tensions transitoires élevées et rapides. Bien que des capacités importantes puissent parfois être connectées aux conducteurs d'alimentation afin d'éliminer ces tensions transitoires élevées et rapides, il est fréquent que de telles capacités soient totalement
inacceptables.
L'invention a donc pour objet un dispositif suppresseur de pointes de puissance qui élimine et dissipe de manière économique et efficace les tensions transitoires résultant des décharges électrostatiques produites par le
corps humain.
L'invention concerne donc un dispositif suppresseur de pointes électriques, destiné à supprimer des impulsions transitoires à tension élevée et vitesse extrêmement grande. Le dispositif suppresseur de pointes selon l'invention comprend un dispositif semiconducteur à jonction disposé dans un bottier de semiconducteur. Quatre bornes, à savoir deux bornes d'entrée et deux bornes de sortie, sortent du boîtier. Un premier conducteur est relié électriquement, dans le bottier de semiconducteur, à une électrode du dispositif semiconducteur à jonction, et ce conducteur est également relié électriquement à la première borne d'entrée et à la première borne de sortie. Un second conducteur est relié électriquement, dans le bottier de
semiconducteur, à une seconde électrode du dispositif semi-
conducteur à jonction, ainsi qu'à la seconde borne d'entrée et à la seconde borne de sortie. Lors de l'utilisation, le dispositif suppresseur de pointés est monté en série avec une ligne électrique parallèle qui nécessite une protection contre les pointes, de manière que la totalité du courant passant normalement dans l'une des lignes électriques s'écoule par le premier conducteur, et que la totalité du courant passant normalement dans la seconde ligne électrique
s'écoule par le second conducteur.
Dans une forme de réalisation de l'invention, les premier et second conducteurs sont des rubans métalliques coplanaires et espacés, découpés dans un cadre de plomb. Des première et seconde pattes partent vers l'intérieur des premier et second rubans, et un intervalle étroit sépare les bords intérieurs de ces pattes. Le dispositif semiconducteur à jonction comporte une électrode de fond qui est fixée à la première patte. Un ruban transversal en métal hautement conducteur est fixé à une électrode supérieure du dispositif semiconducteur à jonction et à la surface supérieure de la
seconde patte.
Dans une autre forme de réalisation de l'invention, le premier conducteur est une embase conductrice d'un boîtier métallique de semiconducteur. La première borne d'entrée et la première borne de sortie sont reliées rigidement et électriquement à l'embase métallique. La seconde borne d'entrée et la seconde borne de sortie traversent l'embase métallique en passant dans des trous
isolés et elles forment des broches à l'intérieur du boîtier.
Une électrode de fond du dispositif semiconducteur à jonction est reliée électriquement à la surface supérieure de l'embase. Un ruban conducteur est relié électriquement à l'extrémité supérieure des broches et à une électrode supérieure du dispositif semiconducteur à jonction. Un couvercle métallique est scellé hermétiquement sur une bride
de l'embase métallique.
L'invention sera décrite plus en détail en regard du dessin annexé à titre d'exemples nullement limitatifs et sur lequel: la figure 1 est une vue schématique du dispositif suppresseur selon l'invention; la figure 2 est un schéma du circuit électrique du dispositif de la figure 1; les figures 3A à 3D sont des vues en perspective d'une première forme de réalisation du dispositif selon l'invention montrée à différents stades de sa fabrication; la figure 4 est une vue en perspective du dispositif des figures 3A à 3D à l'état achevé; la figure 5A est une vue de dessus d'une seconde forme de réalisation du dispositif selon l'invention; et la figure 5B est une coupe suivant la ligne 5B-5B
de la figure 5A.
La figure 1 représente un dispositif suppresseur 1 de pointes comprenant des conducteurs ou des bornes 3 et 5 d'entrée, ainsi que des conducteurs ou des bornes 7 et 9 de sortie. Les conducteurs 3, 5, 7 et 9 partent tous de la surface extérieure du boîtier 11 vers l'intérieur de ce dernier. Un élément suppresseur 130 à jonction en silicium est disposé à l'intérieur du boîtier 11. Les conducteurs 3 et 7 sont reliés par un conducteur 13 de forme en V qui est en contact avec une première électrode de l'élément suppresseur à jonction. De même, les conducteurs 5 et 9 sont reliés par un conducteur 15 de forme en V qui est en contact électrique avec la seconde électrode de l'élément suppresseur
à jonction.
L'élément suppresseur 130 à jonction peut être un élément suppresseur à jonction en silicium commercialisé par la firme Semiconductor Industries, Inc. sous la marque "TRANSZORB", et il comprend une pastille semiconductrice 13 en silicium comportant une jonction PN et des zones de surface métallisées destinées à l'établissement de contacts électriques avec les deux côtés de la jonction PN. La tension
d'avalanche peut être d'environ 6,8 volts.
Il apparaît aisément-que dans des conditions de courant continu, la totalité du courant (sauf un courant de fuite négligeable de la jonction PN) arrivant à la borne d'entrée 3 s'écoule par le conducteur 13 en V et sort par le conducteur 7. De même, dans des conditions de courant continu, la totalité du courant arrivant par le conducteur 5 d'entrée s'écoule par le conducteur 15 en V et sort par le
conducteur 9.
La figure 2 est un schéma du circuit électrique
du dispositif suppresseur de pointes montré sur la figure 1.
Le schéma de la figure 2 montre clairement que la pastille à jonction de l'élément suppresseur comporte une cathode
A et une anode 130B. La cathode 130A est reliée électri-
quement au sommet du conducteur 13 en V et l'anode 130B est reliée électriquement au sommet du conducteur 15 en V. Le procédé approprié pour connecter le dispositif suppresseur de pointes selon l'invention à deux lignes électriques devant être protégées contre les pointes consiste à monter le dispositif suppresseur en série. Les lignes pointillées 2, 4, 6 et 8 de la figure 1 illustrent schématiquement le procédé de connexion du dispositif suppresseur 1 de pointes dans le montage série approprié. Les lignes pointillées 2 et 4 représentent des tronçons séparés de l'une des lignes électriques mentionnées précédemment. Les lignes pointillées 6 et 8 représentent des tronçons séparés
de la seconde ligne électrique.
Par conséquent, la totalité du courant continu circulant dans la ligne électrique 2, 4 pénètre dans le boîtier 11 par le conducteur 3, parcourt le conducteur 13 de forme en V jusqu'à arriver à un point très proche d'une première électrode de la pastille 130 du dispositif
suppresseur, et sort du boîtier 11 par le conducteur 7.
De la même manière, la totalité du courant continu circulant dans la ligne électrique 6, 8 pénètre dans le bottier 11 par le _conducteur 5, passe très près d'une seconde électrode de la pastille 130 de l'élément suppresseur
de pointes et sort du boîtier 11 par le conducteur 9.
Ainsi, le courant principal résultant de toute impulsion transitoire à tension élevée et grande vitesse, parcourant les tronçons 2 et 6 des lignes électriques, atteint pratiquement sans retard la pastille 130 de l'élément suppresseur après son arrivée au boîtier 11. Ceci empêche la pointe de se propager davantage le long des tronçons 4 et 8 des lignes électriques et de détruire ainsi tout circuit électrique sensible, connecté à ces tronçons, avant que cette onde transitoire puisse atteindre l'élément suppresseur 130 et
être éliminée.
Conformément à une forme préférée de réalisation de l'invention, le dispositif suppresseur de pointes selon l'invention se présente sous la forme d'un bottier à deux rangées de broches qui, à l'état achevé, apparaît comme
montré sur la figure 4.
Les figures 3A à 3D montrent différents stades de réalisation du dispositif suppresseur de pointes de la figure 4. Les mêmes références numériques que celles utilisées ci-dessus en regard des figures 1 et 2 sont
utilisées dans la description qui suit pour identifier les
parties correspondantes du dispositif représenté sur les figures 3A à 3D. La figure 3A représente une partie d'un cadre conducteur. Des sections extrêmes 29 et 31 de ce cadre sont destinées à être coupées et éliminées ultérieurement, et
elles sont donc représentées en trait pointillé.
Un premier élément du cadre conducteur comprend les conducteurs 3 et 7. Un ruban 13' relativement large relie les conducteurs 3 et 7 avec lesquels il est réalisé d'une seule pièce en formant un corps. Une patte 19, coplanaire au corps principal 13' et aux conducteurs 3 et 7, fait saillie
vers l'intérieur du corps 13'.
Un second élément du cadre conducteur comprend un ruban conducteur large 15' coplanaire aux conducteurs 5 et 9 avec lesquels il est réalisé d'une, seule pièce et qu'il relie. Une patte 17, coplanaire au ruban 15', fait saillie
vers l'intérieur et vers la patte 19.
L'ensemble du cadre conducteur peut être réalisé dans divers métaux très conducteurs, du type largement utilisé dans l'industrie des semiconducteurs pour la fabrication de bottiers à deux rangées de broches, destinés à des circuits intégrés. Les conducteurs 5 et 9 sont alignés axialement, de même que les conducteurs 3 et 7. Les rubans 13' et 15' des corps sont parallèles. Un intervalle étroit, d'environ 1 mm (indiqué par les flèches 18) sépare les bords intérieurs parallèles des pattes 17 et 19. L'écartement des bords intérieurs des rubans 15' et 13' est beaucoup plus grand que
l'intervalle 18, comme indiqué par les flèches 21.
Comme représenté sur la figure 3B, une pastille ou plaquette 13 en silicium, constituant l'élément suppresseur, est reliée électriquement à la patte 17 (qui peut avoir une largeur d'environ 3,5 mm) et à une partie adjacente de la surface supérieure du ruban 15', par la mise en oeuvre de techniques de liaison telles que le soudage,
bien connues dans l'industrie des semiconducteurs.
Comme représenté sur la figure 3C, une barre transversale 23 est fixée à la surface supérieure métallisée de la pastille 13 en silicium de l'élément suppresseur, ainsi
qu'à la surface supérieure de la patte 19.
La barre transversale 23 comprend deux tronçons parallèles 23A et 23C qui sont reliés l'un à l'autre par un tronçon incliné 23B rattrapant la différence de hauteur entre la surface supérieure de la patte 19 et la surface supérieure métallisée de la pastille suppresseuse 130. De même que précédemment, des techniques tout à fait classiques de soudage ou de liaison sous pression peuvent être utilisées pour effectuer des connexions électriques à résistance extrêmement faible entre, d'une part, la barre transversale 23 et, d'autre part, l'électrode supérieure métallisée de la pastille suppresseuse 130 et la surface supérieure de la patte métallique 19. La barre transversale 23 est de préférence choisie de manière à avoir un coefficient de dilatation thermique évitant l'apparition de contraintes indésirables dans la connexion électrique lors des cycles thermiques du
dispositif suppresseur 1 de pointes.
Ensuite, une matière plastique ou céramique 11' d'enrobage est coulée autour de la structure montrée sur la figure 3C pour produire la structure représentée sur la figure 3D. Les techniques permettant d'effectuer cette opération sont bien connues dans l'industrie des semi- conducteurs et il est donc inutile de les décrire plus en détail. Enfin, les tronçons 29 et 31 sont séparés du cadre conducteur par découpage. Les tronçons des rubans 15' et 13' dépassant de la matière 11' d'enrobage sont pliés pour
former le dispositif montré sur la figure 4.
L'inductance comprise entre le ruban 15' et l'électrode de fond de la pastille suppresseuse 13 est négligeable. Par conséquent, aucun retard mesurable n'apparaît lors de la conduction d'une impulsion transitoire, même à haute tension et très rapide, du ruban 15' vers la
pastille 130 de suppression de pointes.
En raison des formes planes de la patte 19 et de la barre transversale 23, l'inductance série totale de la patte 19 et de la barre transversale 23 est également pratiquement nulle. L'inductance mesurée entre les bornes 3
et 5 ou entre les bornes 7 et 9 s'avère inférieure à 10-
9 henrys. Par conséquent, aucun retard sensible n'apparaît dans la conduction d'une impulsion transitoire à haute tension et grande vitesse du ruban 13' vers l'électrode
supérieure de la pastille 130 de suppression de pointes.
Il est apparu que la forme de réalisation de l'invention décrite cidessus permet de supprimer ou de réduire à 9 volts une impulsion de 2000 volts dont la tension s'élève à raison de 4 kilovolts par nanoseconde, appliquée aux lignes électriques 2 et 6, la pastille 130 de suppression de pointes utilisée ayant une tension inverse de rupture de 6,8 volts. On ne connait, dans l'art antérieur, aucun dispositif de suppression de pointes capable de limiter à un tel degré des impulsions transitoires à haute tension et
grande vitesse.
Il convient de noter que la configuration en boîtier à deux rangées de broches permet d'utiliser aisément le dispositif sur des cartes à circuits imprimés, portant des circuits électroniques délicats tels que des circuits
intégrés à semiconducteur oxyde-métal à symétrie complémen-
taire et des circuits intégrés à semiconducteur oxyde-métal à intégration à grande échelle. Les figures 5A et 5B représentent une autre forme de réalisation de l'invention, dans laquelle la pastille 130 de suppression de pointes est logée dans un boîtier 25 du type "TO-5". Cette pastille 130 est fixée à une embase conductrice 25. Des conducteurs 5 et 9 sont reliés rigidement
et électriquement au fond de l'embase 25.
Les conducteurs 3 et 7 passent dans des éléments 33 d'isolation électrique. Leurs extrémités 3' et 7',
respectivement, forment des broches rigides qui s'élèvent au-
dessus de la surface supérieure de l'embase 25.
Un ruban métallique hautement conducteur 13" relie électriquement l'électrode supérieure de la pastille de suppression de pointes aux extrémités supérieures des broches 3' et 7'. Le ruban conducteur 13" comporte deux tronçons 27 inclinés vers le bas et un tronçon inférieur horizontal 29 qui est relié électriquement à l'électrode supérieure métallisée de la pastille 130. Un couvercle
métallique classique (non représenté) est scellé hermétique-
ment sur une bride 25A de l'embase.
Les avantages indiqués ci-dessus pour la forme de réalisation des figures 3A à 3D s'appliquent également à la - forme de réalisation des figures 5A et 5B. En particulier, l'inductance de l'embase 25 est pratiquement nulle. La totalité du courant continu (à l'exception d'un courant de fuite négligeable passant à travers la jonction PN de la pastille 130 de suppression de pointes) circulant dans les conducteurs 3 et 7 passe également dans le ruban conducteur 13". L'inductance entre le tronçon inférieur 29 du ruban conducteur 13" et l'électrode supérieure de la pastille 130
est pratiquement nulle.
Par conséquent, la forme de réalisation des figures 5A et 5B élimine le problème principal de l'art antérieur, à savoir le problème posé par le retard dans la conduction d'une pointe de tension élevée, extrêmement rapide, provenant de deux lignes électriques auxquelles le dispositif suppresseur de pointes des figures 5A et 5B est
connecté, vers la pastille 130 de suppression.
Il va de soi que de nombreuses modifications peuvent être apportées au dispositif décrit et représenté
sans sortir du cadre de l'invention.

Claims (7)

REVENDICATIONS
1. Dispositif suppresseur de pointes destiné à limiter la transmission de pointes à haute tension et grande vitesse entre des première et seconde lignes électriques, caractérisé en ce qu'il comporte un boîtier (11) qui présente une cavité intérieure, un élément semiconducteur (130) à jonction disposé dans le boîtier et comportant des première et seconde électrodes, des première et seconde bornes (5, 9) situées à l'extérieur du boîtier, un premier conducteur (15) qui passe à l'intérieur du boîtier, qui comprend un tronçon intermédiaire situé à l'intérieur du boîtier et relié électriquement à la première électrode, et qui est connecté électriquement entre les première et seconde bornes, des troisième et quatrième bornes (3, 7) situées à l'extérieur du boîtier, et un second conducteur (13) qui passe à l'intérieur du boîtier, qui comprend un tronçon intermédiaire situé dans le boîtier et relié électriquement à la seconde électrode, et qui est connecté électriquement entre les troisième et quatrième bornes, de manière que le dispositif suppresseur de pointes puisse être monté entre les premier et second tronçons de chacune des première et seconde lignes
électriques, respectivement.-
2. Dispositif suppresseur selon la revendication 1, caractérisé en ce que l'élément semiconducteur à jonction est une pastille (130) de silicium contenant une jonction PN qui fonctionne en avalanche afin de limiter les pointes à
haute tension et grande vitesse.
3. Dispositif suppresseur selon la revendication 2, caractérisé en ce que le premier conducteur comprend un premier élément (15') de cadre conducteur, et en ce que le second conducteur comprend un second élément (13') de cadre conducteur, sensiblement parallèle au premier élément et espacé de ce dernier d'une première distance (21), le premier élément du cadre conducteur comportant une première patte (17) qui fait saillie vers l'intérieur de cet élément, le second élément du cadre conducteur comportant une seconde patte (19) qui fait saillie vers l'intérieur dudit second élément, les bords intérieurs des première et seconde pattes étant séparés d'un intervalle (18) qui est sensiblement
inférieur à ladite première distance (21).
4. Dispositif suppresseur selon la revendication 3, caractérisé en ce que l'élément semiconducteur à jonction comporte une électrode inférieure reliée électriquement à la première patte, le dispositif suppresseur comprenant
également un ruban conducteur (23) qui est relié électrique-
ment à une électrode supérieure de l'élément semiconducteur à jonction, ainsi qu'à la surface supérieure de la seconde
patte.
5. Dispositif suppresseur selon la revendication 4, caractérisé en ce que l'élément semiconducteur à jonction et des parties des premier et second éléments du cadre conducteur, ainsi que les première et seconde pattes et le ruban métallique conducteur, sont enrobés de matière plastique.
6. Dispositif suppresseur selon la revendication 2, caractérisé en ce que le premier conducteur comprend une embase métallique (25), l'élément semiconducteur à jonction
comportant une électrode inférieure qui est reliée électri-
quement à la surface supérieure de l'embase métallique, les première et seconde bornes (5, 9) comprenant des conducteurs fixés rigidement à la surface inférieure de l'embase métallique.
7. Dispositif suppresseur selon la revendication 6, caractérisé en ce qu'il comporte des premier et second éléments (33) d'isolation électrique dans lesquels les troisième et quatrième bornes (3, 7) passent de la surface inférieure à la surface supérieure de l'embase métallique, les tronçons extrêmes supérieurs des troisième et quatrième
conducteurs formant des broches (3', 7') qui s'élèvent au-
dessus de la surface supérieure de l'embase métallique, le dispositif suppresseur de pointes comprenant également un ruban conducteur (13") relié électriquement aux extrémités supérieures des broches, ainsi qu'à une électrode supérieure
de l'élément semiconducteur à jonction.
FR8020012A 1979-09-17 1980-09-17 Dispositif suppresseur destine a limiter la transmission de pointes de tension elevees et rapides entre deux lignes electriques Expired FR2465343B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/075,961 US4325097A (en) 1979-09-17 1979-09-17 Four terminal pulse suppressor

Publications (2)

Publication Number Publication Date
FR2465343A1 true FR2465343A1 (fr) 1981-03-20
FR2465343B1 FR2465343B1 (fr) 1985-11-15

Family

ID=22129028

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8020012A Expired FR2465343B1 (fr) 1979-09-17 1980-09-17 Dispositif suppresseur destine a limiter la transmission de pointes de tension elevees et rapides entre deux lignes electriques

Country Status (6)

Country Link
US (1) US4325097A (fr)
JP (1) JPS5648179A (fr)
CA (1) CA1162599A (fr)
DE (1) DE3034902A1 (fr)
FR (1) FR2465343B1 (fr)
GB (1) GB2060255B (fr)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8302963A (nl) * 1983-08-24 1985-03-18 Cordis Europ Inrichting voor het selectief meten van ionen in een vloeistof.
CA1228894A (fr) * 1983-08-24 1987-11-03 Hendrikus C.G. Ligtenberg Appareil de mesure selective des ions dans un liquide
US4586104A (en) * 1983-12-12 1986-04-29 Rit Research Corp. Passive overvoltage protection devices, especially for protection of computer equipment connected to data lines
US5428494A (en) * 1984-10-24 1995-06-27 Omtronics Corp. Power line protector, monitor and management system
DE3732504A1 (de) * 1987-09-26 1989-04-13 Wisdata Scient Soft And Hardwa Verfahren und vorrichtung zur bestimmung von formaldehydkonzentrationen in der luft
US4901183A (en) * 1988-08-29 1990-02-13 World Products, Inc. Surge protection device
US5224008A (en) * 1991-06-25 1993-06-29 Texas Instruments Incorporated Surge protection device and system
US5833824A (en) * 1996-11-15 1998-11-10 Rosemount Analytical Inc. Dorsal substrate guarded ISFET sensor
US20090015978A1 (en) * 2007-07-12 2009-01-15 Clark O Melville Non-inductive silicon transient voltage suppressor
MX2011002421A (es) * 2008-09-19 2011-07-13 Advanced Fusion Systems Llc Metodo y aparato para proteger sistemas de energia de impulsos electromagneticos extraordinarios.
US8835976B2 (en) 2012-03-14 2014-09-16 General Electric Company Method and system for ultra miniaturized packages for transient voltage suppressors
US9042072B2 (en) 2012-03-30 2015-05-26 General Electric Company Method and system for lightning protection with distributed transient voltage suppression
US8987858B2 (en) 2013-03-18 2015-03-24 General Electric Company Method and system for transient voltage suppression

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3577633A (en) * 1966-12-02 1971-05-04 Hitachi Ltd Method of making a semiconductor device
US3946278A (en) * 1973-12-19 1976-03-23 Westinghouse Air Brake Company Fail-safe four leaded zener diode arrangement
US4138691A (en) * 1977-06-07 1979-02-06 Nippon Electric Co., Ltd. Framed lead assembly for a semiconductor device comprising insulator reinforcing strips supported by a frame and made integral with lead strips

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3452252A (en) * 1966-01-28 1969-06-24 Gen Electric Device for protecting electrical apparatus
NL6717270A (fr) * 1967-12-19 1969-06-23
US3743996A (en) * 1971-10-21 1973-07-03 Gen Electric Protective pads for electrical devices
US3934175A (en) * 1973-12-03 1976-01-20 General Semiconductor Industries, Inc. Power surge protection system
DE2538919A1 (de) * 1975-09-02 1977-03-03 Cerberus Ag Anordnung zum ueberspannungsschutz von niederspannungsanlagen
US4089032A (en) * 1976-09-08 1978-05-09 William Dell Orfano Plug-type transient surge suppressor
CH607400A5 (fr) * 1977-01-10 1978-12-15 Cerberus Ag
US4217619A (en) * 1978-06-05 1980-08-12 Gte Sylvania Wiring Devices Incorporated Transient voltage surge suppressing device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3577633A (en) * 1966-12-02 1971-05-04 Hitachi Ltd Method of making a semiconductor device
US3946278A (en) * 1973-12-19 1976-03-23 Westinghouse Air Brake Company Fail-safe four leaded zener diode arrangement
US4138691A (en) * 1977-06-07 1979-02-06 Nippon Electric Co., Ltd. Framed lead assembly for a semiconductor device comprising insulator reinforcing strips supported by a frame and made integral with lead strips

Also Published As

Publication number Publication date
GB2060255A (en) 1981-04-29
FR2465343B1 (fr) 1985-11-15
GB2060255B (en) 1983-12-21
DE3034902A1 (de) 1981-04-02
US4325097A (en) 1982-04-13
JPS5648179A (en) 1981-05-01
CA1162599A (fr) 1984-02-21

Similar Documents

Publication Publication Date Title
FR2465343A1 (fr) Dispositif suppresseur destine a limiter la transmission de pointes de tension elevees et rapides entre deux lignes electriques
WO1983004157A1 (fr) Dispositif de protection d'un dispositif electronique contre les tensions engendrees par un champ electromagnetique
EP0228953B1 (fr) Boîtier d'encapsulation d'un circuit électronique
EP0133125B1 (fr) Boîtier de composant électronique muni d'un condensateur
EP0568421B1 (fr) Dispositif de protection d'un circuit intégré contre les décharges électrostatiques
FR2700416A1 (fr) Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage.
FR2495377A1 (fr) Encapsulation pour un circuit integre
FR2529013A1 (fr) Circuit a haute frequence et dispositif semi-conducteur pour equiper un tel circuit
FR2719721A1 (fr) Protection d'interface de lignes téléphoniques.
EP0664564B1 (fr) Circuit intégré incorporant une protection contre les décharges électrostatistiques
FR2541824A1 (fr) Dispositif de puissance a semi-conducteur constitue par une multiplicite d'elements semblables montes en parallele
FR2668855A1 (fr) Dispositif a semiconducteurs comportant deux groupes de transistors elementaires disposes face a face.
FR2513032A1 (fr) Dispositif de protection integre contre les surtensions d'un circuit electronique, et circuit electronique protege par ce dispositif
EP0554195B1 (fr) Composant de protection semiconducteur auto-protégé
FR2635929A1 (fr) Dispositif a semi-conducteur possedant un circuit de protection contre les courts-circuits
FR2516311A1 (fr) Socle pour le montage d'une pastille semi-conductrice sur l'embase d'un boitier d'encapsulation, et procede de realisation de ce socle
FR2618944A1 (fr) Dispositif a semi-conducteur encapsule dans un boitier comprenant un support metallique et un corps en resine synthetique
FR2726941A1 (fr) Dispositif integre de protection par varistance d'un composant electronique contre les effets d'un champ electro-magnetique ou de charges statiques
EP3588556B1 (fr) Composant électronique discret comprenant un transistor
EP0782753B1 (fr) Dispositif parafoudre
FR3074961A1 (fr) Dispositif electronique de protection contre les decharges electrostatiques
FR2640825A1 (fr) Composant electrique a report direct
FR2777385A1 (fr) Eclateur vertical pour circuits microelectroniques et son procede de fabrication
EP0246139A1 (fr) Dispositif de protection d'entrée pour circuits intégrés en technologie CMOS
EP0186567B1 (fr) Diac à électrodes coplanaires

Legal Events

Date Code Title Description
ST Notification of lapse