FR2513032A1 - Dispositif de protection integre contre les surtensions d'un circuit electronique, et circuit electronique protege par ce dispositif - Google Patents
Dispositif de protection integre contre les surtensions d'un circuit electronique, et circuit electronique protege par ce dispositif Download PDFInfo
- Publication number
- FR2513032A1 FR2513032A1 FR8117293A FR8117293A FR2513032A1 FR 2513032 A1 FR2513032 A1 FR 2513032A1 FR 8117293 A FR8117293 A FR 8117293A FR 8117293 A FR8117293 A FR 8117293A FR 2513032 A1 FR2513032 A1 FR 2513032A1
- Authority
- FR
- France
- Prior art keywords
- varistor
- connection
- deposited
- protection device
- connections
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/1006—Thick film varistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/1013—Thin film varistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Thermistors And Varistors (AREA)
Abstract
L'INVENTION CONCERNE UN DISPOSITIF DE PROTECTION DES CIRCUITS ET SEMICONDUCTEURS CONTRE LES SURTENSIONS D'ORIGINE STATIQUE OU SURCHARGES DYNAMIQUES EN TENSION. LE DISPOSITIF SELON L'INVENTION CONSISTE A DEPOSER SUR LE SUPPORT 3 ET SUR LES CONNEXIONS 4, 5 D'ACCES EXTERIEUR DU CIRCUIT UNE RESISTANCE NON LINEAIRE OU VARISTANCE 6, DONT LA COMPOSITION ET L'EPAISSEUR DU DEPOT SONT CHOISIES POUR QUE LA TENSION DE SEUIL V DE LA VARISTANCE SOIT INFERIEURE A LA SURTENSION DANGEREUSE POUR LE CIRCUIT. SELON UNE FORME PREFEREE DE L'INVENTION, LA VARISTANCE 6 EST DEPOSEE PAR SERIGRAPHIE EN ANNEAU RECOUVRANT LES CONNEXIONS 4, 5 D'ACCES EXTERIEUR, UNE METALLISATION 7 DEPOSEE SUR LA VARISTANCE 6 ASSURANT LA MISE A LA MASSE EN CAS DE SURTENTION. SELON UNE AUTRE FORME, LA MISE A LA MASSE EST ASSUREE PAR LES CONNEXIONS D'ACCES ELLES-MEMES. APPLICATION AUX CIRCUITS MOS ET AUX FET EN MICROBOITIERS CERAMIQUES OU AUX CIRCUITS HYBRIDES.
Description
DISPOSITIF DE PROTECTION INTEGRE CONTRE LES SURTENSIONS
D'UN CIRCUIT ELECTRONIQUE, ET CIRCUIT ELECTRONIQUE PROTEGE
PAR CE DISPOSITIF
La présente invention concerne un dispositif de protection intégré des circuits électroniques et des semiconducteurs contre les surtensions électriques d'origine statique ou dynamique. Elle s'applique aux circuits et aux semiconducteurs réputés particulièrement fragiles aux surtensions, tels que par exemple les MOS ou les transistors à effet de champ, ceux-ci étant en outre encapsulés dans des boltiers en matériau isolant tel que des céramiques.
D'UN CIRCUIT ELECTRONIQUE, ET CIRCUIT ELECTRONIQUE PROTEGE
PAR CE DISPOSITIF
La présente invention concerne un dispositif de protection intégré des circuits électroniques et des semiconducteurs contre les surtensions électriques d'origine statique ou dynamique. Elle s'applique aux circuits et aux semiconducteurs réputés particulièrement fragiles aux surtensions, tels que par exemple les MOS ou les transistors à effet de champ, ceux-ci étant en outre encapsulés dans des boltiers en matériau isolant tel que des céramiques.
Le dispositif de protection selon l'invention est applicable à tout bottier isolant existant, tel que par exemple les semiconducteurs discrets en boîtiers de type TO 220 ou TO 126, plastiques, qui remplacent souvent pour des raisons d'économie les bottiers métalliques de type TO 3. Elle est également applicable aux circuits intégrés montés en bottiers de type
DIL ou en microbottiers couramment appelés chip-carriers, céramiques, enfin aux circuits hybrides sur substrats céramiques ou tôle émaillée. Dans le cas de bottiers d'encapsulation plastique, l'objet de l'invention doit être réalisé avant l'encapsulation plastique.
DIL ou en microbottiers couramment appelés chip-carriers, céramiques, enfin aux circuits hybrides sur substrats céramiques ou tôle émaillée. Dans le cas de bottiers d'encapsulation plastique, l'objet de l'invention doit être réalisé avant l'encapsulation plastique.
De façon plus générale, le dispositif selon l'invention s'applique à tout composant électronique discret, intégré ou hybride monté dans un bottier dont les surfaces, internes ou externes, écoulent mal les charges électriques.
Il est connu que les composants électroniques sont calculés pour fonctionner à des tensions relativement faibles, telles que par exemple + 5 V pour les circuits TTL, 15 V pour les circuits MOS, quelques centaines de Volts pour les transistors de puissance, sans que ceci soit limitatif.
Ces mêmes composants sont bien entendu réalisés avec un coefficient de sécurité qui permet une certaine marge sur les tensions, de quelques dizaines de volts selon les types. Ceci ne met cependant pas ces composants a l'abri des décharges d'electricite statique ou des surcharges accidentelles de tension, en service. En effet, surtout en ce qui concerne l'électricité statique, les tensions développées sont sans commune mesure avec les tensions admissibles. C'est ainsi que,-à titre d'exemple, un opérateur assis a un poste de travail crée des tensions statiques comprises entre 500 et 3000 Volts, tandis qu'en marchant sur un tapis isolant, il crée des tensions statiques comprises entre 12 000 et 40 000 Volts.A titre de comparaison, les circuits MOS et FET sont sensibles à des décharges électrostatiques de 100 a 200 Volts et les transistors bipolaires à des décharges électrostatiques de 380 à 7 000 Volts
Il est donc nécessaire de protéger les composants, et surtout les plus fragiles tels que les circuits intégrés et les MOS contre toute surtension d'origine statique ou dynamique afin d'éviter leur destruction.
Il est donc nécessaire de protéger les composants, et surtout les plus fragiles tels que les circuits intégrés et les MOS contre toute surtension d'origine statique ou dynamique afin d'éviter leur destruction.
Les solutions actuellement connues sont des solutions temporaires qui consistent à court-circu*ter les connexions externes pendant leur stockage, leur manipulation ou leur soudure sur un circuit complexe.
C'est ainsi que, à titre d'exemple, les composants encapsulés dans des bottiers munis de connexions extérieures embrochables, tels que les bottiers du type DIL, ou supportés par des substrats également munis de connexions tels que les circuits hybrides, sont piqués, pour leur stockage et leur transport, dans des mousses organiques rendues conductrices de l'électricité ou recouvertes d'une feuille métallique qui court-circuite les connexions. Pendant leur manipulation, ces mêmes bottiers sont pris par des pinces spéciales qui court-circuitent entre elles les connexions et les mettent à la masse.
Il n'en est plus de même avec les bottiers sans connexions embrochables tels que les chip-carriers. D'une part, puisque les connexions sont des bandes métalliques déposées sur et sous une plaquette céramique, il n'est plus possible de les piquer dans un matériau conducteur. D'autre part, les connexions étant très généralement sur les flancs de la plaquette situées au fond d'une gorge de protection, il est malaisé de prendre la plaquette avec une pince qui court-circuite toutes les connexions.
Dans tous les cas, l'action de court-circuit des connexions externes, que ce soit avec connexions embrochables ou que ce soit en court-circuitant les métallisations d'un ehip-earrier, cesse quand la pince tâche le composant, ou quand le composant est retiré de la mousse dans laquelle il a été piqué. Enfin cette action n'est valable qu'en cours de montage ou de manipulation de composant contre les décharges statiques : il n'y a plus d'action contre les surtensions dynamiques au cours du fonctionnement du semiconducteur ou du circuit électronique.
Le dispositif selon l'invention apporte une solution continue, et non plus temporaire, à la protection contre les surtensions, quelles que soient les formes des connexions extérieures. En effet, le dispositif de protection consiste à réunir les connexions externes, prises deux par deux, par un élément de résistance non linéaire à effet varistance à basse tension dont la résistance est très élevée aux tensions de service normales du composant et devient faible ou très faible dès que la tension dite de seuil de la varistance, court-circuitant alors les connexions et protégeant le composant puisqu'un court-circuit est établi entre ses connexions externes.Selon la configuration du microbottier ou du substrat, l'élément de résistance non linéaire ou varistance est constitué par un anneau qui recouvre toutes les métallisations de sortie, ou par un dépôt localisé qui les réunit deux à deux. Selon une forme préférée de l'invention, une métallisation qui recouvre la résistance non linéaire permet d'écouler les surtensions à la masse.
De façon plus précise, l'invention concerne un dispositif de protection intégré contre les surtensions d'un circuit électronique monté sur un support en matériau isolant et muni d'au moins une connexion d'accès extérieur solidaire du support, ce dispositif de protection étant caractérisé en ce qu'il est constitué par une résistance à effet non linéaire, dite varistance à basse tension de seuil (V ), dont une première borne est en contact chimique avec une électrode métallique de mise à la masse, l'épaisseur du matériau de varistance comprise entre la connexion et l'électrode de mise à la masse étant telle que, pour toute surtension (U) (dangereuse pour le circuit électronique et supérieure à la tension de seuil (V ) de la varistance ), celle-ci franchit son seuil de basculement ee établit une liaison peu résistive entre la connexion et la masse.
L'invention sera mieux comprise par la description d'exemples de réalisation qui va en être faite, en s'appuyant sur les figures jointes en annexe et qui représentent
-, figure 1 : courbes de caractéristiques courant-tension de
varistances selon l'art connu,
-, figure 2 : schéma du dispositif de protection selon l'invention,
dans un premier type,
-, figure 3 : schéma du dispositif selon l'invention, dans un
deuxième type,
- figure 4 : un premier exemple de réalisation selon le premier
type sur un microbottier ou chip-carrier,
- figure 5 : un second exemple de réalisation selon le premier
type,
- figure 6 : un troisième exemple de réalisation selon le second
type,
- figure 7 : un quatrième exemple de réalisation sur bottier à
socle métallique.
-, figure 1 : courbes de caractéristiques courant-tension de
varistances selon l'art connu,
-, figure 2 : schéma du dispositif de protection selon l'invention,
dans un premier type,
-, figure 3 : schéma du dispositif selon l'invention, dans un
deuxième type,
- figure 4 : un premier exemple de réalisation selon le premier
type sur un microbottier ou chip-carrier,
- figure 5 : un second exemple de réalisation selon le premier
type,
- figure 6 : un troisième exemple de réalisation selon le second
type,
- figure 7 : un quatrième exemple de réalisation sur bottier à
socle métallique.
La figure 1 rappelle les caractéristiques de courant en fonction de la tension pour les varistances dans le cas général de l'art connu.
Les varistances sont, de façon tout à fait générale, obtenues à partir de mélanges de poudres à base d'oxyde de zinc dont la structure présente des défauts et auxquelles ont été ajoutés différents oxydes de bismuth chrome, manganèse, cobalt ..., l'oxyde Bi203 étant trouvé essentiel pour le développement de la non-linéarité de la varistance.
La caractéristique courant-tension d'une varistance n'est donc pas de la forme linéaire I = 1/R.V comme dans les résistances classiques, mais est d'une forme non linéaire et suit une relation du type I = EV avec k étant une constante etcOun coefficient de non-linéarité dépendant de la microstructure du matériau de fabrication de la varistance. Par différentes compositions du mélange et différents procédés de fabrication des varistances, qui sortent du domaine de l'invention et appartiennent à l'art connu, on sait réaliser des varistances dont les caractéristiques sont variables, et illustrées à titre d'exemple sur la figure l par deux courbes. La tension étant portée en abscisses et l'intensité étant portée en ordonnées on voit qu'une varistance correspondant à la courbe 1 a une variation monotone de ses caractéristiques tandis qu'une autre varistance correspondant à la courbe 2 reste très résistante jusqu'à une certaine tension de seuil repérée V , tension au delà de laquelle la varistance devient quasiment conductrice. C'est ce second type de varistance, qui a une tension de seuil à basculement brutal, qui est intéressant pour la mise en oeuvre du dispositif selon l'invention.
On sait d'autre part que l'effet varistance est lié à un effet de champ aux joints de grains. La tension V aux bornes d'une varistance peut donc être exprimée comme étant égale à
V = n .V avec n = nombre de grains en série dans la varistance et
g g Vg = la tension par grain, cette tension par grain étant comprise entre 2 et 4 Volts environ pour les varistances actuellement connues. Par conséquent, si l'on souhaite protéger un circuit contre une tension donnée, il Suffit de disposer d'une épaisseur de dépôt déterminée par le nombre de grains.Le dispositif de protection selon l'invention consiste donc à disposer entre une électrode d'accès à un circuit ou à un semiconducteur et une électrode de mise à la masse une épaisseur donnée de varistance, cette varistance étant considérée comme présentant une résistance très élevée aux tensions inférieures à la tension de seuil V0 de la varistance, tandis qu'elle devient quasiment conductrice aux tensions supérieures à la tension de seuil, écoulant ainsi les surtensions d'origine statique ou dynamique à la masse par l'intermédiaire de l'électrode de masse.
V = n .V avec n = nombre de grains en série dans la varistance et
g g Vg = la tension par grain, cette tension par grain étant comprise entre 2 et 4 Volts environ pour les varistances actuellement connues. Par conséquent, si l'on souhaite protéger un circuit contre une tension donnée, il Suffit de disposer d'une épaisseur de dépôt déterminée par le nombre de grains.Le dispositif de protection selon l'invention consiste donc à disposer entre une électrode d'accès à un circuit ou à un semiconducteur et une électrode de mise à la masse une épaisseur donnée de varistance, cette varistance étant considérée comme présentant une résistance très élevée aux tensions inférieures à la tension de seuil V0 de la varistance, tandis qu'elle devient quasiment conductrice aux tensions supérieures à la tension de seuil, écoulant ainsi les surtensions d'origine statique ou dynamique à la masse par l'intermédiaire de l'électrode de masse.
La figure 2 représente le schéma du dispositif de protection selon l'invention, dans un premier type de fonctionnement.
En vue de simplifier la figure et le texte n'a été représentée qu'une partie d'un substrat supportant deux électrodes. Soit 3 un substrat céramique qui dans le cas de figure peut être le substrat d'un chip-carrier, mais qui #pourrait également être l'embase d'un bottier d'encapsulation de type DIL, ce substrat céramique 3 supportant oncles connexions externes 4 et 5, dont il est connu qu'une extrémité sert à fixer le bottier d'encapsulation sur un support tandis que l'autre extrémité assure les connexions avec la pastille de semiconducteur. Selon l'invention, une bande de matériau à effet varistance 6 est déposée entre les connexions, cette bande étant elle-méme surmontée par une bande - métallique 7 qui est reliée à une connexion de masse.Ainsi l'effet varistance se développe entre chaque connexion d'accès telle que 4 et l'électrode de mise à la masse 7 à travers une épaisseur repérée "e" de matériau à effet varistance. Tant que le semiconducteur est soumis à des tensions d'alimentation normales, la tension existant entre l'électrode d'accès 4 et l'électrode de mise à la masse 7 est inférieure à la tension de seuil V choisie pour la varistance 6 : par conséquent celle-ci se comporte comme un élément ayant une résistance très élevée quasiment comme un isolant.Par contre, si une -surtension, telle que par exemple une décharge d'électricité statique, se présente sur la meme électrode d'accès 4 la varistance devient conductrice dans un temps extrèmement bref puisqu'il s'agit d'un phénomèneà effet de champ, et la surtension, au lieu de détériorer le semiconducteur, est écoulée à la masse.
L'épaisseur "e" de la varistance est déterminée en partie par le diamètre des grains avec lesquels sont réalisées les varistances, et en partie par la tension au delà de laquelle on a fixé le fonctionnement du dispositif de protection d'un circuit MOS, on pourra utiliser une épaisseur de dépôt de l'ordre de trois à cinq diamètres de grains, c'est-à-dire, avec des grains dont le diamètre est compris entre 10 et 20 microns une épaisseur de 30 à 100 microns pour la varistance.
Le dépôt de la varistance se fait selon les procédés de l'art connu tels que sérigraphie, dépôt sous vide ou chalumeau à plasma. Le matériau est ensuite recuit par un traitement de recuit global ou localisé, avec des moyens connus tels que le laser, de façon s constituer ou à restaurer les propriétés des joints de grains.
A titre d'exemple non limitatif, avec les matériaux de varistance actuellement connus, il est possible de réaliser des protections des sorties d'un circuit avec des valeurs d'isolement, entre connexions d'accès externe et électrodes de mise à la masse
- VV 10Volts, R r10 à 100 k ohms
- Vrz 5 Volts, RI10 Mohms
- V 210 Voltsn Rc > 50 à 100 Mohms
De plus, certaines compositions ou des modifications d'épaisseur permettent de protéger à des tensions plus élevées que celles citées, par exemple 25 ou 50 Volts.
- VV 10Volts, R r10 à 100 k ohms
- Vrz 5 Volts, RI10 Mohms
- V 210 Voltsn Rc > 50 à 100 Mohms
De plus, certaines compositions ou des modifications d'épaisseur permettent de protéger à des tensions plus élevées que celles citées, par exemple 25 ou 50 Volts.
L'électrode supérieure 7 peut etre constituée de matériaux non nobles, tels que par exemple le bismuth, ou l'aluminium ou l'argent, dopés par des oxydes de bismuth, de silicium ou de plomb.
Selon une forme préférée du dispositif selon l'invention, la varistance 6 est déposée sous forme d'un anneau qui entoure le circuit, soudé au milieu du substrat 3, et réalise, en cas de surtension, un veritable court-circuit de toutes les connexions d'accès externe, agissant en quelque sorte comme une cage de Faraday. Dans ce premier type de réalisation de l'invention la présence de varistance dans la région 8 située entre deux électrodes d'accès telles que b. et 5 ne joue pratiquement aucun rôle puisque l'écartement entre les deux électrodes considérées se compte plutôt en fraction de millimètre et non pas en microns : il y a donc un effet de fonctionnement transversal de la varistance 6 et cette distance 8 est trop élevée pour jouer un rôle.
Par contre, c'est le fonctionnement transversal entre deux électrodes d'accès, qui est mis en oeuvre dans le second type de fonctionnement de l'invention, qu'illustre la figure 3.
De même que pour la figure 1, et afin de simplifier les dessins et le texte, seul un fragment de substrat 3 a été représenté ainsi que deux électrodes d'accès 4 et 5.
Comme dans le cas précédent, un ruban 6 de varistance est déposé sur et entre les connexions externes, par une méthode telle que la sérigraphie. Cependant l'action de la varistance est transversale, c'està-dire que l'épaisseur de la varistance qui va franchir son seuil de tension V en cas de surtension statique ou dynamique est l'épaisseur appelée " t" correspondant à la distance ou à l'éloignement 10 entre les métalisations de deux connexions 4 et 5. Cette distance " détermine le seuil de basculement de la varistance et il s'exprime conne il a déjà été dit par une épaisseur multiple de l'épaisseur des grains du matériau de la varistance. Cette épaisseur se compte par conséquent en quelques centaines de microns.
Etant donné qu'il n'est pas possible de réaliser une grille de connexion externe dont chaque connexion est séparée de sa voisine par un intervalle 10 de l'ordre de 100 ou 200 microns, le procédé le plus sûr pour réaliser ce second type de protection contre les surcharges en tension consiste à réaliser d'abord une grille de connexions externes qui sont toutes court-circuitées et découpées dans la même feuille de métal, puis à les séparer par une découpe laser ou par une attaque chimique, précédée par un photomasquage. Dans ce cas ayant réalisé une solution de continuité 10 entre deux électrodes 4 et 5, il devient facile de déposer un ruban de varistance 6 qui remplit cet intervalle 10 avec le matériau de varistance sur une épaisseur de quelques grains.
Ce second type de réalisation présente deux avantages : il permet de connecter toutes les connexions extérieures, avant dépôt de la varistance, ce qui facilite les dépôts électrolytiques des couches superficielles telles que nickel, or, argent ... etc, et en outre il n'est nécessaire de faire qu un seul dépôt, celui de la varistance puisqu'il n'y a plus de métallisation 7 de mise à la masse, comme dans le premier type.
La figure 4 représente un premier exemple de réalisation du dispositif de protection selon l'invention, sur l'embase d'un microbottier de type chip-carrier. Par rapport aux figures partielles 2 et 3, on retrouve sur la figure 4 une embase céramique 3, sur laquelle ont été déposées un certain nombre de métallisations de connexions externes telles que 4 et 5. En vue de ne pas compliquer la figure, quatre métallisations seulement ont été représentées sur chacun des quatre côtés du chip-carrier, mais il est connu que les chip-carriers peuvent atteindre la centaine de connexions extérieures.Sur L'embase de chipcarrier, munie de ses dépôts métalliques de connexions externes, a été déposé un anneau 6 de varistance puis, par dessus celui-ci, une électrode 7 en forme d'anneau également, mais cette électrode est réunie à l'une des connexions externes, par un pontet métallique Il, ladite connexion externe étant celle qui correspond au potentiel de masse.
La figure 4 et cet exemple de réalisation resteraient également dans le domaine de l'invention si la métallisation 7 n'avait pas été réalisée par dessus la varistance 6. Dans ce cas, la varistance agit comme une sorte de cage de Faraday court-circuitant toutes les connexions et les charges électriques s'écoulent par la connexion de mise à la masse, mais ce cas est bien entendu moins favorable que celui qui prévoit une métallisation 7.
La figure 4 représente l'embase d'un chip-carrier : il est bien entendu qu'il ne s'agit là que d'un exemple pour expliquer l'invention et que le dispositif selon l'invention s'applique également àtout autre type de substrat isolant écoulant mal les charges électriques et l'exemple d'application s'applique également, et avec les memes avantages, aux plaquettes substrats céramiques de circuits hybrides, ou aux embases céramiques de circuits intégrés encapsulés en bottiers DIL par exemple, ainsi qu'à tout autre encapsulation connue utilisant des matériaux tels que les céramiques.
La figure 5 représente un second exemple de réalisation selon le premier type du dispositif de protection de l'invention.
Le premier type de protection, comme il a été précédemment expose, agit selon l'épaisseur de la varistance. Dans l'exemple de la figure 4, la varistance est déposée sous forme d'un anneau, présentant par conse quent une bande continue, et cette bande de varistance est surmontée par une bande continue de métallisation qui écoule les surtensions à la masse. Dans ce second.#exempIe de réalisation, la varistance est réalisée sous forme d'un plot, déposé sur chaque connexion externe, et la métallisation supérieure ou électrode d'écoulement à la masse,-est une métallisation prise en excroissance sur la connexion voisine. Ainsi selon ce second type toutes les connexions agissent en série.
Comme dans les cas de figures précédents, seul un fragment de substrat 3 a été représenté, ce fragment supportant quelques connexions extérieures telles que 4 et 5. Sur chaque connexion extérieure est déposé un plot de varistance tel que 12 sur la connexion 4 et 13 sur la connexion 5. Ce plot a des dimensions réduites mais il est important au cours du dépôt qu'il recouvre partiellement au moins un côté de la connexion, en vue d'éviter les court-circuits entre l'électrode supérieure 16 avec la connexion 4, ou 17 avec la connexion 5. Ce dépôt latéral tel que 14 et 15 n'a pas de rôle de varistance mais un rôle d'isolant.Lorsque le dépôt des plots 12 et 13 a été effectué, une seconde métallisation localisée telle que 16 et 17 recouvre le plot de varistance 12 ou 13 et est en contact ohimique avec la connexion voisine de la connexion qui supporte le plot :ainsi si l'on considère la connexi l'électrode 16 est en contact ohmique avec la connexion 5 et l'électrode
au dessus de la connexion 5 est en contact ohmique avec la connexion voisine, et ainsi de suite. Dans ce type de protection intégrée, la varistance agit donc selon l'épaisseur de la couche de varistance entre deux parties métalliques qui constituent les bornes de la varistance.
au dessus de la connexion 5 est en contact ohmique avec la connexion voisine, et ainsi de suite. Dans ce type de protection intégrée, la varistance agit donc selon l'épaisseur de la couche de varistance entre deux parties métalliques qui constituent les bornes de la varistance.
Sur la figure 5 n'ont été représentées que trois connexions externes, mais il est bien entendu que le dispositif de protection peut concerner soit une ou plusieurs connexions qui sont particulièrement exposées à des surtensions, soit la totalité des connexions externes.
La figure 6 représente un troisième exemple de réalisation du dispositif de protection selon I1 invention, selon le second type. Pour être homogène avec les figures précédentes, les memes indices de repère ont été conservés, et la figure 6 représente un fragment de substrat 3 supportant au moins deux connexions externes 4 et 5.
Cependant, dans ce type de réalisation, les connexions externes, qu'elles soient réalisées dans une plaque métallique découpée, comme c'est le cas par exemple pour les boîtiers DIL, ou qu'elles soient réalisés par sérigraphie d'une pâte à base de métal sur un substrat céramique, comme c'est le cas pour les microboîtiers chip-carriers, sont toutes à origine réunies par un pontet métallique 18. De façon à mettre en évidence cette structure à l'origine? la figure 6 est écorché et représente dans sa partie gauche la structure des connexions avant le début des opérations destinées à mettre en place le dispositif de protection contre les surtensions, et, dans sa partie droite, le dispositif achevé.Ainsi donc, à l'origine, les connexions sont réunies par des ponts métalliquesl8 et ceux-ci sont coupéspar tout procédé connu de l'homme de l'art, tel qu'une attaque chimique sous masque ou une découpe par faisceau laser, de façon à laisser subsister deux arches 9 du pont 18, ces arches ou plages de métallisation 9 laissant entre elles un espace 10 qui correspond à l'épaisseur "t" de varistance voulue, en fonction de la composition du matériau, de ses caractéristique et de la tension contre laquelle on cherche à se protéger. Après découpe des plages métalliques 18, la varistance 6 est déposée soit par sérigraphie, soit par pulvérisation et elle remplit les intervalles 10 entre les plages métalliques, formant également accessoirement mais cela n'est pas indispensable au fonctionnement du dispositif une bande continue telle que décrite à l'occasion de la figure 2 ou de la figure 3.
Dans ce second type de protection contre les surtensions la varistance agit donc transversalement entre deux connexions. De môme que dans les cas précédents, le dispositif de protection peut être applique entre une connexion particulièrement soumise à des surtensions extérieures, entre plusieurs ou entre la totalité des connexions, l'une d'elles au moins étant mis à la masse.
La figure 7 représente un quatrième exemple de réalisation du dispositif de protection contre les surtensions, dans le cas d'un boltier métallique, tels que par exemple les boîtiers T03 d'encapsulation de semiconducteur discret.
Sur cette figure 7 est représenté en 19 un fragment de l'embase métallique d'un bolier : la connexion d'accès extérieur 4 est immobilisée et supportée sur cette embase par l'intermédiaire d'une perle de verre 3, qui remplit la fonction du substrat isolant décrite à l'occasion des exemples précédents. Si le semiconducteur encapsulé dans ce bottier métallique est sensible et peut être détruit par des surtensions, l'invention prévoit de déposer une pellicule ou une goutte de varistance 20 au pied de la connexion 4, et sur l'embase 19. Dans ce cas, l'action de la varistance s'exerce selon la distance 21 séparant le pourtour de la connexion 4 au bord du trou dans l'embase 19 qui supporte la perle de verre 3. La protection contre la surtension agit donc selon le second type, c'est-à-dire transversalement.Etant donné, d'une part, que cette distance 21 est supérieure à celle qui sépare une connexion de son électrode de mise à la masse dans les exemples précédemment décrits, mais que d'autre part la tension de basculement de la varistance 20 est fonction de la tension intergranulaire, il suffit d'augmenter la granulométrie du matériau de départ, de façon à assurer la protection à travers une longueur 21 de varistance correspondant à un nombre précis de grainsde matériau.
L'invention a été décrite en l'appuyant sur quelques exemples de réalisation, mais elle recouvre toutes les variantes que l'homme de l'art trouvera évident d'y apporter sur boltiers ou substrats céramiques ou plastiques, la cuisson de la varistance étant, dans ce dernier cas, réalisée avant l'enrobage plastique.
Elle est précisée par les revendications ci-après.
Claims (8)
1. Dispositif de protection intégré contre les surtensions d'un circuit électronique monté sur un support (3) en matériau isolant, et muni d'au moins une connexion (4) d'accès extérieur solidaire du support ( ce dispositif de protection étant caractérisé en ce qu'il est constitué par une résistance à effet non linéaire (6), dite varistance, à basse tension de seuil (V ), dont une première borne est en contact ohmique avec la connexion (4) d'accès extérieur et dont l'autre borne est en contact ohmique avec une électrode métallique (7) de mise à la masse, l'épaisseur du matériau de varistance (6) comprise entre la connexion (4) et l'électrode (7) de mise à la masse étant telle que pour toute surtension (E dangereuse pour le circuit électronique et supérieure à la tension de seuil (V ) de la varistance (6), celle-ci franchit son seuil de basculement et établit une liaison peu résistive entre la connexion (4) et la masse (7)
2. Dispositif de protection selon la revendication 1, caractérisé en ce que, le circuit étant monté sur un support (3) muni d'une pluralité de connexions (4,5) d'accès extérieur la varistance (6) est déposée sur le support (3) et sur les connexions (4,5) d'accès extérieur sous forme d'un ruban en anneau qui réunit entre elles toutes les connexions extérieures.
3. Dispositif de protection selon la revendication 2 caractérise en ce que l'électrode métallique (7) de mise à la masse est constituée par une métallisation déposée sur la face libre de l'anneau de varistance (6), cette métallisation étant réunie électriquement (ll) à au moins une connexion extérieure de mise à la masse.
4. Dispositif de protection selon la revendication 1, caractérisé en ce que, le circuit étant monté sur un support (3) muni d'une pluralité de connexions, (4,5) d'accès extérieur, celles-ci sont munies de plages (9) distantes entre elles d'un intervalle (10) à l'intérieur duquel la varistance (6) est déposée sur le support (3), la mise à la masse d'une surtension sur une première connexion (4) d'accès extérieur étant assurée par au moins une seconde connexion (5) d'accès extérieur.
5. Dispositif de protection selon la revendication 1, caractérisé en ce que la varistance est déposée sur une première connexion (4) d'accès extérieur sous forme d'un dépôt localisé (12), qui recouvre en (14) au moins un flanc de ladite connexion (4) et en ce que la métallisation (16) de mise à la masse est déposée sur la varistance (12 et 14) et sur le support (3) et est électriquement réunie à une seconde connexion (5) d'accès extérieur.
6. Dispositif de protection delon la revendication 1, caractérisé en ce que la varistance (6 ou 12) et l'électrode métallique (7 ou 16) sont déposées sous forme de pâtes pour sérigraphie.
7. Dispositif de protection selon la revendication I, caractérisé en ce que la varistance (6 ou 12) et l'électrode métallique (7 ou 16) de mise à la masse sont déposées sous forme solide, par pulvérisation cathodique ou projection plasma.
8. Dispositif de protection selon la revendication 1 caractérisé en ce que la composition et la granulométrie du matériau de la varistance (6) sont choisies pour que ladite varistance ait une tension de seuil (V0) supérieure de quelques Volts à la tension de service normal du circuit électronique, et ait un seuil de basculement brutal.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8117293A FR2513032B1 (fr) | 1981-09-14 | 1981-09-14 | Dispositif de protection integre contre les surtensions d'un circuit electronique, et circuit electronique protege par ce dispositif |
| PCT/FR1982/000134 WO1983001153A1 (fr) | 1981-09-14 | 1982-08-13 | Dispositif de protection integre contre les surtension d'un circuit electronique, et circuit electronique protege par ce dispositif |
| EP19820902356 EP0088081A1 (fr) | 1981-09-14 | 1982-08-13 | Dispositif de protection integre contre les surtensions d'un circuit electronique, et circuit electronique protege par ce dispositif |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8117293A FR2513032B1 (fr) | 1981-09-14 | 1981-09-14 | Dispositif de protection integre contre les surtensions d'un circuit electronique, et circuit electronique protege par ce dispositif |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2513032A1 true FR2513032A1 (fr) | 1983-03-18 |
| FR2513032B1 FR2513032B1 (fr) | 1985-12-13 |
Family
ID=9262106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8117293A Expired FR2513032B1 (fr) | 1981-09-14 | 1981-09-14 | Dispositif de protection integre contre les surtensions d'un circuit electronique, et circuit electronique protege par ce dispositif |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0088081A1 (fr) |
| FR (1) | FR2513032B1 (fr) |
| WO (1) | WO1983001153A1 (fr) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0171642A1 (fr) * | 1984-07-31 | 1986-02-19 | Siemens Aktiengesellschaft | Varistance en forme de chip pour application dans les circuits imprimés et son procédé de fabrication |
| FR2590421A1 (fr) * | 1985-11-15 | 1987-05-22 | Thomson Csf | Dispositif de protection contre la foudre par resistance fusible et serigraphiee, procede de fabrication, et application aux calculateurs embarques a bord d'aeronefs |
| EP0269775A1 (fr) * | 1986-12-02 | 1988-06-08 | Thomson-Csf | Dispositif de protection contre la foudre par résistance fusible et sérigraphiée, procédé de fabrication, et application aux calculateurs embarqués à bord d'aéronefs |
| EP1494284A1 (fr) * | 2003-06-30 | 2005-01-05 | Freescale Semiconductor, Inc. | Dispositif de protection contre les surtensions |
| EP2337070A1 (fr) * | 2009-12-17 | 2011-06-22 | ABB Technology AG | Dispositif électronique doté d'une évaluation du champ résistif non linéaire et son procédé de fabrication |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4845533A (en) * | 1986-08-22 | 1989-07-04 | Energy Conversion Devices, Inc. | Thin film electrical devices with amorphous carbon electrodes and method of making same |
| US4809044A (en) * | 1986-08-22 | 1989-02-28 | Energy Conversion Devices, Inc. | Thin film overvoltage protection devices |
| JPH0691176B2 (ja) * | 1989-12-07 | 1994-11-14 | 株式会社東芝 | 大電力用半導体装置 |
| US5552757A (en) * | 1994-05-27 | 1996-09-03 | Littelfuse, Inc. | Surface-mounted fuse device |
| US5974661A (en) * | 1994-05-27 | 1999-11-02 | Littelfuse, Inc. | Method of manufacturing a surface-mountable device for protection against electrostatic damage to electronic components |
| EP0834180B1 (fr) * | 1995-06-07 | 2000-05-17 | Littelfuse, Inc. | Procede et appareil destine a un dispositif montable en surface pour la protection contre les dommages electrostatiques subis par les composants electroniques |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3477935A (en) * | 1966-06-07 | 1969-11-11 | Union Carbide Corp | Method of forming thin film resistors by cathodic sputtering |
| FR2150324A2 (fr) * | 1971-07-22 | 1973-04-06 | Gen Electric | |
| US3916366A (en) * | 1974-10-25 | 1975-10-28 | Dale Electronics | Thick film varistor and method of making the same |
| US4198443A (en) * | 1978-05-26 | 1980-04-15 | General Electric Company | Sinterless zinc oxide varistor devices |
| EP0034511A2 (fr) * | 1980-02-12 | 1981-08-26 | L.C.C.-C.I.C.E. - Compagnie Europeenne De Composants Electroniques | Résistance céramique non linéaire à faible tension de seuil, et son procédé de fabrication |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4377754A (en) * | 1980-03-05 | 1983-03-22 | Pico Electronics Limited | Switching circuit for a remote control system |
-
1981
- 1981-09-14 FR FR8117293A patent/FR2513032B1/fr not_active Expired
-
1982
- 1982-08-13 WO PCT/FR1982/000134 patent/WO1983001153A1/fr not_active Application Discontinuation
- 1982-08-13 EP EP19820902356 patent/EP0088081A1/fr not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3477935A (en) * | 1966-06-07 | 1969-11-11 | Union Carbide Corp | Method of forming thin film resistors by cathodic sputtering |
| FR2150324A2 (fr) * | 1971-07-22 | 1973-04-06 | Gen Electric | |
| US3916366A (en) * | 1974-10-25 | 1975-10-28 | Dale Electronics | Thick film varistor and method of making the same |
| US4198443A (en) * | 1978-05-26 | 1980-04-15 | General Electric Company | Sinterless zinc oxide varistor devices |
| EP0034511A2 (fr) * | 1980-02-12 | 1981-08-26 | L.C.C.-C.I.C.E. - Compagnie Europeenne De Composants Electroniques | Résistance céramique non linéaire à faible tension de seuil, et son procédé de fabrication |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0171642A1 (fr) * | 1984-07-31 | 1986-02-19 | Siemens Aktiengesellschaft | Varistance en forme de chip pour application dans les circuits imprimés et son procédé de fabrication |
| FR2590421A1 (fr) * | 1985-11-15 | 1987-05-22 | Thomson Csf | Dispositif de protection contre la foudre par resistance fusible et serigraphiee, procede de fabrication, et application aux calculateurs embarques a bord d'aeronefs |
| EP0269775A1 (fr) * | 1986-12-02 | 1988-06-08 | Thomson-Csf | Dispositif de protection contre la foudre par résistance fusible et sérigraphiée, procédé de fabrication, et application aux calculateurs embarqués à bord d'aéronefs |
| EP1494284A1 (fr) * | 2003-06-30 | 2005-01-05 | Freescale Semiconductor, Inc. | Dispositif de protection contre les surtensions |
| EP2337070A1 (fr) * | 2009-12-17 | 2011-06-22 | ABB Technology AG | Dispositif électronique doté d'une évaluation du champ résistif non linéaire et son procédé de fabrication |
| WO2011080093A1 (fr) * | 2009-12-17 | 2011-07-07 | Abb Technology Ag | Module électronique de puissance avec gradation de champ résistif non linéaire, et procédé de fabrication de celui-ci |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1983001153A1 (fr) | 1983-03-31 |
| EP0088081A1 (fr) | 1983-09-14 |
| FR2513032B1 (fr) | 1985-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0568421B1 (fr) | Dispositif de protection d'un circuit intégré contre les décharges électrostatiques | |
| FR3057403B1 (fr) | Composant integrant une varistance thermoprotegee et un eclateur en serie | |
| EP0108098A1 (fr) | Dispositif de protection d'un dispositif electronique contre les tensions engendrees par un champ electromagnetique | |
| FR2666190A1 (fr) | Procede et dispositif d'encapsulation hermetique de composants electroniques. | |
| FR2513032A1 (fr) | Dispositif de protection integre contre les surtensions d'un circuit electronique, et circuit electronique protege par ce dispositif | |
| FR2679082A1 (fr) | Dispositif de commutation a semiconducteurs pouvant etre commande et comportant un systeme integre de limitation de courant et de coupure pour temperature excessive. | |
| EP0673068B1 (fr) | Dispositif de protection contre des surtensions dans des circuits intégrés | |
| EP3712908B1 (fr) | Dispositif de protection contre les surtensions | |
| FR2893178A1 (fr) | Varistance avec trois couches de ceramiques paralleles | |
| EP0600810A1 (fr) | Dispositif de protection contre des surtensions | |
| EP0264415B1 (fr) | Composant semiconducteur de protection contre les surtensions et surintensites | |
| FR2566582A1 (fr) | Dispositif bidirectionnel de protection declenche par avalanche | |
| EP0554195B1 (fr) | Composant de protection semiconducteur auto-protégé | |
| CH334853A (fr) | Appareil de protection contre les tensions élevées pour un poste téléphonique d'abonné | |
| EP0619637B1 (fr) | Protection d'un alternateur triphasé automobile | |
| EP3772753B1 (fr) | Dispositif de protection | |
| EP0246139A1 (fr) | Dispositif de protection d'entrée pour circuits intégrés en technologie CMOS | |
| EP2525402B1 (fr) | Dispositif d'isolation electrique a tension de claquage amelioree | |
| EP0167440B1 (fr) | Triac de protection sans gachette, réalisé à partir d'un substrat à haute résistivité | |
| FR2777385A1 (fr) | Eclateur vertical pour circuits microelectroniques et son procede de fabrication | |
| FR2726941A1 (fr) | Dispositif integre de protection par varistance d'un composant electronique contre les effets d'un champ electro-magnetique ou de charges statiques | |
| FR2574594A1 (fr) | Structure integree de triac a commande par diac | |
| EP3942577B1 (fr) | Dispositif de protection contre les surtensions | |
| FR2879348A1 (fr) | Protection d'un condensateur integre | |
| FR2848026A1 (fr) | Dispositif de protection d'un circuit electronique contre des decharges electrostatiques |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CL | Concession to grant licences | ||
| ST | Notification of lapse | ||
| AR | Application made for restoration | ||
| BR | Restoration of rights | ||
| CL | Concession to grant licences | ||
| ST | Notification of lapse |