FR2668855A1 - Dispositif a semiconducteurs comportant deux groupes de transistors elementaires disposes face a face. - Google Patents
Dispositif a semiconducteurs comportant deux groupes de transistors elementaires disposes face a face. Download PDFInfo
- Publication number
- FR2668855A1 FR2668855A1 FR9112687A FR9112687A FR2668855A1 FR 2668855 A1 FR2668855 A1 FR 2668855A1 FR 9112687 A FR9112687 A FR 9112687A FR 9112687 A FR9112687 A FR 9112687A FR 2668855 A1 FR2668855 A1 FR 2668855A1
- Authority
- FR
- France
- Prior art keywords
- electrodes
- transistors
- groups
- elementary
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 230000005669 field effect Effects 0.000 claims description 23
- 238000000926 separation method Methods 0.000 claims description 7
- 239000004020 conductor Substances 0.000 description 14
- 230000000694 effects Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/095—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Un dispositif conforme à l'invention comprend au moins deux groupes de transistors élémentaires (35A, 35B), comprenant chacun des transistors élémentaires disposés en une rangée, qui sont formés sur une puce de substrat (30) de façon à être parallèles et face à face. Chaque transistor dans un groupe (35A) et un transistor en regard dans l'autre groupe (35B) ont leurs premières électrodes principales (22a, 22b) formées d'un seul tenant, leurs secondes électrodes principales (23a, 23b) formées d'un seul tenant, et leurs électrodes de commande (24a, 24b) formées d'un seul tenant. Les premières électrodes principales (22a, 22b), les secondes électrodes principales (23a, 23b) et les électrodes de commande (24a, 24b) de tous les transistors élémentaires sont connectées à des plots d'électrodes communs respectifs (32, 33, 34), avec un seul plot pour chaque type d'électrode.
Description
DISPOSITIF A SEMICONDUCTEURS COMPORTANT
DEUX GROUPES DE TRANSISTORS ELEMENTAIRES
DISPOSES FACE A FACE
Cette invention concerne de façon générale un dispositif à semiconducteurs qui est utilisé principalement dans une bande micro- onde, et elle porte plus particuliè-
rement sur un dispositif à semiconducteurs comprenant une combinaison d'un ensemble de groupes de transistors élémen- taires, dans le but de fournir une puissance de sortie10 élevée.
Un dispositif à semiconducteurs comprenant des transistors à effet de champ (ou FET) au Ga As, qui est utilisé dans une bande de fréquence extrêmement élevée, par exemple dans une bande de fréquence de quelques gigahertz à15 environ dix gigahertz, comprend un certain nombre de transistors à effet de champ élémentairesou de groupes de transistors à effet de champ élémentaires,qui sont connec- tés en parallèle sur une seule puce, dans le but de fournir une puissance de sortie élevée.20 La figure 1 est une vue en plan d'un exemple d'un dispositif à semiconducteurs classique comprenant un groupe de transistors élémentaires disposés sur une puce Sur la figure 1, un ensemble de transistors à effet de champ élémentaires sont disposés sur une région active donnée qui est formée sur un substrat, par exemple en Ga As, avec des électrodes de drain 2 des transistors à effet de champ respectifs uniformément espacéespour donner une forme en 2 peigne Des premières extrémités respectives des électrodes
de drain 2 sont connectées à un plot d'électrodes de drain commun 3 De plus, un ensemble d'électrodes de source 4 sont disposées en forme de peigne sur la région active, 5 avec un écartement prédéterminé par rapport à des électro- des de drain 2 adjacentes Des premières extrémités respec-
tives des électrodes de source 4 sont connectées à un plot d'électrodes de source commun 5 Des électrodes de grille 6 sont disposées sur la région active, entre des électrodes10 de drain et de source adjacentes Des premières extrémités respectives des électrodes de drain 6 sont connectées à un
conducteur commun 7 qui est connecté à son tour à un plot d'électrodes de grille 8 Aux intersections des électrodes de source 4 et du conducteur de grille 7, les électrodes de15 source 4 passent au-dessus du conducteur 7, avec une couche isolante et un espace interposé entre eux.
Lorsque le dispositif à semiconducteurs décrit ci-dessus travaille sur un signal d'une fréquence de quel-
ques gigahertz à environ dix gigahertz,la longueur Lg, dans20 la direction du canal, de l'électrode de grille 6 de chacun des transistors à effet de champ élémentaires, est comprise entre environ 0, 4 pm et environ 0,7 pm, et la largeur Wg de chaque électrode de grille 6 est de 60-100 pm, ce qui fait que les composants parasites (par exemple la résistance de25 grille) qui ont des effets importants sur les caractéristi- ques du dispositif peuvent être réduits, et par conséquent on peut éviter une réduction du gain du dispositif. Dans le but d'obtenir une puissance de sortie élevée à partir d'un dispositif à semiconducteursclassique ayant la structure décrite ci- dessus, il est nécessaire d'augmenter la largeur de grille totale en donnant une
valeur élevée au produit de la largeur Wg de chaque élec- trode de grille 6 par le nombre d'électrodes de grille. Cependant, lorsqu'on désire obtenir une plus grande largeur35 de grille totale avec une faible largeur de chaque élec-
3 trode de grille 6, la puce a tendance à devenir excessive-
ment allongée en direction latérale Il est donc nécessaire de limiter la largeur de chaque électrode de grille Si on utilise une plus grande largeur de grille Wg pour chaque 5 électrode de grille, la phase du signal à l'extrémité de terminaison de l'électrode de grille s'écarte de la phase du signal à l'extrémité d'entrée (c'est-à-dire l'extrémité qui est connectée au conducteur de grille 7), ce qui fait que le signal est distordu.10 La figure 2 représente la structure d'un autre dispositif à semiconducteurs classique, qui a été proposé
dans le but d'éliminer les inconvénients décrits ci-dessus. Dans la structure qui est représentée sur la figure 2, la largeur Wg de l'électrode de grille de chaque transistor à15 effet de champ élémentaire est réduite à la moitié environ, c'est-à-dire de 30 pm à 50 j m, et la diminution de la puis-
sance de sortie qui est occasionnée par la réduction de la largeur Wg des électrodes de grille, est compensée par l'augmentation du nombre de groupes de transistors élémen-20 taires qui sont utilisés.
En se référant à la figure 2 et à la figure 3 qui montre une coupe selon la ligne Y 1-Y 1 sur la figure 2, on
note qu'un ensemble d'électrodes de drain 21 des transis- tors à effet de champ élémentaires sont disposées sur une25 région active prédéterminée qui est formée sur un substrat, par exemple en Ga As Les électrodes de drain 21 sont uni-
formément espacées les unes des autres, pour donner une forme en peigne Des premières extrémités respectives des électrodes de drain 21 sont connectées à des plots d'élec-
trodes de drain communs 31 associés De plus, un ensemble d'électrodes de source 41 sont formées sur la région active avec un écartement donné, et elles sont disposées entre des électrodes de drain 21 adjacentes Les électrodes de source sont disposées avec une forme en peigne et leurs premières
extrémités respectives sont connectées à un plot d'élec-
4 trodes de source commun 51 Des électrodes de grille 61 sont disposées entre des électrodes de drain et de source adjacentes 21 et 41 Des premières extrémités respectives des électrodes de grille 61 sont connectées à un conducteur 5 commun 71, qui est connecté à son tour à des plots d'élec- trodes de grille communs 81 Comme dans l'exemple qui est représenté sur la figure 1, également dans le cas de la figure 2, dans lequel le conducteur d'électrodes de grille 71 rencontre les électrodes de source 41, les électrodes de
source 41 passent au-dessus du conducteur 71 avec une cou- che isolante et un espace interposésentre eux.
La largeur Wg de chaque électrode de grille du dispositif à semiconducteurs de la figure 2 est réduite à environ la moitié de la largeur du dispositif de la figure15 1, et par conséquent l'écart de phase de signal entre l'extrémité d'entrée de chaque électrode de grille 61
(l'extrémité qui est connectée au conducteur 71) et l'ex- trémité terminale, est faible Par conséquent, le disposi-
tif présente des caractéristiques satisfaisantes, même à20 une fréquence extrêmement élevée de plusieurs gigahertz à environ dix gigahertz En outre, du fait qu'il existe deux
groupes 10 et 20 de transistors élémentaires, la réduction de la puissance de sortie qui pourrait être occasionnée par la réduction de la largeur Wg des électrodes de grille 61,25 peut être compensée de façon à permettre d'obtenir une puissance de sortie suffisamment élevée, même à une fré-
quence extrêmement élevée de quelques gigahertz à une dizaine de gigahertz. Le dispositif à semiconducteurs classique qui est
représenté sur la figure 2 a une structure dans laquelle les groupes de transistors élémentaires 10 et 20 sont dis-
posés en une rangée Par conséquent, si un certain nombre de groupes de transistors élémentaires sont disposés en une rangée dans le but de produire une puissance de sortie35 élevée, l'équilibre dimensionnel de la puce de substrat est rompu et la puce de substrat devient très longue Si la
puce devient allongée, elle a tendance à se casser aisément pendant la manipulation et également à se gauchir En outre, le nombre de fils de connexion pour l'application 5 d'un signal d'entrée augmente, ce qui introduit des varia- tions dans la longueur des fils de connexion, ces varia-
tions pouvant à leur tour occasionner des écarts de phase de signal De plus, du fait que le nombre des plots de connexion d'électrodes de grille 81 augmente, la capacité10 parasite augmente à cause de l'augmentation du nombre de plots de connexion de grilles 81 et de fils connectant
les électrodes de grille respectives aux plots de connexion de grilles 81, ce qui a pour effet de dégrader les caracté- ristiques à des fréquences élevées.15 Une structure d'un dispositif à transistors micro-onde à puissance de sortie élevée, avec des dimen-
sions équilibrées d'une puce de substrat, et avec un cer- tain nombre de transistors à effet de champ disposés sur la puce pour fournir une puissance de sortie élevée, est20 représentée par exemple dans la demande de brevet japonaise publiée N O SHO 60-37170 La structure de base de ce dispo-
sitif est représentée sur la figure 4 En se référant à la figure 4, on note que des électrodes de source 13 A, 13 B, 13 C et 13 D sont disposées sur un substrat 12 qui est prati-
quement carré Les électrodes de source sont disposées parallèlement aux côtés du substrat carré 12 Les électro-
des de source sont connectées à des plots d'électrodes de source associés 14 A, 14 B, 14 C et 14 D Des électrodes de drain 15 A, 15 B, 15 C et 15 D sont connectées à un plot30 d'électrodes de drain commun 16 qui se trouve dans une partie centrale du substrat 12 Des électrodes de grille
17 A, 17 B, 17 C et 17 D sont disposées de façon à être placées entre des électrodes de source et de drain qui sont mutuel-
lement adjacentes Les électrodes de grille 17 A et 17 D sont35 connectées par l'intermédiaire de conducteurs de connexion
6 de grilles associés 17 A et 18 B à un premier plot d'électro-
des de grille 19 A, tandis que les électrodes de grille 17 B et 17 C sont connectées par l'intermédiaire de conducteurs de connexion de grilles associés 18 B et 18 C à un second 5 plot d'électrodes de grille 19 B. La puce de substrat du dispositif à semiconduc- teurs qui est décrit dans cette demande de brevet japonaise publiée N O SHO 60-37170, qui a la structure représentée sur la figure 4, est carrée, et par conséquent la tendance du10 substrat à se rompre ou à se gauchir est notablement réduite en comparaison avec le dispositif à semiconducteurs qui est représenté sur la figure 2 Cependant, du fait que cer- tains transistors à effet de champ (par exemple des tran- sistors à effet de champ des groupes A et C) sont orientés15 perpendiculairement aux transistors à effet de champ restants (par exemple les transistors à effet de champ des groupes B et D) sur le substrat 12, les transistors à effet de champ qui sont disposés dans une direction et ceux qui sont disposés dans la direction perpendiculaire sont trai-20 tés, par exemple gravés, différemment, à cause de la diffé- rence d'orientation cristalline En outre, des contraintes qu'une pellicule de protection de surface applique à des transistors à effet de champ orientés dans des directions différentes, sont différentes Ceci fait que la tension de25 seuil de grille des transistors à effet de champ des grou- pes A et C diffère de celle des transistors à effet de
champ des groupes B et D De plus, cette structure exige que le plot d'électrodes de drain 16 soit grand, ce qui fait que l'aire du substrat doit être élevée.30 Le but de la présente invention est d'éliminer tous les problèmes décrits ci-dessus, en procurant un dis-
positif à semiconducteurs qui comprend un certain nombre de transistors, tels que des transistors à effet de champ, disposés sur une puce ayant des dimensions longitudinales35 et latérales équilibrées, avec les nombres de plots de 7 connexion et de fils de connexion minimisés, de façon à
réduire la capacité qui est formée par des plots et des fils de connexion Conformément à la présente invention, on réduit la largeur Wg de la grille d'un transistor élémen- 5 taire, de façon à minimiser des écarts de phase du signal d'entrée, et également la résistance de grille Le dispo-
sitif à semiconducteurs qui est proposé peut ainsi fournir une puissance de sortie élevée en hyperfréquences. Conformément à la présente invention, au moins deux groupes de transistors élémentaires, comprenant chacun des transistors élémentaires disposés en une rangée, sont
disposés parallèlement, face à face, avec chaque transistor dans un groupe situé face à un transistor dans l'autre groupe, sur une puce de substrat, avec des premières élec-15 trodes principales de transistors élémentaires respectifs des groupes connectées directement à un seul plot de pre-
mières électrodes principales, avec des secondes électrodes principales des transistors élémentaires respectifs des groupes connectées directement à un seul plot de secondes20 électrodes principales, et avec des électrodes de commande des transistors élémentaires respectifs des groupes connec-
tées en commun à un seul plot d'électrodes de commande, au moyen d'un pont d'air. Dans un dispositif à semiconducteurs conforme à l'invention, un ensemble de groupes de transistors élémen- taires sont disposés en parallèle de façon à être face à face Par conséquent, la dimension latérale de la puce de substrat <c'est-à-dire la dimension de la puce dans la direction dans laquelle les transistors élémentaires sont30 disposés) est réduite, ce qui fait que l'équilibre entre les dimensions longitudinale et latérale de la puce est amélioré En outre, du fait qu'un signal d'entrée est appliqué aux électrodes de commande des groupes de transis- tors élémentaires par l'intermédiaire d'un plot de conne-35 xion commun, le nombre de plots de connexion qui sont 8 nécessaires n'augmente pas Au lieu de cela, le nombre de plots de connexion est inférieur à la moitié du nombre de plots de connexion qui sont nécessaires pour un dispositif ayant des groupes de transistors élémentaires disposés 5 d'une manière classique Par conséquent, le degré d'inté- gration de composants sur une puce augmente En outre, du
fait que les électrodes de commande sont connectées au plot de connexion associé par l'intermédiaire d'un pont d'air, on peut éviter une augmentation de la capacité électrosta-10 tique entre des conducteurs pour les électrodes de commande et la masse, et on peut éviter une dégradation des caracté-
ristiques du dispositif aux fréquences élevées Une telle dégradation des caractéristiques serait par ailleurs occa- sionnée par une augmentation de la capacité correspondant15 au champ de dispersion, qui se produirait si les électrodes de grille étaient interconnectées par des conducteurs
formés sur le substrat On peut donc obtenir un gain élevé en hyperfréquences. D'autres caractéristiques et avantages de l'in-
vention seront mieux compris à la lecture de la description qui va suivre d'un mode de réalisation, donné à titre
d'exemple non limitatif La suite de la description se réfère aux dessins annexés dans lesquels: La figure 1 est une vue en plan d'un premier
exemple de dispositif à semiconducteurs classique.
La figure 2 est une vue en plan d'un second exemple de dispositif à semiconducteurs classique.
La figure 3 est une coupe selon la ligne Y -Y de la figure 2.
La figure 4 est une vue en plan d'un troisième exemple d'un dispositif à semiconducteurs classique.
La figure 5 est une vue en plan d'un dispositif à semiconducteurs conforme à un mode de réalisation de la présente invention.35 La figure 6 est une coupe selon la ligne X 1-X 1 de
9 la figure 5.
La figure 7 est une coupe selon la ligne X 2-X 2 de la figure 5.
La figure 8 est une coupe selon la ligne X 3-X 3 de la figure 5. On va maintenant considérer les figures 5 à 8 pour décrire un mode de réalisation de l'invention Un premier groupe de transistors élémentaires 35 A, comprenant un ensemble de transistors élémentaires disposés en une10 rangée, et un second groupe de transistors élémentaires B, comprenant un ensemble de transistors élémentaires disposés en une rangée, sont formés sur des régions actives prédéterminées associées qui sont formées sur un substrat 30, par exemple en Ga As Les transistors élémentaires peuvent être par exemple des transistors à effet de champ. Les groupes de transistors élémentaires sont formés en parallèle, face à face, avec des transistors élémentaires dans le groupe 35 A disposés face à leurs transistors élé- mentaires associés respectifs dans le groupe 35 B Dans le20 mode de réalisation qui est représenté, et comme le mon- trent les figures 6, 7 et 8, la région active 48 sur laquelle est formé le premier groupe de transistors élé- mentaires 35 A, et la région active 49 sur laquelle est formé le second groupe de transistors élémentaires 35 B,25 sont séparées par la formation de ces régions sous la forme de mésas ("séparation par mésas") Selon une variante, on peut séparer les régions actives par une région d'isolation formée par implantation ionique ("séparation par implanta- tion").30 Un ensemble d'électrodes de drain 22 a du premier groupe de transistors élémentaires 35 A et un ensemble d'électrodes de drain 22 b du second groupe de transistors élémentaires 35 B sont disposés sur les régions actives respectives, avec une distance mutuelle égale Comme on le voit sur la figure 6, les électrodes de drain 22 a sont
connectées à leurs électrodes de drain associées respecti-
ves 22 b, à un emplacement situé entre les régions 48 et 49, et les électrodes de drain qui sont ainsi mutuellement connectées sont connectées à un plot d'électrodes de drain 5 commun 32, au niveau des extrémités des électrodes 22 a Les
électrodes de drain 22 a et 22 b sont ainsi disposées selon une configuration en peigne.
Un ensemble d'électrodes de source 23 a du premier groupe de transistors élémentaires 35 A et un ensemble d'électrodes de source 23 b du second groupe de transistors élémentaires 35 B, sont également disposés sur les régions actives avec une distance mutuelle égale Comme on le voit
sur la figure 8, les électrodes de source 23 a et leurs électrodes de source associées respectives 23 b sont connec-
tées ensemble à un emplacement qui se trouve entre les régions actives 48 et 49, et les électrodes de source ainsi connectées sont connectées à un plot d'électrodes de source commun 33 au niveau des extrémités des électrodes de source 23 b Les électrodes de source sont donc disposées en une
configuration en peigne.
Des électrodes de grille 24 a du premier groupe de transistors élémentaires 35 A, et des électrodes de grille 24 b du second groupe de transistors élémentaires 35 B, sont respectivement disposées entre les électrodes de drain 22 a et leurs électrodes de source associées 23 a, et entre les électrodes de drain 22 b et leurs électrodes de source associées 23 b Comme on le voit sur la figure 7, les électrodes de grille mutuellement associées 24 a et 24 b sont mutuelle- ment connectées entre les régions 48 et 49 Pour que ce30 dispositif à semiconducteurs puisse être utilisé en hyper- fréquences, à des fréquences de quelques gigahertz à une dizaine de gigahertz, la longueur Lg de chacune des élec- trodes de grille 24 a et 24 b dans la direction des canaux est comprise entre environ 0,4 pm et environ 0,7 pim, et35 elle est habituellement d'environ 0,5 pim, et la largeur Wg il est comprise entre 30 pm et 50 pum, ce qui est du même ordre de grandeur que pour les électrodes de grille 61 du dispo- sitif à semiconducteurs classique qui est représenté sur la figure 2. 5 Les points de connexion des électrodes de grille 24 a et 24 b sont connectés en commun au moyen d'un premier pont d'air 26, et le premier pont d'air 26 est connecté par des seconds ponts d'air 27 à un plot d'électrodes de grille 34 Le plot d'électrodes de grille 34 est entouré par le plot d'électrodes de source 33 en étant électriquement isolé de ce dernier L'aire de section droite des ponts d'air 26 et 27 est notablement supérieure à celle de chaque électrode de grille, et elle est habituellement d'environ
4-5 pm x 1-2 pm.
Avec la configuration décrite ci-dessus, un signal d'entrée est appliqué par exemple au plot d'électro-
des de grille 34 et est ensuite appliqué en parallèle aux transistors à effet de champ respectifs des groupes de transistors 35 a et 35 b par l'intermédiaire des ponts d'air20 27 et 26 Un signal amplifié est prélevé par exemple sur le plot d'électrodes de drain 32.
Comme décrit ci-dessus et conformément à la pré- sente invention, plus de deux groupes de transistors élé-
mentaires, comprenant chacun une rangée d'un ensemble de25 transistors élémentaires, sont disposés en parallèle, face à face, avec les groupes de transistors élémentaires face à face isolés par des techniques de séparation par mésas ou de séparation par implantation, et un signal d'entrée est appliqué au dispositif à semiconducteurs à un emplacement30 situé entre les groupes de transistors élémentaires face à face Cette structure permet de réduire la largeur de la grille de chaque transistor élémentaire Ainsi, en compa- raison avec des dispositifs à semiconducteurs classiques comme celui qui est représenté sur la figure 2, dans les-35 quels des groupes de transistors élémentaires sont disposés 12 en une rangée pour permettre une réduction de la largeur de chaque électrode de grille, la dimension longitudinale de la puce (c'est-à-dire la dimension dans la direction de la rangée des transistors élémentaires) est pratiquement 5 réduite de moitié L'équilibre entre les dimensions longitudinale et latérale de la puce est donc amélioré, ce qui
réduit considérablement les risques de cassure de puces pendant la manipulation ou les risques de gauchissement de puces En outre, conformément à la présente invention, tous10 les transistors élémentaires sont orientés de façon simi- laire, et par conséquent, en comparaison avec des disposi-
tifs à semiconducteurs classiques tels que celui représenté sur la figure 4, dans lesquels des transistors élémentaires sont disposés le long des côtés respectifs d'une puce de15 substrat, les conditions de traitement dans la formation de transistors élémentaires respectifs sont uniformes, et la contrainte qui est appliquée par une pellicule de protec- tion formée sur les transistors à effet de champ respectifs est également uniforme, ce qui a pour effet de réduire20 considérablement des variations de diverses caractéristi- ques électriques, telles que des variations des tensions de
seuil de transistors élémentaires. Conformément à l'invention, du fait qu'un signal d'entrée est appliqué aux transistors élémentaires respec-
tifs par l'intermédiaire de connexions situées entre les groupes mutuellement parallèles et face à face, le nombre
de plots de connexion est réduit de moitié en comparaison avec des dispositifs classiques, et par conséquent le degré d'intégration de composants sur la puce est considérable-30 ment amélioré.
De plus, conformément à l'invention la largeur Wg de l'électrode de grille de chaque transistor élémentaire
est réduite à environ la moitié de celle de l'électrode de grille dans le dispositif à semiconducteurs classique qui35 est représenté sur la figure 1, ce qui fait que la résis-
13 tance de grille de chaque transistor élémentaire est ré-
duite de moitié En outre, du fait que la connexion du plot d'électrodes de grille 34 vers les électrodes de grille 24 a et 24 b est établie au moyen d'une configuration de pont 5 d'air, on évite une augmentation de la capacité électro- statique par rapport à la masse, et on peut éviter simulta-
nément une réduction du gain qui serait occasionnée par une augmentation de la capacité due au champ de dispersion, qui se manifesterait si le conducteur d'électrodes de grille 7110 (figures 2 et 3) était utilisé Il en résulte qu'on obtient un gain élevé en hyperfréquences, dans une gamme de quel-
ques gigahertz à une dizaine de gigahertz. On a décrit l'invention en considérant un mode de réalisation dans lequel des transistors élémentaires sont
des transistors à effet de champ, mais il faut noter que l'invention s'applique également à des dispositifs à semi-
conducteurs comprenant des transistors élémentaires bipo- laires. Il va de soi que de nombreuses modifications
peuvent être apportées au dispositif décrit et représenté, sans sortir du cadre de l'invention.
Claims (6)
1 Dispositif à semiconducteurs, caractérisé en ce qu'il comprend: une puce de substrat ( 30); au moins deux groupes de transistors élémentaires ( 35 A, 35 B), com- 5 prenant chacun un ensemble de transistors élémentaires disposés en une rangée rectiligne sur la puce de substrat ( 30), ces deux groupes ( 35 A, 35 B) étant disposés face à face, de façon parallèle, avec les groupes de transistors respectifs électriquement séparés les uns des autres; et en10 ce que la première électrode principale ( 22 a), la seconde électrode principale ( 23 a) et l'électrode de commande ( 24 a) de chaque transistor dans un groupe ( 35 A) et la première électrode principale ( 22 b), la seconde électrode principale ( 23 b) et l'électrode de commande ( 24 b) d'un transistor dans l'autre groupe ( 35 B), faisant face au groupe mentionné en premier, sont respectivement formées d'un seul tenant; les premières électrodes principales ( 22 a, 22 b) des transistors élémentaires de tous les groupes ( 35 A, 35 B) sont directe- ment connectées à un seul plot de premières électrodes principales ( 32); les secondes électrodes principales ( 23 a, 23 b) des transistors élémentaires de tous les groupes ( 35 A, B) sont directement connectées à un seul plot de secondes électrodes principales ( 33); et les électrodes de commande ( 24 a, 24 b) des transistors élémentaires de tous les groupes ( 35 A, 35 B) sont connectées par l'intermédiaire d'un pont d'air commun ( 26) à un seul plot d'électrodes de commande
( 34).
2 Dispositif à semiconducteurs selon la reven- dication 1, caractérisé en ce que les transistors élémen-
taires sont des transistors à effet de champ, les premières électrodes principales ( 22 a, 22 b) sont des électrodes de drain, les secondes électrodes principales ( 23 a, 23 b) sont
des électrodes de source, et les électrodes de commande ( 24 a, 24 b) sont des électrodes de grille.
3 Dispositif à semiconducteurs selon la reven-
dication 1, caractérisé en ce que les transistors élémen-
taires sont des transistors bipolaires, les premières électrodes principales sont des électrodes de collecteur, les secondes électrodes principales sont des électrodes d'émetteur, et les électrodes de commande sont des électro- des de base.
4 Dispositif à semiconducteurs selon la reven- dication 1, caractérisé en ce que chaque électrode de com-
mande ( 24 a, 24 b) a une longueur Lg de 0,4 pm à 0,7 pm, et10 une largeur Wg de 30 pm à 50 pm.
Dispositif à semiconducteurs selon la reven- dication 1, caractérisé en ce que la puce de substrat ( 30) consiste en Ga As, et les transistors élémentaires des groupes de transistors élémentaires respectifs ( 35 A, 35 B)15 sont formés sur des régions actives respectives ( 48, 49), ces régions actives étant formées sur la puce de substrat
( 30) avec une séparation électrique entre elles.
6 Dispositif à semiconducteurs selon la reven- dication 5, caractérisé en ce que les régions actives ( 48,
49) sont mutuellement séparées électriquement au moyen d'une séparation par mésas.
7 Dispositif à semiconducteursselon la reven- dication 5, caractérisé en ce que les régions actives ( 48, 49) sont mutuellement séparées électriquement au moyen
d'une séparation par implantation.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2298679A JPH04171734A (ja) | 1990-11-02 | 1990-11-02 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2668855A1 true FR2668855A1 (fr) | 1992-05-07 |
| FR2668855B1 FR2668855B1 (fr) | 1995-02-03 |
Family
ID=17862875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9112687A Expired - Fee Related FR2668855B1 (fr) | 1990-11-02 | 1991-10-15 | Dispositif a semiconducteurs comportant deux groupes de transistors elementaires disposes face a face. |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5185534A (fr) |
| JP (1) | JPH04171734A (fr) |
| FR (1) | FR2668855B1 (fr) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06244216A (ja) * | 1992-12-21 | 1994-09-02 | Mitsubishi Electric Corp | Ｉｐｇトランジスタ及びその製造方法，並びに半導体集積回路装置及びその製造方法 |
| JPH06333954A (ja) * | 1993-05-26 | 1994-12-02 | Mitsubishi Electric Corp | 電界効果トランジスタ及びその製造方法 |
| JP2580966B2 (ja) * | 1993-08-05 | 1997-02-12 | 日本電気株式会社 | 半導体装置 |
| US6081006A (en) * | 1998-08-13 | 2000-06-27 | Cisco Systems, Inc. | Reduced size field effect transistor |
| US6530068B1 (en) * | 1999-08-03 | 2003-03-04 | Advanced Micro Devices, Inc. | Device modeling and characterization structure with multiplexed pads |
| JP3712111B2 (ja) | 2001-03-30 | 2005-11-02 | ユーディナデバイス株式会社 | 電力増幅用半導体装置 |
| US6774416B2 (en) * | 2001-07-16 | 2004-08-10 | Nanowave, Inc | Small area cascode FET structure operating at mm-wave frequencies |
| DE112007000161B4 (de) * | 2006-07-12 | 2009-10-29 | Kabushiki Kaisha Toshiba | Multifinger-FET für Hochfrequenz |
| JP2012023212A (ja) * | 2010-07-14 | 2012-02-02 | Sumitomo Electric Ind Ltd | 半導体装置 |
| US9698144B2 (en) | 2015-08-19 | 2017-07-04 | Raytheon Company | Field effect transistor having loop distributed field effect transistor cells |
| US9685438B2 (en) * | 2015-08-19 | 2017-06-20 | Raytheon Company | Field effect transistor having two-dimensionally distributed field effect transistor cells |
| JP6268132B2 (ja) * | 2015-08-28 | 2018-01-24 | 株式会社東芝 | 高周波半導体装置 |
| JP6854985B2 (ja) * | 2018-11-30 | 2021-04-07 | 三菱電機株式会社 | 半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3969745A (en) * | 1974-09-18 | 1976-07-13 | Texas Instruments Incorporated | Interconnection in multi element planar structures |
| EP0006003A1 (fr) * | 1978-05-31 | 1979-12-12 | The Secretary of State for Defence in Her Britannic Majesty's Government of the United Kingdom of Great Britain and | Dispositifs à effet de champ et procédé pour leur fabrication |
| GB2098564A (en) * | 1981-04-02 | 1982-11-24 | Sherwood Tool Inc | Rotary conveyor load receiver |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3737743A (en) * | 1971-12-23 | 1973-06-05 | Gen Electric | High power microwave field effect transistor |
| US4104672A (en) * | 1976-10-29 | 1978-08-01 | Bell Telephone Laboratories, Incorporated | High power gallium arsenide schottky barrier field effect transistor |
| US4313126A (en) * | 1979-05-21 | 1982-01-26 | Raytheon Company | Field effect transistor |
| JPS62274669A (ja) * | 1986-05-22 | 1987-11-28 | Nec Corp | ガリウム砒素電界効果形半導体装置 |
| US5025296A (en) * | 1988-02-29 | 1991-06-18 | Motorola, Inc. | Center tapped FET |
| US4996582A (en) * | 1988-09-14 | 1991-02-26 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor for microstrip mounting and microstrip-mounted transistor assembly |
| US5023677A (en) * | 1990-05-02 | 1991-06-11 | Texas Instruments Incorporated | Low parasitic FET topology for power and low noise GaAs FETs |
| US5084750A (en) * | 1991-02-20 | 1992-01-28 | Raytheon Company | Push-pull heterojunction bipolar transistor |
-
1990
- 1990-11-02 JP JP2298679A patent/JPH04171734A/ja active Pending
-
1991
- 1991-06-03 US US07/709,161 patent/US5185534A/en not_active Expired - Fee Related
- 1991-10-15 FR FR9112687A patent/FR2668855B1/fr not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3969745A (en) * | 1974-09-18 | 1976-07-13 | Texas Instruments Incorporated | Interconnection in multi element planar structures |
| EP0006003A1 (fr) * | 1978-05-31 | 1979-12-12 | The Secretary of State for Defence in Her Britannic Majesty's Government of the United Kingdom of Great Britain and | Dispositifs à effet de champ et procédé pour leur fabrication |
| GB2098564A (en) * | 1981-04-02 | 1982-11-24 | Sherwood Tool Inc | Rotary conveyor load receiver |
Non-Patent Citations (1)
| Title |
|---|
| E. M. BASTIDA ET G. DONZELLI: "Airbridge Gate FET for GaAs Monolithic Circuits", IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, vol. MIT-33, no. 12, December 1985 (1985-12-01), NEW YORK US, pages 15851 - 1590 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US5185534A (en) | 1993-02-09 |
| JPH04171734A (ja) | 1992-06-18 |
| FR2668855B1 (fr) | 1995-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2668855A1 (fr) | Dispositif a semiconducteurs comportant deux groupes de transistors elementaires disposes face a face. | |
| EP0551038B1 (fr) | Protection générale d'un circuit intégré contre les surcharges permanentes et décharges électrostatiques | |
| FR2524714A1 (fr) | Transistor a couche mince | |
| FR2494499A1 (fr) | Structure plane pour dispositifs semi-conducteurs a haute tension | |
| FR2776837A1 (fr) | Architecture de bus a transistor mosfet de puissance a couplage de champ, utilisant la technologie a tranchees | |
| FR2744835A1 (fr) | Circuit integre de puissance haute tension avec fonctionnement a decalage de niveau et sans traversee metallique | |
| FR2727585A1 (fr) | Amplificateur distribue pour signaux hyperfrequences a large bande | |
| EP3545551B1 (fr) | Circuit integre forme d'un empilement de deux puces connectees en serie | |
| EP0150140A2 (fr) | Circuit de polarisation d'un transistor à effet de champ | |
| FR2636473A1 (fr) | Transistor a effet de champ pour montage micro-bande et structure a transistors de type micro-bande | |
| FR2911005A1 (fr) | Transistor mos adapte a la tenue de forts courants | |
| FR2738953A1 (fr) | Resistance diffusee definie par du silicium polycristallin | |
| FR2496342A1 (fr) | Dispositif semi-conducteur du type metal-oxyde-semi-conducteur et son procede de fabrication | |
| FR2741999A1 (fr) | Dispositif integrant un transistor bipolaire dit a grille isolee et son circuit de commande | |
| FR2983640A1 (fr) | Matrice de detection compacte a conditions de polarisation ameliorees | |
| FR2635929A1 (fr) | Dispositif a semi-conducteur possedant un circuit de protection contre les courts-circuits | |
| FR2651375A1 (fr) | Structure de grille de commande pour un dispositif semiconducteur a transistor a effet de champ. | |
| FR2536910A1 (fr) | Transistor a effet de champ a double grille de haute puissance | |
| FR3074961A1 (fr) | Dispositif electronique de protection contre les decharges electrostatiques | |
| US4801802A (en) | Imaging, device, elements and systems | |
| EP3588556B1 (fr) | Composant électronique discret comprenant un transistor | |
| FR3011121A1 (fr) | Assemblage de puces de circuits integres comprenant un composant de protection contre les surtensions | |
| EP3772753A1 (fr) | Dispositif de protection | |
| EP2495764B1 (fr) | Matrice de détection à conditions de polarisation améliorées et procédé de fabrication | |
| FR2904473A1 (fr) | Dispositif de protection d'un circuit integre contre les decharges electrostatiques |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |