JPH06104613A - 高周波半導体装置 - Google Patents

高周波半導体装置

Info

Publication number
JPH06104613A
JPH06104613A JP4275266A JP27526692A JPH06104613A JP H06104613 A JPH06104613 A JP H06104613A JP 4275266 A JP4275266 A JP 4275266A JP 27526692 A JP27526692 A JP 27526692A JP H06104613 A JPH06104613 A JP H06104613A
Authority
JP
Japan
Prior art keywords
matching circuit
high frequency
line
impedance
low impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4275266A
Other languages
English (en)
Inventor
Seiichi Tsuji
聖一 辻
Koji Fujioka
孝司 藤岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4275266A priority Critical patent/JPH06104613A/ja
Publication of JPH06104613A publication Critical patent/JPH06104613A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【構成】 金属製容器1内に電界効果トランジスタ2が
設けられ、低インピーダンス部の整合回路7,9は、高
誘電体基板3,5上に形成され、低インピーダンス線路
7a,9aの次にはU字形のインピーダンス線路7b,
9bが形成され、該U字形線路間の金ワイヤ14の接続
位置を変えることにより、インピーダンス線路7b,9
bの線路長を調整する。 【効果】 特性のばらつきの大きな高出力、高周波半導
体装置において、微調によって特性のばらつきを抑える
ことができ、歩留りよく生産することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、高周波半導体装置に関
し、特に金属製容器内に、電界効果トランジスタとイン
ピーダンス整合回路とを有する内部整合型のものに関す
る。
【0002】
【従来の技術】従来、上記のような高周波半導体装置と
しては、例えば図6に示すようなものがある。この高周
波半導体装置は、金属製容器1を有し、その内部中央に
高周波電界効果トランジスタ2が配置されている。この
トランジスタ2は、図示していないが、内部にゲートフ
ィンガーと、ソースと、ドレインとからなる単位トラン
ジスタを複数有しており、何個かの単位トランジスタに
1つのゲートパッド、ソースパッド、ドレインパッドが
設けられている。
【0003】ゲートパッド側には、2枚の誘電体基板
3,4が配置され、これら基板上には入力側整合回路
7,8が形成されている。これら整合回路7,8間は金
ワイヤ13を介して接続されており、整合回路8は金ワ
イヤ13を介して、金属容器に設けた入力端子11に接
続されている。また整合回路7は金ワイヤ13を介して
電界効果トランジスタ2のゲートパッドに接続されてい
る。従って、入力端子11から入力された高周波電力
は、入力整合回路8,7によって電界効果トランジスタ
2の入力インピーダンスに等しいインピーダンスに変換
されてトランジスタ2に供給される。
【0004】トランジスタ2のドレインパッド側には、
2枚の誘電体基板5,6が配置され、これら基板上には
出力側整合回路9,10が形成されている。これら整合
回路9,10間は金ワイヤ13を介して接続されてお
り、整合回路10は金ワイヤ13を介して、金属容器に
設けた出力端子12に接続されている。また、整合回路
9は金ワイヤ13を介して電界効果トランジスタ2のド
レインパッドに接続されている。従って、電界効果トラ
ンジスタ2で増幅された高周波電力は、出力整合回路
9,10によって所望のインピーダンス、例えば、50
Ωに変換され、出力端子12に供給される。
【0005】入出力整合回路7,8,9,10はインピ
ーダンス変換線路で形成されているが、電界効果トラン
ジスタ2のインピーダンスのばらつき、および組立精度
のばらつきなどによる高周波半導体装置の特性のばらつ
きを調整する調整用島パターン17a,17b,18
a,18bがインピーダンス変換線路近傍に形成されて
いる。一般に、電界効果トランジスタ2の入出力インピ
ーダンスが低い場合、トランジスタ近傍の誘電体基板
は、高誘電率基板で形成されている。
【0006】
【発明が解決しようとする課題】近年、高周波半導体装
置の高周波化,高出力化が図られており、電界効果トラ
ンジスタ2内に設けられている単位トランジスタの数が
増加している。その結果、各単位トランジスタのゲート
幅を合計したトータルゲート幅が大きくなっており、入
力インピーダンスは低くなっている。これに伴い、電界
効果トランジスタ2近傍の誘電体基板3,5上に形成さ
れたインピーダンス変換線路7,9は、低インピーダン
ス線路となり、線路幅Wは長く、線路長l(エル)は短
く形成されており、誘電体基板は線路幅方向に長く、線
路長方向に短い形となっている。
【0007】一般に、高周波半導体装置の特性のばらつ
きに影響するのは低インピーダンス帯域であり、そのた
め誘電体基板3,5が上記形状をしているため、基板製
造精度のばらつき、組立時のばらつき等による特性のば
らつきが大きくなるという問題点があった。
【0008】この発明は上記のような問題点を解消する
ためになされたもので、低インピーダンス線路部分での
特性のばらつきをなくすことのできる高周波半導体装置
を得ることを目的としている。
【0009】
【課題を解決するための手段】この発明に係る高周波半
導体装置は、特性に敏感な低インピーダンス線路整合回
路内に位相調整回路を設けたものである。この発明は、
上記位相調整回路として、電界効果トランジスタから見
て誘電体基板上に低インピーダンス線路の次に隣接して
U字形インピーダンス線路を形成したものである。
【0010】この発明は、上記位相調整回路として、電
界効果トランジスタから見て誘電体基板上に低インピー
ダンス線路の次に隣接してL字型インピーダンス線路を
形成し、L字型インピーダンス線路の低インピーダンス
線路側の一辺は低インピーダンス線路の信号伝達方向に
形成し、もう一辺はそれと直角に誘電体基板の端に形成
したものである。
【0011】この発明は、上記位相調整回路として、電
界効果トランジスタから見て誘電体基板上に低インピー
ダンス線路の次に隣接して2本のインピーダンス線路を
並行して形成したものである。この発明は、上記位相調
整回路として、電界効果トランジスタから見て誘電体基
板上に低インピーダンス線路の次に隣接してインピーダ
ンス線路を形成し、該線路上に容量可変形マイクロチッ
プコンデンサを配置し、コンデンサの上面電極は金ワイ
ヤによって接地したものである。
【0012】
【作用】この発明においては、特性に敏感な低インピー
ダンス線路整合回路内に位相調整回路を設けたので、低
インピーダンス線路部分での基板製造精度のばらつき,
組立時のばらつき等による特性のばらつきを微調整によ
り調整できる。この発明においては、低インピーダンス
線路に隣接して、U字形インピーダンス線路のU字部分
を金ワイヤでショートカットすることにより、入力信号
の位相を調整する。
【0013】この発明では、誘電体基板端に形成された
L字線路の一辺への他の誘電体基板上の線路からの金ワ
イヤの接続位置を変えることにより、入力信号の位相を
調整する。この発明では、低インピーダンス線路に隣接
して形成されている2本のインピーダンス線路におい
て、一方の線路より他方の線路への金ワイヤの接続位置
を変えることにより、入力信号の位相を調整する。この
発明では、低インピーダンス線路に隣接して形成されて
いるインピーダンス線路上に配置された容量可変型マイ
クロチップコンデンサの容量を変えることにより、入力
信号の位相を調整する。
【0014】
【実施例】以下この発明の実施例を図について説明す
る。 実施例1.図1はこの発明の第1の実施例による高周波
半導体装置を示す。金属製容器1の中央部に電界効果ト
ランジスタ2が配置されており、入力側には高誘電体基
板3と誘電体基板4が配置されており、各基板3,4上
には、入力整合回路7,8が形成されている。また、出
力側にも、高誘電体基板5,誘電体基板6が配置されて
おり、各基板5,6上には、出力整合回路9,10が形
成されている。金属製容器1の入出力部には、入出力端
子11,12が形成されており、これら入出力端子1
1,12,入力整合回路7,8,出力整合回路9,1
0,電界効果トランジスタ2は、金ワイヤ13で電気的
に接続されている。
【0015】高誘電体基板3上の整合回路7は、低イン
ピーダンス線路7aとU字形インピーダンス線路7bと
で形成されている。また、出力側の高誘電体基板5上の
整合回路9は、低インピーダンス線路9aとU字形イン
ピーダンス線路9bとで、形成されている。
【0016】入力端子11より入力された高周波電力
は、整合回路8,7を通り、所望のインピーダンスに変
換されて電界効果トランジスタ2へ入力される。増幅さ
れた高周波電力は、整合回路9,10を通り所望のイン
ピーダンスに変換されて出力端子12により出力され
る。トランジスタ2へ入力される高周波電力の位相は、
該トランジスタ2直前の低インピーダンス部に設けられ
ているU字形インピーダンス線路7bの長さを金ワイヤ
14により調整することにより調整することができる。
ここで、トランジスタ2は、トータルゲート幅10.5
mm、全幅が2.5mmあり、誘電体基板4,6は比誘電率
10、厚さ0.4mmのものを、また誘電体基板3,5
は、比誘電率37.9、厚さが0.2mmのものを使用し
ている。
【0017】このように本実施例1では、低インピーダ
ンス線路部分9aでの基板製造精度のばらつき、組立時
のばらつき等による特性のばらつきをU字形線路7bの
金ワイヤ14による接続位置を変えることによって信号
の位相を微調整することにより調整することができる。
【0018】実施例2.図2は本発明の第2の実施例に
よる高周波半導体装置を示す。上記第1の実施例では、
信号の位相調整をU字形インピーダンス線路の線路長の
調整で行ったが、本実施例2ではU字形線路を形成でき
ない場合等に、L字形インピーダンス線路の線路長を調
整することによって、位相調整を行う。
【0019】即ち図2に示す本実施例2では、高誘電体
基板3,5上に形成された整合回路7,9において、低
インピーダンス線路7a,9aの次にL字形インピーダ
ンス線路7c,9cが形成されており、誘電体基板4,
6上の整合回路8,10からL字形インピーダンス線路
7c,9cへの金ワイヤ14の接続位置を変えることに
より、L字形インピーダンス線路の線路長を調整するこ
とができる。
【0020】実施例3.図3は本発明の第3の実施例に
よる高周波半導体装置を示す。本実施例3では、高周波
電力の位相を、低インピーダンス部に設けられた2本の
インピーダンス線路において、その2本の線路を接続す
る位置を変えて線路長を調整することによって調整する
ものである。
【0021】即ち図3に示す本実施例3では、高誘電体
基板3,5上に形成された整合回路7,9において、低
インピーダンス線路7a,9aに隣接してそれぞれ2本
のインピーダンス線路7d,7e,9d,9eが配置さ
れ、これらの線路は、狭い隙間をもって配置されてい
る。この線路7dと7e、9dと9eはそれぞれ金ワイ
ヤ14で接続されており、この金ワイヤ14の接続位置
を変えることによって、インピーダンス線路7d,7e
からなる線路の長さ,およびインピーダンス線路9d,
9eからなる線路の長さを調整することができる。
【0022】実施例4.図4は本発明の第4の実施例に
よる高周波半導体装置を示す。本実施例4では、高周波
電力の位相を低インピーダンス部に設けられた容量可変
型マイクロチップコンデンサの容量を変えることによっ
て調整するものである。
【0023】即ち図4において、高誘電体基板3,5上
に形成された整合回路7,9において、低インピーダン
ス線路7a,7bに隣接して形成されたインピーダンス
線路7f,9f上に可変容量型マイクロチップコンデン
サ15a,15bが設けられ、このコンデンサの上面電
極は基板上に形成されたグランドパッド16a,16b
と金ワイヤ14によって接続されている。グランドパッ
ド16a,16bは、スルーホール(図示せず)によっ
て接地されている。コンデンサ部分の拡大図を図5に示
すように、コンデンサ上面電極としては、複数の面積の
異なる電極15a1 〜15a5 が設けられており、金ワ
イヤ14によって、グランドパッド16aと接続される
電極を、これらのうちから選択することにより該線路7
fに負荷される容量を変えることができ、これにより高
周波電力の位相を調整することができる。なお上記の各
実施例では、いずれも金属製容器1内に1つのトランジ
スタ2を設けた場合を示したが、これは複数のトランジ
スタを設けるようにしてもよい。
【0024】
【発明の効果】以上のように、本発明によれば、高出
力,高周波の信号の増幅を行う高周波半導体装置におい
て、低インピーダンス整合回路部に位相調整回路を設け
たので、この位相調整回路を微調することにより信号の
位相を調整することができ、組立時のばらつき、及びト
ランジスタ等のばらつきによる特性のばらつきを調整す
ることができる効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施例による高周波半導体装置
の平面図である。
【図2】本発明の第2の実施例による高周波半導体装置
の平面図である。
【図3】本発明の第3の実施例による高周波半導体装置
の平面図である。
【図4】本発明の第4の実施例による高周波半導体装置
の平面図である。
【図5】本発明の第4の実施例の一部拡大平面図であ
る。
【図6】従来例による高周波半導体装置の平面図であ
る。
【符号の説明】
1 金属製容器 2 電界効果トランジスタ 3 入力側高誘電体基板 4 入力側誘電体基板 5 出力側高誘電体基板 6 出力側誘電体基板 7a 入力側整合回路 7b 入力側整合回路 7c 入力側整合回路 7d 入力側整合回路 7e 入力側整合回路 7f 入力側整合回路 8 入力側整合回路 9a 出力側整合回路 9b 出力側整合回路 9c 出力側整合回路 9d 出力側整合回路 9e 出力側整合回路 9f 出力側整合回路 10 出力側整合回路 11 入力端子 12 出力端子 13,14 金ワイヤ 15a,15b 容量可変型マイクロチップコンデンサ 16a,16b グランドパッド 17a 調整用島パターン 17b 調整用島パターン 18a 調整用島パターン 18b 調整用島パターン

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 金属製容器と、 この容器内に設けられた、複数の入出力パッドをもつ高
    周波電界効果トランジスタと、 該トランジスタに隣接して複数の基板上に形成された入
    出力整合回路とを備え、 上記高周波電界効果トランジスタの近傍の基板上に形成
    された低インピーダンスの整合回路は、該整合回路内に
    位相調整回路を有するものであることを特徴とする高周
    波半導体装置。
  2. 【請求項2】 請求項1記載の高周波半導体装置におい
    て、 上記低インピーダンス整合回路は、U字形線路で形成さ
    れていることを特徴とする高周波半導体装置。
  3. 【請求項3】 請求項1記載の高周波半導体装置におい
    て、 上記低インピーダンス整合回路は、L字形線路で形成さ
    れていることを特徴とする高周波半導体装置。
  4. 【請求項4】 請求項1記載の高周波半導体装置におい
    て、 上記低インピーダンス整合回路は、2本の線路で形成さ
    れ、これらの線路はある長さ並行に配置されていること
    を特徴とする高周波半導体装置。
  5. 【請求項5】 請求項1記載の高周波半導体装置におい
    て、 上記低インピーダンス整合回路は、該整合回路の線路中
    にその一方の表面電極のうち所要の面積のものを接地で
    きる容量可変型マイクロチップコンデンサを備えたこと
    を特徴とする高周波半導体装置。
JP4275266A 1992-09-17 1992-09-17 高周波半導体装置 Pending JPH06104613A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4275266A JPH06104613A (ja) 1992-09-17 1992-09-17 高周波半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4275266A JPH06104613A (ja) 1992-09-17 1992-09-17 高周波半導体装置

Publications (1)

Publication Number Publication Date
JPH06104613A true JPH06104613A (ja) 1994-04-15

Family

ID=17553029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4275266A Pending JPH06104613A (ja) 1992-09-17 1992-09-17 高周波半導体装置

Country Status (1)

Country Link
JP (1) JPH06104613A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223929A (ja) * 2004-02-06 2005-08-18 Samsung Electronics Co Ltd 携帯無線端末機のアンテナ装置
KR101330853B1 (ko) * 2011-01-27 2013-11-18 후지쯔 가부시끼가이샤 전송 선로, 집적 회로 탑재 장치 및 통신기 모듈
US20140014969A1 (en) * 2012-07-11 2014-01-16 Mitsubishi Electric Corporation Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005223929A (ja) * 2004-02-06 2005-08-18 Samsung Electronics Co Ltd 携帯無線端末機のアンテナ装置
KR101330853B1 (ko) * 2011-01-27 2013-11-18 후지쯔 가부시끼가이샤 전송 선로, 집적 회로 탑재 장치 및 통신기 모듈
US20140014969A1 (en) * 2012-07-11 2014-01-16 Mitsubishi Electric Corporation Semiconductor device
US8796697B2 (en) * 2012-07-11 2014-08-05 Mitsubishi Electric Corporation Semiconductor device including transistor chips having oblique gate electrode fingers

Similar Documents

Publication Publication Date Title
JP4024572B2 (ja) インタディジタルキャパシタを有するデバイス
US7030715B2 (en) High-frequency semiconductor device
US5760650A (en) Coplanar waveguide amplifier
JP3616605B2 (ja) 半導体装置
JPH0514069A (ja) 高出力電界効果トランジスタ増幅器
JPH07297609A (ja) 半導体装置
KR100228754B1 (ko) 고주파 증폭 집적-회로 장치
JPH06104613A (ja) 高周波半導体装置
JPH06338712A (ja) 高周波集積回路
JPH0786851A (ja) 高周波集積回路
JP2650871B2 (ja) ハイブリッドic
JPH0645810A (ja) マイクロ波増幅器及びその製造方法
JP3448833B2 (ja) 伝送線路及び半導体装置
JP2005223473A (ja) 高周波電力増幅モジュール、半導体集積回路装置、およびその製造方法
JP2880023B2 (ja) 高周波トランジスタ回路
JPH0389605A (ja) 高周波増幅回路
JPH03261202A (ja) マイクロ波半導体装置
JPH02140969A (ja) 半導体集積回路装置
JPH08298307A (ja) 半導体装置
JPS6056306B2 (ja) マイクロ波ic装置とその製造方法
JPH04261206A (ja) 増幅器
JPH07326909A (ja) マイクロ波整合回路
JPH06224660A (ja) マイクロ波増幅回路
JPH04271161A (ja) 半導体装置
JPH0715215A (ja) ハイブリッド集積回路