JPH0318339B2 - - Google Patents
Info
- Publication number
- JPH0318339B2 JPH0318339B2 JP57231306A JP23130682A JPH0318339B2 JP H0318339 B2 JPH0318339 B2 JP H0318339B2 JP 57231306 A JP57231306 A JP 57231306A JP 23130682 A JP23130682 A JP 23130682A JP H0318339 B2 JPH0318339 B2 JP H0318339B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- microwave integrated
- monolithic microwave
- capacitance
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 238000005259 measurement Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 4
- 239000000470 constituent Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Description
【発明の詳細な説明】
〔技術分野〕
本発明は高周波特性をそこなわず製造後の選別
が容易なモノリシツクマイクロウエーブ集積回路
に関するものである。
が容易なモノリシツクマイクロウエーブ集積回路
に関するものである。
本発明は材料については何ら制限されるもので
なく、Siなどの単元素半導体あるいは化合物半導
体など広く一般の半導体材料に適用出来るもので
あるが、以下半導体材料として動作速度の大きい
利点をもつ化合物半導体のうちGaAsを例にとつ
て説明を行う。
なく、Siなどの単元素半導体あるいは化合物半導
体など広く一般の半導体材料に適用出来るもので
あるが、以下半導体材料として動作速度の大きい
利点をもつ化合物半導体のうちGaAsを例にとつ
て説明を行う。
モノリシツクマイクロウエーブ集積回路は、
GaAsなどの半絶縁性基板の表面にMESFET（Ｍ
etal−ｓemiconductor−ｆield−ｅffect−ｔ
ransistr）、シヨツトキーダイオード、インダク
タンス、キヤパシタンスを作りつけるものであ
る。このためMIC（Microwaveintegrafed
circuit）に比べてモノリシツクマイクロウエー
ブ集積回路はチツプのボンデイングやトリミング
の数を少く出来る等の利点を有しており、量産に
よつて大きな低コスト化が期待される。
GaAsなどの半絶縁性基板の表面にMESFET（Ｍ
etal−ｓemiconductor−ｆield−ｅffect−ｔ
ransistr）、シヨツトキーダイオード、インダク
タンス、キヤパシタンスを作りつけるものであ
る。このためMIC（Microwaveintegrafed
circuit）に比べてモノリシツクマイクロウエー
ブ集積回路はチツプのボンデイングやトリミング
の数を少く出来る等の利点を有しており、量産に
よつて大きな低コスト化が期待される。
しかしながら現在の半導体装置の製造技術で
は、特性のそろつたモノリシツクマイクロウエー
ブ集積回路を再現性良く作成する事は難しく、チ
ツプの選別が不可欠といえる。さらにモノリシツ
クマイクロウエーブ集積回路では、高周波信号を
扱うためにプロービング等の方法によりウエーフ
アの状態で性能を測定する事には困難があり、従
来まではチツプの最終的組立を行つた後に測定選
別が行なわれてきた。この選別工程を簡単なもの
とする事により大幅なコストの低減と納期の短縮
が実現されるため、より簡便に選別が出来るモノ
リシツクマイクロウエーブ集積回路が望まれて来
た。
は、特性のそろつたモノリシツクマイクロウエー
ブ集積回路を再現性良く作成する事は難しく、チ
ツプの選別が不可欠といえる。さらにモノリシツ
クマイクロウエーブ集積回路では、高周波信号を
扱うためにプロービング等の方法によりウエーフ
アの状態で性能を測定する事には困難があり、従
来まではチツプの最終的組立を行つた後に測定選
別が行なわれてきた。この選別工程を簡単なもの
とする事により大幅なコストの低減と納期の短縮
が実現されるため、より簡便に選別が出来るモノ
リシツクマイクロウエーブ集積回路が望まれて来
た。
本発明は上述した従来の問題点に鑑みてなされ
たものであり、その目的とするところは高周波特
性をそこなわず製造後の選別が容易なモノリシツ
クマイクロウエーブ集積回路に関するものであ
る。
たものであり、その目的とするところは高周波特
性をそこなわず製造後の選別が容易なモノリシツ
クマイクロウエーブ集積回路に関するものであ
る。
そこで本発明は、FETの段間の結合を抵抗容
量結合とし、基板上に信号用パツド、電源用パツ
ド、バイアス用パツド等の構成用パツドを有する
モノリシツクマイクロウエーブ集積回路であつ
て、下記のような直流特性測定選別用パツドを備
える。すなわち、FETのゲート、ソースもしく
はドレインの少なくともいずれかに、インダクタ
ンス、キヤパシタンスを介することなく直接に接
続して形成された直流特性測定選別用パツドを備
え、この直流特性測定選別用パツドは基板上に
MIM容量を実現するための上部導電層上に形成
されていることを特徴とする。
量結合とし、基板上に信号用パツド、電源用パツ
ド、バイアス用パツド等の構成用パツドを有する
モノリシツクマイクロウエーブ集積回路であつ
て、下記のような直流特性測定選別用パツドを備
える。すなわち、FETのゲート、ソースもしく
はドレインの少なくともいずれかに、インダクタ
ンス、キヤパシタンスを介することなく直接に接
続して形成された直流特性測定選別用パツドを備
え、この直流特性測定選別用パツドは基板上に
MIM容量を実現するための上部導電層上に形成
されていることを特徴とする。
このため本発明によれば、直流特性測定選別用
パツドにプローブを当接させることにより、イン
ダクタンスやキヤパシタンスを介することなく、
FETの直流特性を測定することができる。また、
上記の直流特性測定選別用パツドはMIM容量を
構成する上部導電層上（上部金属面）に形成され
ているので、このパツドによる対地容量は現れる
ことなく、従つて製品の高周波特性を劣化させる
ことはない。
パツドにプローブを当接させることにより、イン
ダクタンスやキヤパシタンスを介することなく、
FETの直流特性を測定することができる。また、
上記の直流特性測定選別用パツドはMIM容量を
構成する上部導電層上（上部金属面）に形成され
ているので、このパツドによる対地容量は現れる
ことなく、従つて製品の高周波特性を劣化させる
ことはない。
以下、添付図面を参照して本発明の一実施例を
説明する。
説明する。
第１図は本発明のモノリシツクマイクロウエー
ブ集積回路の回路図の一実施例である。第１図に
おいて、１，２はMESFET３〜９はキヤパシタ
ンス１０〜１７は抵抗である。段間の結合を抵抗
容量結合とした回路としている。
ブ集積回路の回路図の一実施例である。第１図に
おいて、１，２はMESFET３〜９はキヤパシタ
ンス１０〜１７は抵抗である。段間の結合を抵抗
容量結合とした回路としている。
第２図はモノリシツクマイクロウエーブ集積回
路のマスクパターン図の一実施例である。１′，
２′はMESFET、３′〜９′はキヤパシタンス１
０′〜１７′は抵抗でそれぞれ第１図の回路の対応
番号と対応している。このマスクパターンでは必
要不可欠なボンデイングパツド２０′，２２′２
６′２７′２８′以外に２１′２３′２４′２５′のパ
ツドを有する事を特長とし、回路が抵抗容量結合
の回路構成であるためこれらのパツドの組合せに
よつてMESFETの直流特性を測定出来る。１′と
２′のMESFETを測定するためにはそれぞれ２
０′２１′２３′及び２４′２５′２７′を用いる。な
お２０′〜２８の′パツトは第１図の回路中の対応
番号の節点に対応している。
路のマスクパターン図の一実施例である。１′，
２′はMESFET、３′〜９′はキヤパシタンス１
０′〜１７′は抵抗でそれぞれ第１図の回路の対応
番号と対応している。このマスクパターンでは必
要不可欠なボンデイングパツド２０′，２２′２
６′２７′２８′以外に２１′２３′２４′２５′のパ
ツドを有する事を特長とし、回路が抵抗容量結合
の回路構成であるためこれらのパツドの組合せに
よつてMESFETの直流特性を測定出来る。１′と
２′のMESFETを測定するためにはそれぞれ２
０′２１′２３′及び２４′２５′２７′を用いる。な
お２０′〜２８の′パツトは第１図の回路中の対応
番号の節点に対応している。
一般にモノリシツクマイクロウエーブ集積回路
において特性のばらつきを大きく左右しているの
は、能動素子（MESFET）の特性のばらつきで
ある。新たに追加された直流特性選別用パツドを
用いてMESFETの直流特性を測定する事により
上記の点に着目した効率的な選別が可能となる。
またモノリシツクマイクロウエーブ集積回路の高
周波特性についても例えば増幅回路の利得等の性
能はMESFETの直流特性から容易に推定する事
が出来る。さらに上述の測定は高周波信号を用い
ないためプロービング等の方法を用いてウエーフ
アの状態で行う事が可能であり選別に際してチツ
プの組立を必要としない。このため大幅な工程と
資材の節約が実現される。また新たに追加された
パツド２１′２４′２５はコンデンサの上部金属面
を有効利用しており、２３′のパツドも面積は小
さいためこれらが高周波特性を劣化させる事は全
くない。
において特性のばらつきを大きく左右しているの
は、能動素子（MESFET）の特性のばらつきで
ある。新たに追加された直流特性選別用パツドを
用いてMESFETの直流特性を測定する事により
上記の点に着目した効率的な選別が可能となる。
またモノリシツクマイクロウエーブ集積回路の高
周波特性についても例えば増幅回路の利得等の性
能はMESFETの直流特性から容易に推定する事
が出来る。さらに上述の測定は高周波信号を用い
ないためプロービング等の方法を用いてウエーフ
アの状態で行う事が可能であり選別に際してチツ
プの組立を必要としない。このため大幅な工程と
資材の節約が実現される。また新たに追加された
パツド２１′２４′２５はコンデンサの上部金属面
を有効利用しており、２３′のパツドも面積は小
さいためこれらが高周波特性を劣化させる事は全
くない。
以上述べた如く本発明のモノリシツクマイクロ
ウエーブ集積回路によれば直流特性測定選別用の
パツドを追加する事により高周波特性をそこなわ
ず製造後の選別がきわめて容易である。具体的に
は、ウエーフアをダイシングする以前の通常の検
査工程において、プローバを用いてFETの直流
特性をインダクタンスやキヤパシタンスに影響さ
れることなく測定し、これによつてモノリシツク
マイクロウエーブ集積回路の特性の良否を推定で
きるので、良品についてのみパツケージへのダイ
ボンデイングやワイヤボンデイングなどの後工程
を実行できる。従つて、不良チツプについての無
駄な組立工程などが全く不要となる効果がある。
これに対して、従来では、一応の組立を終了した
後に高周波特性を調べていたので、ここで不良品
となると、それまでの工程が全て無駄になつてい
た。最後に本発明のモノリシツクマイクロウエー
ブ集積回路は説明に用いた回路に限定されるもの
ではなく、広く抵抗容量結合の回路構成をもつモ
ノリシツクマイクロウエーブ集積回路に適用出来
る。
ウエーブ集積回路によれば直流特性測定選別用の
パツドを追加する事により高周波特性をそこなわ
ず製造後の選別がきわめて容易である。具体的に
は、ウエーフアをダイシングする以前の通常の検
査工程において、プローバを用いてFETの直流
特性をインダクタンスやキヤパシタンスに影響さ
れることなく測定し、これによつてモノリシツク
マイクロウエーブ集積回路の特性の良否を推定で
きるので、良品についてのみパツケージへのダイ
ボンデイングやワイヤボンデイングなどの後工程
を実行できる。従つて、不良チツプについての無
駄な組立工程などが全く不要となる効果がある。
これに対して、従来では、一応の組立を終了した
後に高周波特性を調べていたので、ここで不良品
となると、それまでの工程が全て無駄になつてい
た。最後に本発明のモノリシツクマイクロウエー
ブ集積回路は説明に用いた回路に限定されるもの
ではなく、広く抵抗容量結合の回路構成をもつモ
ノリシツクマイクロウエーブ集積回路に適用出来
る。
第１図は本発明の一実施例の回路図で、第２図
は本発明の一実施例のマスクパターン図である。 １，２，１′，２′……MESFET、３〜９，
３′〜９′……キヤパシタンス、１１〜１７，１
１′〜１７′……抵抗、２０′〜２８′……パツド。
は本発明の一実施例のマスクパターン図である。 １，２，１′，２′……MESFET、３〜９，
３′〜９′……キヤパシタンス、１１〜１７，１
１′〜１７′……抵抗、２０′〜２８′……パツド。
Claims (1)
- 【特許請求の範囲】 １ FETの段間の結合を抵抗容量結合とし、基
板上に信号用パツド、電源用パツド、バイアス用
パツド等の構成用パツドを有するモノリシツクマ
イクロウエーブ集積回路において、 前記FETのゲート、ソースもしくはドレイン
の少なくともいずれかに、インダクタンス、キヤ
パシタンスを介することなく直接に接続して形成
された直流特性測定選別用パツドを備え、この直
流特性測定選別用パツドは前記基板上にMIM容
量を実現するための上部導電層上に形成されてい
ることを特徴とするモノリシツクマイクロウエー
ブ集積回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57231306A JPS59117155A (ja) | 1982-12-23 | 1982-12-23 | モノリシツクマイクロウエ−ブ集積回路 |
| DE8383307735T DE3382183D1 (de) | 1982-12-23 | 1983-12-20 | Monolithische integrierte mikrowellenschaltung und verfahren zum auswaehlen derselben. |
| EP83307735A EP0128986B1 (en) | 1982-12-23 | 1983-12-20 | Monolithic microwave integrated circuit and method for selecting it |
| AU22750/83A AU569483B2 (en) | 1982-12-23 | 1983-12-21 | Integrated circuit testing |
| CA000443881A CA1213681A (en) | 1982-12-23 | 1983-12-21 | Monolithic microwave integrated circuit with pads for measuring dc characteristics |
| US07/119,214 US4801867A (en) | 1982-12-13 | 1987-11-06 | Monolithic microwave integrated circuit with probing pads |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57231306A JPS59117155A (ja) | 1982-12-23 | 1982-12-23 | モノリシツクマイクロウエ−ブ集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59117155A JPS59117155A (ja) | 1984-07-06 |
| JPH0318339B2 true JPH0318339B2 (ja) | 1991-03-12 |
Family
ID=16921551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57231306A Granted JPS59117155A (ja) | 1982-12-13 | 1982-12-23 | モノリシツクマイクロウエ−ブ集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59117155A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4107010B2 (ja) * | 2002-08-26 | 2008-06-25 | 株式会社村田製作所 | 直流増幅回路の直流電圧測定方法 |
-
1982
- 1982-12-23 JP JP57231306A patent/JPS59117155A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59117155A (ja) | 1984-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1059666A1 (en) | Monolithic semiconductor integrated circuit device | |
| EP0128986B1 (en) | Monolithic microwave integrated circuit and method for selecting it | |
| IL107971A (en) | Elaborate monolithic circuit test for microwave | |
| US6432743B2 (en) | Method of manufacturing semiconductor device | |
| JPH0318339B2 (ja) | ||
| JPH06295949A (ja) | 検査装置、検査方法及び半導体装置 | |
| US6605871B2 (en) | RF circuit chip and RF circuit device including the RF circuit chip | |
| JPS59141240A (ja) | 半導体装置の選別法 | |
| JPH0335542A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP2661528B2 (ja) | 半導体集積回路装置 | |
| US5786627A (en) | Integrated circuit device and fabricating thereof | |
| JPH03175367A (ja) | 半導体装置の直流特性測定用治具 | |
| JPS63221684A (ja) | マイクロ波集積回路の製造方法 | |
| JPS61187354A (ja) | 半導体集積回路装置 | |
| JPS62115783A (ja) | 半導体装置 | |
| JPS6087502A (ja) | 高周波帯整合回路の決定方法 | |
| JPS618939A (ja) | 半導体装置 | |
| JPH06224368A (ja) | 半導体装置用パッケージ及びその製造方法 | |
| JPH06209076A (ja) | 高周波集積回路装置の調整方法 | |
| JPH03145141A (ja) | 半導体装置 | |
| JPH0774221A (ja) | 半導体装置 | |
| JPH03116747A (ja) | 半導体装置の製造方法 | |
| JPH04236443A (ja) | Ｆｅｔ容量測定方法 | |
| JPH0821719B2 (ja) | 半導体装置 | |
| JP2002343870A (ja) | 高周波増幅器およびその製造方法 |