JPH0321101A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0321101A JPH0321101A JP1155392A JP15539289A JPH0321101A JP H0321101 A JPH0321101 A JP H0321101A JP 1155392 A JP1155392 A JP 1155392A JP 15539289 A JP15539289 A JP 15539289A JP H0321101 A JPH0321101 A JP H0321101A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- line
- dielectric constant
- semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000000126 substance Substances 0.000 abstract 1
- 239000003989 dielectric material Substances 0.000 description 15
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910015802 BaSr Inorganic materials 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業」二の利用分野
本発明はマイクロ波等高周波通信機器に不可欠なマイク
ロ波,ミリ波帯川の半導体集積回路lこ関ずるものてあ
る。
ロ波,ミリ波帯川の半導体集積回路lこ関ずるものてあ
る。
従来の技術
近年、通信情報網が広がり、衛星放送,衛星通信,CA
TVなとのニュー・メディアが注11されている。これ
らの高周波を用いる通信機器では、その小型化のために
IC化が進んでいる。
TVなとのニュー・メディアが注11されている。これ
らの高周波を用いる通信機器では、その小型化のために
IC化が進んでいる。
・、従来、マイクI」波,ミリ波{l+の分布定数回路
は、マイクロストリップ・ラインやコプレーナー・ライ
ンを用いて形成され、能動素子を含めて、このICをモ
ノリシック・マイクロ波IC(MMIC)と呼んている
。半導体基板には主にG a A sが用いられてきた
。
は、マイクロストリップ・ラインやコプレーナー・ライ
ンを用いて形成され、能動素子を含めて、このICをモ
ノリシック・マイクロ波IC(MMIC)と呼んている
。半導体基板には主にG a A sが用いられてきた
。
第3図に従来のコプレーナー・ラインを用いたMM I
Cの断面図を示す。1は半導体基板で、GaAsが主
に用いられる。この」−にFETが5のFETのゲート
とGのFETのソースおよび1・レインにより形成され
る。半導体基板上に保護膜10を形成して、その上に、
金属を用いて、3のコプレーナー・ラインの信壮ライン
と、4のコプレーナー・ラインの接地ラインが形威され
、マイクロ波分布定数回路を構成する。↓Oの保護膜は
通常、誘電体であるSi(hやSi:+N4膜が用いら
れ、その比誘電率はそれぞれ4と7であり、G a A
s半樽体基板の比誘電率12.6より小さい。又、1
0の保護膜は厚さも1μm以下と薄く、マイクロ波回路
の定数は、ほぼG a A s基板の比誘電率と厚さて
決まっている。
Cの断面図を示す。1は半導体基板で、GaAsが主
に用いられる。この」−にFETが5のFETのゲート
とGのFETのソースおよび1・レインにより形成され
る。半導体基板上に保護膜10を形成して、その上に、
金属を用いて、3のコプレーナー・ラインの信壮ライン
と、4のコプレーナー・ラインの接地ラインが形威され
、マイクロ波分布定数回路を構成する。↓Oの保護膜は
通常、誘電体であるSi(hやSi:+N4膜が用いら
れ、その比誘電率はそれぞれ4と7であり、G a A
s半樽体基板の比誘電率12.6より小さい。又、1
0の保護膜は厚さも1μm以下と薄く、マイクロ波回路
の定数は、ほぼG a A s基板の比誘電率と厚さて
決まっている。
ところが、衛星放送用の12GHZ帯低雑音増幅器MM
I C等を構成すると、そのチップ・サイズは1 〜
2 +nm角以上、つまり3 mm2〜5 mm2にも
およんでしまい、非常にチップ・コス1・が高まり、実
用化されていなかった。
I C等を構成すると、そのチップ・サイズは1 〜
2 +nm角以上、つまり3 mm2〜5 mm2にも
およんでしまい、非常にチップ・コス1・が高まり、実
用化されていなかった。
第4図に従来のマイクロストリップ・ラインを用いたM
M I Cの断面図を示す。■は半導体基板で、その上
に第3図の例と全く同様にFETとマイクロストリップ
・ライン7が形成される。ちがう点は、前者は表面のみ
て回路が構成されたのに対し、マイクロス1・リップ・
ラインを用いるときは、半導体裏面に裏面金属8を形成
しこれを接地して、もう一方の電極として使用する。
M I Cの断面図を示す。■は半導体基板で、その上
に第3図の例と全く同様にFETとマイクロストリップ
・ライン7が形成される。ちがう点は、前者は表面のみ
て回路が構成されたのに対し、マイクロス1・リップ・
ラインを用いるときは、半導体裏面に裏面金属8を形成
しこれを接地して、もう一方の電極として使用する。
ところが、この場合は、コプレーナー・ラインを使う場
合より、さらに10〜30%程度、回路が大きくなり、
非常にチップ・サイズが大きくなってしまう欠点があっ
た。つまり、これにより実用化困難であった。
合より、さらに10〜30%程度、回路が大きくなり、
非常にチップ・サイズが大きくなってしまう欠点があっ
た。つまり、これにより実用化困難であった。
発明が解決しようとする課題
上記のように、従来のMM I Cは、非常にチップ・
サイズが大きい欠点を有していた。
サイズが大きい欠点を有していた。
本発明ては、上記課題に鑑み、非常に小型のMM I
Cを形成する半導体集積回路を提供し、実用化への道を
開くものてある。
Cを形成する半導体集積回路を提供し、実用化への道を
開くものてある。
課題を解決するための手段
上記課題を解決するために、本発明の半導体集積回路で
は、半導体基板の比誘電率より大きい比誘電率を持つ誘
電体を半導体基板上に形成し、この上にコプレーナー・
ラインを形成してマイクロ波同路を構成する。
は、半導体基板の比誘電率より大きい比誘電率を持つ誘
電体を半導体基板上に形成し、この上にコプレーナー・
ラインを形成してマイクロ波同路を構成する。
作用
この比誘電率の大きい誘電体を用いることにより、この
誘電体上の電気波長が短くなり、コプレーナー・ライン
で構成されるマイクロ波回路長が短かくなって、チップ
サイズを10分の1程度以下に小型化できる作用がある
。
誘電体上の電気波長が短くなり、コプレーナー・ライン
で構成されるマイクロ波回路長が短かくなって、チップ
サイズを10分の1程度以下に小型化できる作用がある
。
実施例
以下に本発明の一実施例について図を参照しながら説明
する。
する。
第1図は本発明の実施例における誘電体を有するコプレ
ーナー・ラインを有するMM I Cの断面図を示す図
である。1つの半導体基板に上に、2の比誘電率の大き
い誘電体を形成し、その上に、3のコプレーナー・ライ
ンの信号ラインと4のコプレーナー・ラインの接地ライ
ンを形成する。能動素子のFETは、半導体基板上に5
のF’ E ′Fのゲートと、6のFETのソースおよ
びドレインにより形成される。半導体基板としては、主
にGaAs基板が用いられるが、最近用いられているA
eGaAs/GaAsヘテロ接合基板を用いて、HEM
T’,HBTを形成してもよい。あるいは、I n P
基板を用いて、さらに移動度を高めることも可能である
。
ーナー・ラインを有するMM I Cの断面図を示す図
である。1つの半導体基板に上に、2の比誘電率の大き
い誘電体を形成し、その上に、3のコプレーナー・ライ
ンの信号ラインと4のコプレーナー・ラインの接地ライ
ンを形成する。能動素子のFETは、半導体基板上に5
のF’ E ′Fのゲートと、6のFETのソースおよ
びドレインにより形成される。半導体基板としては、主
にGaAs基板が用いられるが、最近用いられているA
eGaAs/GaAsヘテロ接合基板を用いて、HEM
T’,HBTを形成してもよい。あるいは、I n P
基板を用いて、さらに移動度を高めることも可能である
。
ところで、2の誘電体としては、半導体基板の比誘電率
より大きい比誘電率のものを使う。例えば、比誘電率が
70〜100のBa○−PbONd2 03−Ti02
や、Ti02やBaONd203−Ti02や、Ba○
−Sm203Ti02や(BaSr)O−Sm203−
Ti02やNd2 Ti207 −Ba−Pb)Tie
3Ti02等を用いることが可能である。このとき、こ
の比誘電率εeffによって、この上の配線上の電気波
長は1 / V1]曾1一倍になるので、GaAs基板
上よりも1/3程度になり、チップ面積にしてl/10
程度にまで、縮小化することが可能となる。この誘電体
は、マグネトロン・スパッタ装着等によりスパッタリン
グにて形成する。また、能動素子としてのFETの電極
は9の配線金属にて配線される。このMM I Cの特
徴は、チップ・サイズが著しく小さいだけでなく、片面
のみの配線等によって形成できることである。この点は
、よくもちいられるマイクロストリップ・ラインにない
特徴である。
より大きい比誘電率のものを使う。例えば、比誘電率が
70〜100のBa○−PbONd2 03−Ti02
や、Ti02やBaONd203−Ti02や、Ba○
−Sm203Ti02や(BaSr)O−Sm203−
Ti02やNd2 Ti207 −Ba−Pb)Tie
3Ti02等を用いることが可能である。このとき、こ
の比誘電率εeffによって、この上の配線上の電気波
長は1 / V1]曾1一倍になるので、GaAs基板
上よりも1/3程度になり、チップ面積にしてl/10
程度にまで、縮小化することが可能となる。この誘電体
は、マグネトロン・スパッタ装着等によりスパッタリン
グにて形成する。また、能動素子としてのFETの電極
は9の配線金属にて配線される。このMM I Cの特
徴は、チップ・サイズが著しく小さいだけでなく、片面
のみの配線等によって形成できることである。この点は
、よくもちいられるマイクロストリップ・ラインにない
特徴である。
第2図は本発明の実施例における誘電体を半導体基板に
張り合わせたコプレーナー・ラインを有するM.MIC
の断面図を示す図である。FETのゲート5やFETの
ソースおよびドレイン6を形成した半導体基板上に、1
1の張り合わせ金属を用いて、2の比誘電率の大きい誘
電体を張り合わせる。そして、この上に、コプレーナー
・ラインの信号ライン3とコプレーナー・ラインの接地
ラ5 6 イン4を形成する。F E Tとこれらのラインは9の
配線金属て桔ばれる。第1図の実施例とのノク;は、誘
電体を堆積法で形成せずに半導体上に張り合わせる点に
ある。張り合わせ金属としては、A u−S nやAn
やSn−Pbなと用いられ、湿度を」一げることで接着
される。この実施例の特徴は、厚い誘電体が利用できる
点にあり、100〜400μmといった厚さが利用でき
る。また、張り合わせ金属を接地ずれば、コプレーナー
・ラインのみならず、マイクIコスI・リップ・ライン
を511:用して形成することが可能となる。この場合
も同様に、比誘電率70〜100といった誘電体を用い
ることで、電気波長が短くなり、チップ面積にして従来
の1/IO以下に縮小化するこどが可能となる。
張り合わせたコプレーナー・ラインを有するM.MIC
の断面図を示す図である。FETのゲート5やFETの
ソースおよびドレイン6を形成した半導体基板上に、1
1の張り合わせ金属を用いて、2の比誘電率の大きい誘
電体を張り合わせる。そして、この上に、コプレーナー
・ラインの信号ライン3とコプレーナー・ラインの接地
ラ5 6 イン4を形成する。F E Tとこれらのラインは9の
配線金属て桔ばれる。第1図の実施例とのノク;は、誘
電体を堆積法で形成せずに半導体上に張り合わせる点に
ある。張り合わせ金属としては、A u−S nやAn
やSn−Pbなと用いられ、湿度を」一げることで接着
される。この実施例の特徴は、厚い誘電体が利用できる
点にあり、100〜400μmといった厚さが利用でき
る。また、張り合わせ金属を接地ずれば、コプレーナー
・ラインのみならず、マイクIコスI・リップ・ライン
を511:用して形成することが可能となる。この場合
も同様に、比誘電率70〜100といった誘電体を用い
ることで、電気波長が短くなり、チップ面積にして従来
の1/IO以下に縮小化するこどが可能となる。
以」二の説明においては、比誘電率70〜100の誘電
体で説明して来たが、従来のGaAs基板の比誘電率1
2.6より大きい比誘電率、例えば20〜60程度にし
ても、電気波長はそれた{J短くなり、チップ面積が大
幅に縮小化されるのは言う」;てもない。
体で説明して来たが、従来のGaAs基板の比誘電率1
2.6より大きい比誘電率、例えば20〜60程度にし
ても、電気波長はそれた{J短くなり、チップ面積が大
幅に縮小化されるのは言う」;てもない。
このように、半導体基板上に比誘電率の大きい誘電体を
形成して、コプレーナー・ラインを用いて、表面にのみ
、マイクロ波回路を構成する方式は、大幅にチップ面積
を小型化できる。
形成して、コプレーナー・ラインを用いて、表面にのみ
、マイクロ波回路を構成する方式は、大幅にチップ面積
を小型化できる。
発明の効果
以上のように、半導体基板の比誘電率より大きい比誘電
率を持つ誘電体を半導体基板」二に形成し、この誘電体
」二に金属よりなるコプレーナー・ラインから成るマイ
クロ波回路を形戒することによって、チップ面積の大幅
な縮小化が可能となる。特に、比誘電率70〜100程
度の誘電体を用いれば、チップ面積は従来の1/10以
下に縮小化でき、その実川的効果は絶大なものがある。
率を持つ誘電体を半導体基板」二に形成し、この誘電体
」二に金属よりなるコプレーナー・ラインから成るマイ
クロ波回路を形戒することによって、チップ面積の大幅
な縮小化が可能となる。特に、比誘電率70〜100程
度の誘電体を用いれば、チップ面積は従来の1/10以
下に縮小化でき、その実川的効果は絶大なものがある。
第1図は本発明の一実施例に誘電体を有するコプレーナ
ー・ラインを有するMMICの断面図を示す図、第2図
は第2の実施例における誘電体を半導体火仮に張り合わ
せたコプレーナー・ラインを有するMM I Cの断面
図を示す図、第3図は従来のコプレーナー・ラインを用
いたMM I Cの断面図、第4図は従来のマイクロス
1・リップラインを用いたMMICの断面図を示す図て
ある。 7・・・・・・マイクロストリップ・ライン、8・・・
・・・裏面金属、10・・・・・・保護膜。
ー・ラインを有するMMICの断面図を示す図、第2図
は第2の実施例における誘電体を半導体火仮に張り合わ
せたコプレーナー・ラインを有するMM I Cの断面
図を示す図、第3図は従来のコプレーナー・ラインを用
いたMM I Cの断面図、第4図は従来のマイクロス
1・リップラインを用いたMMICの断面図を示す図て
ある。 7・・・・・・マイクロストリップ・ライン、8・・・
・・・裏面金属、10・・・・・・保護膜。
Claims (1)
- 半導体基板の比誘電率より大きい比誘電率を持つ誘電
体が半導体基板上にあり、上記誘電体上に金属よりなる
コプレーナー・ラインを有することを特徴とする半導体
集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1155392A JPH0321101A (ja) | 1989-06-16 | 1989-06-16 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1155392A JPH0321101A (ja) | 1989-06-16 | 1989-06-16 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0321101A true JPH0321101A (ja) | 1991-01-29 |
Family
ID=15604952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1155392A Pending JPH0321101A (ja) | 1989-06-16 | 1989-06-16 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0321101A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5233310A (en) * | 1991-09-24 | 1993-08-03 | Mitsubishi Denki Kabushiki Kaisha | Microwave integrated circuit |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6435935A (en) * | 1987-07-30 | 1989-02-07 | Nec Corp | Superconducting monolithic microwave integrated circuit |
-
1989
- 1989-06-16 JP JP1155392A patent/JPH0321101A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6435935A (en) * | 1987-07-30 | 1989-02-07 | Nec Corp | Superconducting monolithic microwave integrated circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5233310A (en) * | 1991-09-24 | 1993-08-03 | Mitsubishi Denki Kabushiki Kaisha | Microwave integrated circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3036233B2 (ja) | 半導体装置およびその製造方法 | |
JP3487639B2 (ja) | 半導体装置 | |
JPH05251582A (ja) | 広帯域マイクロ波集積回路の実装用装置 | |
JP2003163310A (ja) | 高周波半導体装置 | |
JPH0321101A (ja) | 半導体集積回路 | |
JP3004882B2 (ja) | スパイラルインダクタ、マイクロ波増幅回路およびマイクロ波増幅装置 | |
JP3234666B2 (ja) | 半導体集積回路装置 | |
JPH05335487A (ja) | 伝送回路素子 | |
JP3455413B2 (ja) | 半導体装置 | |
JP3409767B2 (ja) | 高周波回路基板 | |
JPS6056306B2 (ja) | マイクロ波ic装置とその製造方法 | |
JPS6053089A (ja) | 半導体装置 | |
JP3235403B2 (ja) | 半導体装置 | |
JPH03211870A (ja) | モノリシックマイクロ波集積回路 | |
JPS6348855A (ja) | モノリシツク化マイクロ波集積回路 | |
JP3493152B2 (ja) | 半導体装置 | |
JP3168969B2 (ja) | 電界効果トランジスタおよび集積回路、電界効果トランジスタあるいは集積回路の製造方法 | |
JPH0575314A (ja) | マイクロ波集積回路素子 | |
JP2674750B2 (ja) | 半導体装置 | |
JPH0311752A (ja) | 高周波帯の半導体集積回路 | |
JPH1093019A (ja) | モノリシックマイクロ波集積回路 | |
JP2001345606A (ja) | Mmic増幅器 | |
JPH06169064A (ja) | 半導体装置 | |
JPH03142962A (ja) | 高周波半導体集積回路 | |
JPH08204133A (ja) | 高周波集積回路 |