TW201513321A - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TW201513321A
TW201513321A TW102134454A TW102134454A TW201513321A TW 201513321 A TW201513321 A TW 201513321A TW 102134454 A TW102134454 A TW 102134454A TW 102134454 A TW102134454 A TW 102134454A TW 201513321 A TW201513321 A TW 201513321A
Authority
TW
Taiwan
Prior art keywords
wafer
semiconductor device
temperature
fabricating
cover
Prior art date
Application number
TW102134454A
Other languages
English (en)
Other versions
TWI538174B (zh
Inventor
Pai-Chun Zung
Original Assignee
Silicon Optronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Optronics Inc filed Critical Silicon Optronics Inc
Priority to TW102134454A priority Critical patent/TWI538174B/zh
Priority to US14/294,731 priority patent/US20150087101A1/en
Publication of TW201513321A publication Critical patent/TW201513321A/zh
Application granted granted Critical
Publication of TWI538174B publication Critical patent/TWI538174B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本發明揭露一種半導體裝置的製造方法，包括提供具有複數晶片區的一晶圓，其中每一晶片區內具有一感測陣列，位於晶圓的一前側上。自晶圓的一背側，於晶圓內形成複數矽通孔電極，其中矽通孔電極電性連接至感測陣列。在形成矽通孔電極之後，在感測陣列上形成一濾光層。將一蓋板貼附至晶圓的前側上，以覆蓋濾光層。

Description

半導體裝置的製造方法
本發明係有關於一種半導體技術，特別為有關於一種具有影像感測器的半導體裝置的製造方法。
消費性電子產品所需的低成本及低高度之模組，帶動了影像感測器產業發展出各種晶圓級封裝系統。影像感測器產業中，通常也使用其他封裝技術，然而這些封裝技術皆為晶片級製程。晶片級製程的步驟包括貼附晶片並將晶片焊線接合至陶瓷或有機基板上(以及使用玻璃蓋板密封)，或是直接將晶粒貼附至印刷電路板的基板上並焊線接合。
影像感測器的晶圓級封裝製程有兩種類型。第一類型稱為晶片級封裝(Chip Scale Packaging，CSP)或矽通孔電極(Through Silicon Via，TSV)。第二類型稱為晶片堆疊晶圓(chip on wafer)，其透過矽通孔電極製程製造出影像感測晶片，且將影像感測晶片裝設至第二晶圓上。
上述兩種類型的晶圓級封裝製程中，皆在半導體晶圓上沉積濾光材料及微透鏡材料之後，進行一系列高低溫度循環的製程(例如，室溫研磨製程、高溫蝕刻製程等)，而製作出矽通孔電極，並於貼附保護蓋板之後，將半導體晶圓切割為複數晶片。
然而，由於濾光材料及微透鏡材料對溫度敏感且不耐高溫，因此對具有濾光材料及微透鏡材料的半導體晶圓進行相對高溫的矽通孔電極製程，將對濾光材料及微透鏡材料造成負面影響(例如，降低效能或破壞膜層)。
因此，有必要尋求一種新穎的半導體裝置的製造方法，其能夠解決或改善上述的問題。
本發明實施例係提供一種半導體裝置的製造方法，包括提供具有複數晶片區的一第一晶圓，其中每一晶片區內具有一感測陣列，位於第一晶圓的一前側上。自第一晶圓的一背側，於第一晶圓內形成複數矽通孔電極，其中矽通孔電極電性連接至感測陣列。在形成矽通孔電極之後，在感測陣列上形成一濾光層。將一蓋板貼附至第一晶圓的前側上，以覆蓋濾光層。
本發明實施例係提供一種半導體裝置的製造方法，包括提供具有複數晶片區的一第一晶圓，其中每一晶片區內具有一感測陣列，位於第一晶圓上。在第一晶圓內形成複數矽通孔電極，其中矽通孔電極電性連接至感測陣列。在形成矽通孔電極之後，在感測陣列上形成一濾光層。將一蓋板貼附至第一晶圓上，以覆蓋濾光層。
根據本發明實施例，將晶圓級製程區分為三個不同的製程階段，每個製程階段各自採用不同的最高製程溫度，例如，第三溫度大於第二溫度且小於第一溫度，因此可根據使用的材料或加入的濾光材料及微透鏡材料，最佳化每一製程步 驟。再者，由於在進行矽通孔電極的製作之後，才進行濾光層的製作，因此可防止濾光層遭受矽通孔電極製程期間的高溫破壞，進而避免具有影像感測器的半導體裝置的濾光層及微透鏡陣列的效能降低。再者，由於製作蓋板的圍堰結構的製程(例如，蝕刻製程)與具有濾光層的半導體裝置分離，因此製作蓋板的圍堰結構所需的製程溫度不會受限於沉積濾光材料及微透鏡材料的相對較低的製程溫度，且後續貼附蓋板所需的製程溫度亦不會對濾光層造成負面影響，進而改善具有影像感測器的半導體裝置的濾光層及微透鏡陣列的效能及品質。
10、20、30、40、50‧‧‧步驟
100‧‧‧第一晶圓
101‧‧‧前側
102‧‧‧背側
105‧‧‧晶片區
110‧‧‧感測陣列
115‧‧‧內連線結構
120、130‧‧‧介電層
125、135‧‧‧導電層
150‧‧‧第一承載晶圓
200‧‧‧矽通孔電極
210‧‧‧重分佈層/導電層
220‧‧‧鈍化護層
230‧‧‧柵格陣列
250‧‧‧第二承載晶圓
300‧‧‧濾光層
400‧‧‧蓋板
410‧‧‧透明基板
420‧‧‧圍堰結構
430‧‧‧開口
450‧‧‧第一晶片
第1圖係繪示出本發明實施例之半導體裝置的製造方法的流程圖。
第2至5圖係繪示出本發明實施例之半導體裝置的製造方法的剖面示意圖。
以下說明本發明實施例之半導體裝置的製造方法。然而，可輕易瞭解本發明所提供的實施例僅用於說明以特定方法製作及使用本發明，並非用以侷限本發明的範圍。再者，在本發明實施例之圖式及說明內容中係使用相同的標號來表示相同或相似的部件。
為了說明本發明實施例，此處使用前照式互補型金屬氧化物半導體影像感測裝置作為範例。然而，本發明實施例不限定於任何特定的應用。
第1圖係繪示出本發明實施例之半導體裝置的製造方法的流程圖，且第2至5圖係繪示出本發明實施例之半導體裝置的製造方法的剖面示意圖。
請參照第1及2圖，本發明實施例之半導體裝置的製造方法的起始步驟10為提供具有複數感測陣列110位於前側101的一第一晶圓100。第一晶圓100可由矽或其他半導體材料所構成，且具有複數晶片區。此處為了簡化圖式，僅繪示出單一晶片區105。在本實施例中，每一晶片區105內具有一感測陣列110，位於第一晶圓100的前側101上。感測陣列110可包括複數影像感測元件(例如，光電二極體(photodiode)、光電晶體(phototransistor)或其他光感測器)，且第一晶圓100的每一晶片區105內亦具有控制影像感測元件的積體電路(例如，互補型金屬氧化物半導體電晶體(complementary metal oxide semiconductor，CMOS)、電阻及其他習(慣)用的半導體元件)。此處為了簡化圖式，僅繪示出一平整的第一晶圓100及晶片區105內的感測陣列110。
在一實施例中，步驟10更包括透過沉積及圖案化製程，在第一晶圓100的前側101上形成一內連線結構115。內連線結構115包括複數介電層120及130以及形成於其中的複數金屬層125及135。介電層120及130可由一種或多種介電材料(例如，二氧化矽、氮化物、氧化物、氮氧化物及低介電常數的介電材料)所構成，且導電層125及135可由導電材料(例如，銅、鋁或其合金)所構成，並透過介電層120及130互相絕緣，且透過導電插塞(未繪示)互相電性連接。
請參照第1及3圖，進行半導體裝置的製造方法的步驟20，以第一溫度T1自第一晶圓100的背側102，於第一晶圓100內形成電性連接至感測陣列110的複數矽通孔電極200。舉例來說，將一第一承載基板150貼附至位於第一晶圓100的前側101的內連線結構115上。第一承載基板150可為矽承載晶圓、膠帶或其他承載材料(例如，玻璃及陶瓷)。接著，在室溫下，對第一承載基板150上的第一晶圓100的背側102進行晶圓研磨(grinding)製程或晶圓薄化製程(包括機械式晶圓研磨製程、矽蝕刻製程、化學機械研磨製程或上述之組合)，以減少第一晶圓100的厚度。
接著，透過沉積製程及微影蝕刻製程，在研磨後的第一晶圓100的背側102上形成圖案化的罩幕層(未繪示)，以定義出複數矽通孔電極區。接著，以約大於200℃的製程溫度進行蝕刻製程(例如，電漿蝕刻製程、反應性離子蝕刻製程或其他習用的蝕刻製程)，自第一晶圓100的背側102，於第一晶圓100內蝕刻出延伸穿透第一晶圓100的貫通孔(未繪示)，而暴露出第一晶圓100的前側101上的內連線結構115中的導電層125的一部份。在去除罩幕層(未繪示)之後，進行沉積製程(例如，化學電鍍製程)，在第一晶圓100的背側102的表面上形成一重分佈層(redistribution layer，RDL)210，且延伸進入貫通孔(未繪示)至接觸內連線結構115中的導電層125，形成從第一晶圓100的背側102通過貫通孔至內連線結構115及感測陣列110的電性連接，進而完成複數矽通孔電極200的製作。矽通孔電極200透過內連線結構115中的導電層125，電性連接至感測 陣列110。
在一實施例中，可透過微影及蝕刻製程，進一步圖案化重分佈層210，以在第一晶圓100的背側102的表面上形成複數引線(未繪示)，進而提供第一晶圓100的外部電性連接。
重分佈層210可為銅或銅合金，且可包括阻障層及黏著層(例如，氮化鈦、氮化鉭及類似的材料)，以避免銅離子擴散。另外，在形成填入貫通孔內的銅或其他導電材料之前或之後，可在貫通孔內形成襯層、阻障層、晶種層及類似的膜層。
接著，透過沉積製程，在第一晶圓100的背側102的表面上形成一鈍化護層(passivation)220，覆蓋矽通孔電極200以及第一晶圓100的背側102上的重分佈層210。鈍化護層220可為氮化矽或其他的鈍化保護材料。
在本實施例中，可在鈍化護層220內形成開口(未繪示)，並在開口內形成柵格陣列(Land grid array，LGA)230，以形成與外部裝置(例如，另一晶圓、電路板或封裝基板等)電性接觸的結構。在其他實施例中，也可使用球柵陣列(ball grid array，BGA)取代柵格陣列(Land grid array，LGA)230。
在本實施例中，矽通孔電極200的製作包括室溫研磨製程、高溫蝕刻製程、低溫沉積製程等步驟的高低溫度循環製程，其中最高製程溫度為第一溫度T1，其約大於200℃。
請參照第1及4圖，進行半導體裝置的製造方法的步驟30，以第二溫度T2在電性連接至矽通孔電極200的感測陣列110上形成一濾光層(filter)300。舉例來說，將第二承載基板250貼附至第一晶圓100的背側102上，接著去除第一晶圓100的 前側101上的第一承載基板150。在本實施例中，第二承載基板250的材料可相同於第一承載基板150的材料。在其他實施例中，第二承載基板250的材料可不同於第一承載基板150的材料。
接著，透過沉積及圖案化製程，在電性連接至矽通孔電極200的感測陣列110上形成一濾光層(filter)300。在本實施例中，沉積濾光層300的最高製程溫度為第二溫度T2，其大約為25℃至60℃的範圍。在其他實施例中，半導體裝置的製造方法更包括在濾光層300上形成複數微透鏡(micro lens)陣列(未繪示)，對應感測陣列110，以進一步提升光線的接收。
請參照第1及5圖，進行半導體裝置的製造方法的步驟40，在低溫下，使用黏著劑或樹脂，將蓋板400貼附至第一晶圓100的前側101上，以覆蓋濾光層300，進而保護位於第一晶圓100的前側101上的影像感測元件(未繪示)。在本實施例中，貼附蓋板400的最高製程溫度為第三溫度T3，其中第三溫度T3大於第二溫度T2且小於第一溫度T1。舉例來說，第三溫度T3大約為80℃至100℃的範圍。
在本實施例中，蓋板400可包括一透明基板410及位於透明基板410上的複數圍堰結構(dam)420。圍堰結構420的材料可相同或不同於透明基板410的材料。舉例來說，當圍堰結構420的材料不同於透明基板410的材料時，形成圍堰結構420的步驟包括透過沉積製程，在透明基板410上形成一高分子層或一矽層(未繪示)，並透過蝕刻製程，圖案化高分子層或矽層(未繪示)，以形成暴露出透明基板410的複數開口430及位於 開口430之間的圍堰結構420。在其他實施例中，當圍堰結構420的材料相同於透明基板410的材料時，形成圍堰結構420的步驟包括透過蝕刻製程，直接圖案化透明基板410，以於透明基板410內形成複數開口430及位於開口430之間的圍堰結構420。在本實施例中，將蓋板400貼附至第一晶圓100的前側101之後，開口430對應於濾光層300，且圍堰結構420圍繞濾光層300。
接著，進行步驟50，在貼附蓋板400之後，去除第二承載基板250，並沿著晶片區105的邊緣切割第一晶圓100及蓋板400，以形成複數第一晶片。此處為了簡化圖式，僅繪示出單一第一晶片450，如第5圖所示。
由於有機膜層通常需要維持低於100℃的溫度，因此典型的晶圓級封裝製程對具有濾光材料及微透鏡材料的半導體晶圓進行相對高溫的矽通孔電極製程，容易破壞對溫度敏感且不耐高溫的濾光材料及微透鏡材料，進而降低濾光層及微透鏡陣列的效能。
在本發明實施例中，將晶圓級製程區分為三個不同的製程階段，第一製程階段為以第一溫度T1在第一晶圓100內形成矽通孔電極200，以電性連接至感測陣列110，第二製程階段為以第二溫度T2在電性連接至矽通孔電極200的感測陣列110上沉積濾光層300；且第三製程階段為以第三溫度T3將蓋板400貼附至第一晶圓100上，以覆蓋濾光層300。每個製程階段各自採用不同的最高製程溫度，例如第三溫度T3大於第二溫度T2且小於第一溫度T1。舉例來說，第一溫度T1約大於200℃，第二溫度T2大約為25℃至60℃的範圍；且第三溫度T3大約為80 ℃至100℃的範圍。因此，可根據使用的材料或加入的濾光材料及微透鏡材料，最佳化每一製程步驟。
根據本發明實施例，由於在進行第一製程階段的矽通孔電極200的製作之後，才進行第二製程階段的濾光層300的製作，因此可防止濾光層300遭受矽通孔電極製程期間的高溫(即，第一溫度T1)破壞，進而避免具有影像感測器的半導體裝置的濾光層及微透鏡陣列的效能降低。再者，由於製作蓋板400的圍堰結構420的製程(例如，蝕刻製程)與具有濾光層300的半導體裝置分離，因此製作蓋板400的圍堰結構420所需的製程溫度不會受限於沉積濾光材料及微透鏡材料的相對較低的製程溫度(即，第二溫度T2)，且後續貼附蓋板400所需的製程溫度(即，第三溫度T3)亦不會對濾光層300造成負面影響，進而改善具有影像感測器的半導體裝置的濾光層及微透鏡陣列的效能及品質。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、20、30、40、50‧‧‧步驟

Claims (21)

  1. 一種半導體裝置的製造方法，包括：提供具有複數晶片區的一第一晶圓，其中每一晶片區內具有一感測陣列，位於該第一晶圓的一前側上；自該第一晶圓的一背側，於第一晶圓內形成複數矽通孔電極，其中該等矽通孔電極電性連接至該等感測陣列；在形成該等矽通孔電極之後，在該等感測陣列上形成一濾光層；以及將一蓋板貼附至該第一晶圓的該前側上，以覆蓋該濾光層。
  2. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中以一第一溫度形成該等矽通孔電極，以一第二溫度形成該濾光層，且以一第三溫度貼附該蓋板。
  3. 如申請專利範圍第2項所述之半導體裝置的製造方法，其中該第三溫度大於該第二溫度且小於該第一溫度。
  4. 如申請專利範圍第2項所述之半導體裝置的製造方法，其中該第一溫度大於200℃，該第二溫度為25℃至60℃的範圍，且該第三溫度為80℃至100℃的範圍。
  5. 如申請專利範圍第1項所述之半導體裝置的製造方法，更包括在形成該等矽通孔電極之前，將一第一承載基板貼附至該第一晶圓的該前側上。
  6. 如申請專利範圍第5項所述之半導體裝置的製造方法，更包括：在形成該等矽通孔電極之後及形成該濾光層之前，將一第二承載基板貼附至該第一晶圓的該背側上；以及 在貼附該第二承載基板之後，去除該第一承載基板。
  7. 如申請專利範圍第6項所述之半導體裝置的製造方法，更包括在貼附該蓋板之後，去除該第二承載基板。
  8. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中該蓋板包括一透明基板及位於該透明基板上的複數圍堰結構。
  9. 如申請專利範圍第8項所述之半導體裝置的製造方法，其中形成該等圍堰結構的步驟包括圖案化設置於該透明基板上的一高分子層或一矽層，以形成暴露出該透明基板的複數開口及位於該等開口之間的該等圍堰結構。
  10. 如申請專利範圍第8項所述之半導體裝置的製造方法，其中形成該等圍堰結構的步驟包括圖案化該透明基板，以於該透明基板內形成複數開口及位於該等開口之間的該等圍堰結構。
  11. 如申請專利範圍第1項所述之半導體裝置的製造方法，更包括在貼附該蓋板之後，沿著該等晶片區的邊緣切割該第一晶圓及該蓋板，以形成複數第一晶片。
  12. 如申請專利範圍第1項所述之半導體裝置的製造方法，更包括在該濾光層上形成複數微透鏡陣列，對應該等感測陣列。
  13. 一種半導體裝置的製造方法，包括：提供具有複數晶片區的一第一晶圓，其中每一晶片區內具有一感測陣列，位於該第一晶圓上；在該第一晶圓內形成複數矽通孔電極，其中該等矽通孔電極電性連接至該等感測陣列； 在形成該等矽通孔電極之後，在該等感測陣列上形成一濾光層；以及將一蓋板貼附至該第一晶圓上，以覆蓋該濾光層。
  14. 如申請專利範圍第13項所述之半導體裝置的製造方法，其中以一第一溫度形成該等矽通孔電極，以一第二溫度形成該濾光層，且以一第三溫度貼附該蓋板。
  15. 如申請專利範圍第14項所述之半導體裝置的製造方法，其中該第三溫度大於該第二溫度且小於該第一溫度。
  16. 如申請專利範圍第14項所述之半導體裝置的製造方法，其中該第一溫度大於200℃，該第二溫度為25℃至60℃的範圍，且該第三溫度為80℃至100℃的範圍。
  17. 如申請專利範圍第13項所述之半導體裝置的製造方法，其中該蓋板包括一透明基板及位於該透明基板上的複數圍堰結構。
  18. 如申請專利範圍第17項所述之半導體裝置的製造方法，其中形成該等圍堰結構的步驟包括圖案化設置於該透明基板上的一高分子層或一矽層，以形成暴露出該透明基板的複數開口及位於該等開口之間的該等圍堰結構。
  19. 如申請專利範圍第17項所述之半導體裝置的製造方法，其中形成該等圍堰結構的步驟包括圖案化該透明基板，以於該透明基板內形成複數開口及位於該等開口之間的該等圍堰結構。
  20. 如申請專利範圍第13項所述之半導體裝置的製造方法，更包括在貼附該蓋板之後，沿著該等晶片區的邊緣切割該第 一晶圓及該蓋板，以形成複數第一晶片。
  21. 如申請專利範圍第13項所述之半導體裝置的製造方法，更包括在該濾光層上形成複數微透鏡陣列，對應該等感測陣列。
TW102134454A 2013-09-25 2013-09-25 半導體裝置的製造方法 TWI538174B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102134454A TWI538174B (zh) 2013-09-25 2013-09-25 半導體裝置的製造方法
US14/294,731 US20150087101A1 (en) 2013-09-25 2014-06-03 Method for forming semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102134454A TWI538174B (zh) 2013-09-25 2013-09-25 半導體裝置的製造方法

Publications (2)

Publication Number Publication Date
TW201513321A true TW201513321A (zh) 2015-04-01
TWI538174B TWI538174B (zh) 2016-06-11

Family

ID=52691298

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102134454A TWI538174B (zh) 2013-09-25 2013-09-25 半導體裝置的製造方法

Country Status (2)

Country Link
US (1) US20150087101A1 (zh)
TW (1) TWI538174B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10832985B2 (en) * 2018-09-27 2020-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Sensor package and method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7528420B2 (en) * 2007-05-23 2009-05-05 Visera Technologies Company Limited Image sensing devices and methods for fabricating the same
US20090174018A1 (en) * 2008-01-09 2009-07-09 Micron Technology, Inc. Construction methods for backside illuminated image sensors
US8362622B2 (en) * 2009-04-24 2013-01-29 Synopsys, Inc. Method and apparatus for placing transistors in proximity to through-silicon vias
US8546165B2 (en) * 2010-11-02 2013-10-01 Tsmc Solid State Lighting Ltd. Forming light-emitting diodes using seed particles
US8865507B2 (en) * 2011-09-16 2014-10-21 Sionyx, Inc. Integrated visible and infrared imager devices and associated methods
US9196589B2 (en) * 2012-03-23 2015-11-24 Xintec Inc. Stacked wafer structure and method for stacking a wafer
US9324756B2 (en) * 2012-07-25 2016-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. CIS chips and methods for forming the same
US8878325B2 (en) * 2012-07-31 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Elevated photodiode with a stacked scheme

Also Published As

Publication number Publication date
TWI538174B (zh) 2016-06-11
US20150087101A1 (en) 2015-03-26

Similar Documents

Publication Publication Date Title
US10157811B2 (en) Chip package and method for forming the same
CN102856336B (zh) 晶片封装体及其形成方法
TWI499047B (zh) 形成半導體元件的方法及成像裝置
TWI458071B (zh) 晶片封裝體及其製造方法
US8405115B2 (en) Light sensor using wafer-level packaging
TWI408790B (zh) 具有貫穿電極之半導體裝置及其製造方法
TWI502705B (zh) 晶片封裝體及其製造方法
US10157875B2 (en) Chip package and method for forming the same
KR101791765B1 (ko) 방사선 검출용 반도체 장치 및 방사선 검출용 반도체 장치를 생산하는 방법
US9379072B2 (en) Chip package and method for forming the same
TWI614852B (zh) 晶片封裝體及其製造方法
TW200910584A (en) Electronic device wafer level scale packages and fabrication methods thereof
TWI550794B (zh) 晶片封裝體及其製造方法
TWI500132B (zh) 半導體裝置之製法、基材穿孔製程及其結構
US11450697B2 (en) Chip package with substrate having first opening surrounded by second opening and method for forming the same
US9881959B2 (en) Chip package and method of manufacturing the same
TWI502692B (zh) 晶片封裝體及其形成方法
TWI525805B (zh) 低輪廓影像感測器
US9859326B2 (en) Semiconductor devices, image sensors, and methods of manufacture thereof
TWI538174B (zh) 半導體裝置的製造方法