JPH03136331A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03136331A JPH03136331A JP27675889A JP27675889A JPH03136331A JP H03136331 A JPH03136331 A JP H03136331A JP 27675889 A JP27675889 A JP 27675889A JP 27675889 A JP27675889 A JP 27675889A JP H03136331 A JPH03136331 A JP H03136331A
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- wiring
- hole
- film
- bonding window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 239000011229 interlayer Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 230000001681 protective effect Effects 0.000 claims description 20
- 239000002184 metal Substances 0.000 abstract description 53
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 6
- 239000010408 film Substances 0.000 description 37
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は多層配線された半導体基板上に特定の保護膜を
形成した半導体装置の改良に関する。
形成した半導体装置の改良に関する。
［従来の技術］
近年半導体集積回路の高集積化によるチップサイズの大
型化、配線長の増加を改善するために、多層配線技術が
広く利用されるようになってきた。
型化、配線長の増加を改善するために、多層配線技術が
広く利用されるようになってきた。
以下に従来の多層配線技術を用いた半導体装置の製造方
法について説明する。
法について説明する。
第２図は従来の多層配線技術を用いた半導体装置のボン
ディング窓部の断面図である。第２図において、１．は
シリコン基板、２はフィールド酸化膜、３は第１金属配
線、４は層間絶縁膜、５は第２金属配線、６は保護膜、
７はスルーホール、８はボンディング窓、９は第２金属
配線の膜厚の薄い部分である。
ディング窓部の断面図である。第２図において、１．は
シリコン基板、２はフィールド酸化膜、３は第１金属配
線、４は層間絶縁膜、５は第２金属配線、６は保護膜、
７はスルーホール、８はボンディング窓、９は第２金属
配線の膜厚の薄い部分である。
そして第２図に示した従来の多層配線の製造方法につい
て説明する。所定の素子を形成したシリコン基板１およ
びフィールド酸化膜２の上に第１金属配線３と層間絶縁
膜４を形成する。次に、後に形成するボンディング窓８
の領域に第１金属配線３と第２金属配線５を電気的に導
通するためにスルーホール７をエツチングにより形成し
たのち、第２金属配線５と保護膜６を形成する。次にボ
ンティングワイヤのボンディング領域にボンディング窓
８をスルーホールと同等以上の大きさ、またはスルーホ
ール段差部をボンティング窓開口部に含む位置に形成す
る。
て説明する。所定の素子を形成したシリコン基板１およ
びフィールド酸化膜２の上に第１金属配線３と層間絶縁
膜４を形成する。次に、後に形成するボンディング窓８
の領域に第１金属配線３と第２金属配線５を電気的に導
通するためにスルーホール７をエツチングにより形成し
たのち、第２金属配線５と保護膜６を形成する。次にボ
ンティングワイヤのボンディング領域にボンディング窓
８をスルーホールと同等以上の大きさ、またはスルーホ
ール段差部をボンティング窓開口部に含む位置に形成す
る。
以上のように構成された半導体装置の多層配線により、
ポンデイグ窓８領域の層間絶縁膜４に形成されたスルー
ホールにより第１金属線３と第２金属線５は電気的に導
通が得られる。
ポンデイグ窓８領域の層間絶縁膜４に形成されたスルー
ホールにより第１金属線３と第２金属線５は電気的に導
通が得られる。
［発明が解決しようとする課題］
しかしながら前記した従来技術では、スルーホール７の
側壁の部分の第２金属配線５は下地の段差部のカバーレ
ッジが悪くなるた膜厚が薄くなる。
側壁の部分の第２金属配線５は下地の段差部のカバーレ
ッジが悪くなるた膜厚が薄くなる。
この膜厚が薄くなった部分を第２図の番号９で示す。こ
の膜厚が薄くなった部分９は、ボンディング窓８の開口
部に存在し、保護膜６で覆われていない。このため、組
み立て工程以降の外因的なダメージにより、第２金属配
線５の膜厚が薄くなった部分９で断線が起こり、第１金
属線３と第２金属線５の電気的導通が得られなくなると
いう課題を有していた。
の膜厚が薄くなった部分９は、ボンディング窓８の開口
部に存在し、保護膜６で覆われていない。このため、組
み立て工程以降の外因的なダメージにより、第２金属配
線５の膜厚が薄くなった部分９で断線が起こり、第１金
属線３と第２金属線５の電気的導通が得られなくなると
いう課題を有していた。
本発明は前記した従来技術の課題を解決するため、ボン
ディング窓の表面保護による開口部を、多層金属配線間
に設けられたスルーホールによる段差部より内側に位置
するように形成することにより、ボンディング窓領域に
おける第１金属配線と第２金属配線との導通を確実にす
る半導体装置を提供する。
ディング窓の表面保護による開口部を、多層金属配線間
に設けられたスルーホールによる段差部より内側に位置
するように形成することにより、ボンディング窓領域に
おける第１金属配線と第２金属配線との導通を確実にす
る半導体装置を提供する。
［課題を解決するための手段］
前記目的を達成するため本発明は下記の構成からなる。
すなわち本発明は、半導体基板上に形成した第１配線上
の層間絶縁膜にスルホールが形成され、前記層間絶縁膜
上に、第２配線が形成され、上記第１配線と第２配線が
スルホールを通して電気的に接続されるとともに、上記
スルホール部に形成される第２配線の段差部が保護膜で
被覆され、さらに、前記スルホール上に位置する保護膜
部分にボンディング窓が形成されていることを特徴とす
る半導体装置である。
の層間絶縁膜にスルホールが形成され、前記層間絶縁膜
上に、第２配線が形成され、上記第１配線と第２配線が
スルホールを通して電気的に接続されるとともに、上記
スルホール部に形成される第２配線の段差部が保護膜で
被覆され、さらに、前記スルホール上に位置する保護膜
部分にボンディング窓が形成されていることを特徴とす
る半導体装置である。
［作用コ
本発明は、ボンディング窓の表面保護による開口部を、
多層金属配線間に設けられたスルーホールによる段差部
より内側に位置するように形成したので、ボンディング
窓領域における第１金属配線と第２金属配線との導通を
確実にすることができる。すなわちスルーホール側壁部
の膜厚の薄くなった第２金属配線部分を保護膜で完全に
覆うことにより、組み立て工程以降の外因的なダメージ
に対して保護することができるので、第１金属配線と第
２金属配線との導通を確実にすることができる。
多層金属配線間に設けられたスルーホールによる段差部
より内側に位置するように形成したので、ボンディング
窓領域における第１金属配線と第２金属配線との導通を
確実にすることができる。すなわちスルーホール側壁部
の膜厚の薄くなった第２金属配線部分を保護膜で完全に
覆うことにより、組み立て工程以降の外因的なダメージ
に対して保護することができるので、第１金属配線と第
２金属配線との導通を確実にすることができる。
［実施例］
以下実施例を用いて本発明の詳細な説明する。
なお本発明は下記の実施例に限定されるものではない。
第１図は本発明の半導体装置のボンディング窓部の一実
施態様を示すものである。第１図において、１はシリコ
ン基板、２はフィールド酸化膜、３は第１金属配線、４
は眉間絶縁膜、５は第２金属配線、６は保護膜、７はス
ルーホール、８はボンディング窓、９は第２金属配線の
膜厚の薄い部分である。
施態様を示すものである。第１図において、１はシリコ
ン基板、２はフィールド酸化膜、３は第１金属配線、４
は眉間絶縁膜、５は第２金属配線、６は保護膜、７はス
ルーホール、８はボンディング窓、９は第２金属配線の
膜厚の薄い部分である。
そして、本発明の半導体装置は、シリコン基板（半導体
基板）１上に形成した第１金属配線３上の層間絶縁膜４
にスルホール７が形成され、前記層間絶縁膜４上に、第
２金属配線５が形成され、上記第１金属配線３と第２金
属配線５がスルホール７を通して電気的に接続されると
ともに、上記スルホール部７に形成される第２配線の段
差部が保護膜６で被覆され、さらに、前記スルホール７
上に位置する保護膜部分６にボンディング窓８が形成さ
れた半導体装置である。すなわち、保護膜６をボンディ
ング窓８の内側に配置するように設けたのである。
基板）１上に形成した第１金属配線３上の層間絶縁膜４
にスルホール７が形成され、前記層間絶縁膜４上に、第
２金属配線５が形成され、上記第１金属配線３と第２金
属配線５がスルホール７を通して電気的に接続されると
ともに、上記スルホール部７に形成される第２配線の段
差部が保護膜６で被覆され、さらに、前記スルホール７
上に位置する保護膜部分６にボンディング窓８が形成さ
れた半導体装置である。すなわち、保護膜６をボンディ
ング窓８の内側に配置するように設けたのである。
以上説明した本発明の半導体装置は次のようにして製造
する。まず、拡散などにより素子をシリコン基板１に形
成し、数１０００オングストローム厚さのフィールド酸
化膜２を設け、その上に第１金属配線３と層間絶縁膜４
を被着する。次にボンディング窓８の形成領域の層間絶
縁膜４に、第１金属配線３と第２金属配線５の電気的導
通を得るためにスルーホールを形成した後、第２金属配
線５、及び保護膜６を被着する。
する。まず、拡散などにより素子をシリコン基板１に形
成し、数１０００オングストローム厚さのフィールド酸
化膜２を設け、その上に第１金属配線３と層間絶縁膜４
を被着する。次にボンディング窓８の形成領域の層間絶
縁膜４に、第１金属配線３と第２金属配線５の電気的導
通を得るためにスルーホールを形成した後、第２金属配
線５、及び保護膜６を被着する。
次に、ボンディングワイヤーをボンディングする領域に
、第２金属配線５の上記スルーホール７の段差部上の膜
厚の薄い部分９を保護膜６が完全に覆う大きさのボンデ
ィング窓を選択エツチングにより形成する。
、第２金属配線５の上記スルーホール７の段差部上の膜
厚の薄い部分９を保護膜６が完全に覆う大きさのボンデ
ィング窓を選択エツチングにより形成する。
以上のように本実施例によれば、第２金属配線５の膜厚
の薄い部分９は、保護膜６で覆われているため、組み立
て工程以降のダメージに対して保護され、第１金属配線
３と第２金属配線５の電気的導通は安定に保つことがで
きる。
の薄い部分９は、保護膜６で覆われているため、組み立
て工程以降のダメージに対して保護され、第１金属配線
３と第２金属配線５の電気的導通は安定に保つことがで
きる。
［発明の効果］
以上説明した通り本発明は、ボンディング窓の表面保護
による開口部を、多層金属配線間に設けられたスルーホ
ールによる段差部より内側に位置するように形成し、ス
ルーホール段差上の膜厚が薄くなる金属配線部分を保護
膜で完全に覆うようにしたので、ボンディング窓領域に
おける第１金属配線と第２金属配線との導通を確実にす
ることができ、信頼性も向上することができた。すなわ
ちスルーホール側壁部の膜厚の薄くなった第２金属配線
部分を保護膜で完全に覆うことにより、組み立て工程以
降の外因的なダメージに対して保護することができるの
で、第１金属配線と第２金属配線との導通を確実にする
ことができるという顕著な効果を達成することができた
。
による開口部を、多層金属配線間に設けられたスルーホ
ールによる段差部より内側に位置するように形成し、ス
ルーホール段差上の膜厚が薄くなる金属配線部分を保護
膜で完全に覆うようにしたので、ボンディング窓領域に
おける第１金属配線と第２金属配線との導通を確実にす
ることができ、信頼性も向上することができた。すなわ
ちスルーホール側壁部の膜厚の薄くなった第２金属配線
部分を保護膜で完全に覆うことにより、組み立て工程以
降の外因的なダメージに対して保護することができるの
で、第１金属配線と第２金属配線との導通を確実にする
ことができるという顕著な効果を達成することができた
。
第１図は本発明の実施例における半導体装置のボンディ
ング窓の断面図を示す。 第２図は従来技術の半導体装置のボンディング窓の断面
図を示す。 １：シリコン基板 ２：フィールド酸化膜３：第１
金属配線 ４：層間絶縁膜５；第２金属配線
６：保護膜 ７：スルーホール ８：ボンディング窓９：第２金
属配線の膜厚の薄い部分
ング窓の断面図を示す。 第２図は従来技術の半導体装置のボンディング窓の断面
図を示す。 １：シリコン基板 ２：フィールド酸化膜３：第１
金属配線 ４：層間絶縁膜５；第２金属配線
６：保護膜 ７：スルーホール ８：ボンディング窓９：第２金
属配線の膜厚の薄い部分
Claims (1)
- （１）半導体基板上に形成した第１配線上の層間絶縁膜
にスルホールが形成され、前記層間絶縁膜上に、第２配
線が形成され、上記第１配線と第２配線がスルホールを
通して電気的に接続されるとともに、上記スルホール部
に形成される第２配線の段差部が保護膜で被覆され、さ
らに、前記スルホール上に位置する保護膜部分にボンデ
ィング窓が形成されていることを特徴とする半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27675889A JPH03136331A (ja) | 1989-10-23 | 1989-10-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27675889A JPH03136331A (ja) | 1989-10-23 | 1989-10-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03136331A true JPH03136331A (ja) | 1991-06-11 |
Family
ID=17573939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27675889A Pending JPH03136331A (ja) | 1989-10-23 | 1989-10-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03136331A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007103852A (ja) * | 2005-10-07 | 2007-04-19 | Fujifilm Corp | 半導体装置およびその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63304645A (ja) * | 1987-06-03 | 1988-12-12 | Nec Corp | 半導体集積回路 |
-
1989
- 1989-10-23 JP JP27675889A patent/JPH03136331A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63304645A (ja) * | 1987-06-03 | 1988-12-12 | Nec Corp | 半導体集積回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007103852A (ja) * | 2005-10-07 | 2007-04-19 | Fujifilm Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6150725A (en) | Semiconductor devices with means to reduce contamination | |
| US5366589A (en) | Bonding pad with circular exposed area and method thereof | |
| US5291374A (en) | Semiconductor device having an opening and method of manufacturing the same | |
| US10199297B2 (en) | Semiconductor structure and fabrication method thereof | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| JPH05343468A (ja) | 半導体装置 | |
| JPH03136331A (ja) | 半導体装置 | |
| JPH01185943A (ja) | 半導体集積回路装置 | |
| KR100372649B1 (ko) | 반도체 소자의 금속 패드 형성방법 | |
| JPS60145628A (ja) | 半導体装置 | |
| JPH02281743A (ja) | ボールボンディング用電極を備えた半導体装置 | |
| JPS59188153A (ja) | 多層配線を有する電子回路装置の製造方法 | |
| JPH0621061A (ja) | 半導体装置 | |
| JPH0332214B2 (ja) | ||
| JP2559102B2 (ja) | 半導体装置 | |
| JPH0574957A (ja) | 半導体装置 | |
| JPH0456239A (ja) | 半導体装置 | |
| KR100728945B1 (ko) | 금속라인의 형성방법 | |
| JPS58192350A (ja) | 半導体装置 | |
| JPH01270248A (ja) | 半導体装置の製造方法 | |
| JPS58110055A (ja) | 半導体装置 | |
| JPH04297042A (ja) | 半導体装置 | |
| KR19990000376A (ko) | 반도체 소자 제조방법 | |
| JPS5823451A (ja) | 半導体装置 | |
| JPH02306635A (ja) | 半導体装置 |