JPS61289661A - イメ−ジセンサ駆動用集積回路 - Google Patents

イメ−ジセンサ駆動用集積回路

Info

Publication number
JPS61289661A
JPS61289661A JP60132706A JP13270685A JPS61289661A JP S61289661 A JPS61289661 A JP S61289661A JP 60132706 A JP60132706 A JP 60132706A JP 13270685 A JP13270685 A JP 13270685A JP S61289661 A JPS61289661 A JP S61289661A
Authority
JP
Japan
Prior art keywords
light
receiving element
driving
image sensor
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60132706A
Other languages
English (en)
Inventor
Koichi Tomura
光一 戸村
Yoshihiro Nagata
永田　良浩
Masatoshi Kato
雅敏 加藤
Akio Ioka
井岡　杲雄
Rokuzo Mitsuida
三井田　六蔵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60132706A priority Critical patent/JPS61289661A/ja
Publication of JPS61289661A publication Critical patent/JPS61289661A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Facsimile Heads (AREA)
  • Facsimile Scanning Arrangements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、画像を光学的に読取るイメージセンサを駆動
するＬＳＩに関するものであり、特に密着形イメージセ
ンサ用に利用されるものに関するものである。
〔従来の技術〕
従来の密着形イメージセンサの一例として、雑誌ｒ　Ｏ
ｐｌｕｇ　Ｅ　Ｊ　　（Ｆｋ５６．１９８４年７月号）
　　ｐ、４７「アモルファス・シリコン密着イメージセ
ンサ−」に示されたものに第４図がある。同図＋ａｌは
その平面図、同回山）はその断面構成図であり、図にお
いて、イメージセンサはガラス基板１上に形成された、
受光素子３０．ＬＳＩ２及び配線パターン８から構成さ
れ、第４図〜）に示すように、受光素子３０は下部（（
Ｉｉ別）電極３．非晶質半導体膜４゜上部（透明）電極
５．遮光１ｉｉ６を積層して構成されている。なお、図
中の３Ｎは受光素子の外部接続のための電極パッドであ
り、７はＬＳＩ２に内蔵された受光素子駆動用電極パッ
ド、８はＬＳＩ２の駆動・制御及び信号取出し用に利用
される配線パターンである。
）　また第４図（ａ）かられかるように、受光素子３０
の個別電極３は左右交互に取出され、左又は右に取り出
された個別電極は、ＬＳＩ２の３辺（”　ｒｂ、　　ｃ
）に分配されるべく、３分割される。ＬＳＩ２のａ辺に
分配された電極を、受光素子に近い側からａｌ、ａ２＊
　　ａ３．ａ４、又す辺に分配された電極を上からｂｌ
、ｂ２．ｂ３、さらに０辺に分配された電極を、受光素
子に近い側からｃｌ。
Ｃ２，Ｃ３１Ｃ４とすると、ａ１〜ｃ４までの電極はＬ
ＳＩの囲りに引き出され、そ、の位置で電極パッド３Ｎ
と接続され、さらに、対向したＬＳＩ２内部の受光素子
駆動用電極バッドッとワイヤボンドされる。
本図では、受光素子列を挟んで両側にＬＳＩが配置され
た例を示したが、左又は右のどちらか一方だけの受光素
子−ＬＳＩ系で構成することも可能である。
いずれにしろ、受光素子３０は一定時間の光照射又は暗
状態のもとで、受光素子に蓄積された電荷が、ＬＳＩの
受光素子駆動回路により読出され、同時に受光素子がリ
セットされて次の読取動作に入る。
前記受光素子−ＬＳＩを片側に配置した例として、セン
シング技術応用研究会第４２回研究例会費料５９−１２
−５大阪府工業技術試験所「アモルファス・シリコン密
着型イメージセンサ」　（富士ゼロックス■小沢他）が
あり、これによると、イメージセンサは第５図に示すよ
うな出力特性を示す。
すなわち、暗出力特性は図中の１０により、又明出力特
性は１１により示されている０図において、暗出力特性
１０はあまり不均一性が現われていないが、明出力特性
１１はＭ−１，Ｍ、Ｍ＋１番目のＬＳＩで駆動された特
性・であって、図に示すような周期的な不均一出力特性
を示す、ここで、Ｍ番目のＬＳＩで駆動されたセンサで
みてみると、これはＡ、Ｂ、Ｃの３領域に分離でき、領
域ＡとＣとは領域Ｂを挟んで対称になっている。すなわ
ち、第４図（＆）でみた受光素子の個別電極ａ１〜ａ４
及びＣ１〜Ｃ４の電極長の違いによる影響が現れている
と言える。すなわち、ＬＳＩ２のｂ辺に分配された電極
ｂ１．ｂ２．ｂ３はその電極長が同一のために、出力特
性は均一になるが（第５図の領域Ｂ部に対応）、これに
対し、ＬＳＩのａ辺では、ａ１〜ａ４になるに従い電極
長が長くなるから、第５図の領域Ｂの左端より左に行く
に従ｔ）出力信号レベルが大になる。同様に、辺Ｃにつ
いても、辺ａの場合と同様なことが言える。
これらのことを換言すると、電極長の違いによる線間容
量の差が明出力特性の不均一性に影響していると言える
。
〔発明が解決しようとする問題点〕
このような不均一信号を用いて、信号の２値化処理をし
てしまうと、原画が白であるにもかかわらず、出力レベ
ルが低いために白を黒と判定してしまうという欠点を生
じる。そこでこうした欠点を除去するために、個々の受
光素子に補正回路を設ける必要がで等くるが、このよう
な処置をすると、回路の複雑化、大型化を招き、コスト
上昇の原因になるなどの問題点を生じることとなる。
この発明は、上記のような問題点を解消するためになさ
れたもので、イメージセンサの受光素子の出力信号レベ
ルの均一化を、回路の複雑化およびコスト上昇を招くこ
となく容易に達成できるイメージセンサ駆動用集積回路
を提供することを目的とする。
〔問題点を解決するための手段〕
この発明に係るイメージセンサ駆動用集積回路は、集積
回路の受光素子列側にだけ、受光素子を駆動するための
電極パッドをｉぺるようにしたものである。
〔作用〕
この発明においては、イメージセンサ駆動用集積回路の
受光素子列の側にだけ受光素子駆動用の電極パッドを並
べるようにしたので、受光素子とＬＳＩ間の配線長がほ
ぼ一定になり、個別電極間の線間容量が均一化すること
が期待される。
〔実施例〕
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例によるイメージセンサ駆動用
集積回路を示し、図において、１は絶縁性基板、２は複
数の受光素子駆動用スイッチング機能素子を内蔵したＬ
ＳＩ、３は下部（個別）電極、３Ｎはそのパッド、４は
非晶質光導電性半導体膜、５は上部（透明）電極、７は
受光素子駆動用電極パッド、８は配線パターン、９は入
射光、３０は受光素子であり、これは基板上に下部（個
別）電極３、非晶質光導電性半導体膜４、上部（透明）
電極５を順次積層して形成されたものである。
なお、本実施例ではＬＳＩ２の各受光素子駆動用電極パ
ッド７はＬＳＩ２の片方、即ち受光素子列側にのみ配置
されており、各受光素子３０からの、電極長のほぼ等し
い個別電極３とワイヤボンド接続されている。
また第２図は複数の受光素子駆動用スイッチング機能素
子を内蔵したＬＳＩ２の内部構成の一例を示し、本ＬＳ
Ｉ２は例えば１２９ビツトのシフトレジスタ２ｄと、そ
の出力１ビツト毎に設けられた各１個のセンサ素子駆動
のためのリセットスイッチ２ａ１バツフア・アンプ２ｂ
、アナログスイッチ２ｃにより構成されている。なおＳ
ＩＮ。
５ＯＵＴはシフトレジスタ２ｄの入力、出力端子、ＧＫ
はクロック端子、ＶＯＵＴはセンサ素子から読取された
信号を外部に出力するための端子、５ｌ−３１２８はセ
ンサ素子の出力端子である。
この出力端子（ワイヤボンド端子に相当）Ｓｌ−８１２
８は第３図に示すように、センサ素子側にセンサ素子と
平行になるように配列され、ＬＳＩの制御信号はこの出
力端子と反対側に配置され、結果として、ＬＳＩが細長
いものとして仕上っている。
イメージ・センサは第１１図に示すように絶縁性基板１
上に、受光素子列３０とＬＳＩ２と配線パターン８とが
形成されてなり、それぞれの位置関係は次のようになっ
ている。すなわち、イメージセンサは受光素子列３０に
対し平行になるように、ｎ個（例えば１２８ビツト）の
受光素子駆動用電極７が受光素子列３０側に配置された
ライン状のＬＳＩ２を複数個並べて、−直線上に配置し
てなるものである。このことは別の見方をすれば、受光
素子の個別電極パッド配列がＬＳＩと平行になることで
ある。
さらに、受光素子の個別電極は、受光素子部分ではピッ
チＰｓであるが、ＬＳＩと対向する部分、即ち受光素子
の電極パッド３Ｎでは、ＬＳＩに内包された受光素子駆
動用電極７のピッチＰＤ（＜Ｐｓ）に等しくなるように
変換され、さらに、Ｌ３２２の受光素子駆動用電極７と
相対するように配置されて、特定の受光素子の個別電極
パッド３ＮとＬＳＩの受光素子駆動用電極パッド７とが
ワイヤ・ボンドされて結線される。これは、ｎ個の受光
素子駆動用電極パッド７のピッチが、受光素子の配列ピ
ッチＰｓと同じピンチになるように仕上げてしまうと、
ＬＳＩチップの切断スペースが少ないために、ＬＳＩの
生産の際のチップ切断時において、ＬＳＩの最も外側に
存在する切断面に一番近い２（１Ｍの素子が、切断時の
影響を受けて、特性劣化を引き起し、ＬＳＩの歩留り低
下の原因となるからである。この欠点を除去するために
、ＬＳＩのサイズをＲｓｘｎ　（ｎはＬＳＩに内蔵され
た受光素子駆動用電極パッド数である）より常に小さく
する必要があった。ｎは例えば１２８に選ばれるが、Ｌ
ＳＩを切断するために必要となるスペースは片側で約０
．２墓であり、両端を考慮しても高々０．４ｆｉ程度で
あり、Ｐｓが１２５μのものであれば３〜４素子分であ
り、ｎ−３２のＬＳＩについてみれば、高々１割程度の
縮小であり、これでみる限り、電極パッドのピッチ変更
による配線長の増加はわずかである。
このような構成で形成されたイメージセンサの明出力特
性を求めてみると、すべての受光素子について第５図の
領域Ｂのような均一な出力特性を達成することができた
。
なお上記実施例では、ライン状のＬＳＩに内蔵された受
光素子駆動用の電極パッド７を、受光素子列３０および
受光素子の個別電極パッド３Ｎとが平行に、しかも−直
線になるようなイメージセンサ構成を例にとって説明し
たが、ワイヤ・ボンド時にワイヤ・ボンドのヘッドが電
極パッドピンチＰＤよりも太き（なる場合があり、この
場合には、ワイヤ・ボンディングによって、その前に打
ったワイヤを損傷するという欠点をもつことがわかった
。
この問題を解決するために、第３図に示す構成をとった
。すなわち、受光素子の個別電極パッド３Ｎ及びＬＳＩ
に内蔵された受光素子駆動用電極パッド７とをそれぞれ
集積回路及び受光素子の一辺からの距離の興なる２つの
配列線状に交互に配列するようにして、隣接パッドが互
に千鳥配置となるようにしたものであり、第３図におい
て、受光素子の個別電極パッド３Ｎを隣接パッド毎に、
凸配置したもの３Ｎａと凹配置したちの３Ｎｂとに分配
し、又、ＬＳＩに内蔵した受光素子駆動用電極バッド７
を、隣接パッド毎に凸配置したもの７ａと、凹配置した
ちの７ｂとに分配し、しかも特定の凸配置した受光素子
の個別電極パッド３ＮａとＬＳＩに内蔵した受光素子駆
動用電極パッド７ａ同志とを、又、特定の凹配置した個
別電極パッド３Ｎ＋と駆動用電極パッド７ｂとをそれぞ
れワイヤ・ボンドさせている。なお、この場合でも、基
本的な構成である受光素子列と、ＬＳＩとの平行性は確
保されていることが必要である。
このように構成することにより、ワイヤ・ボンド時の問
題点を除去できると共に、凸部配置及び凹部配置による
受光素子の個別電極長の変化についても高々２割程度ま
たはそれ以内であり、線間容量の不均一性は小さく、２
値化処理への影響は少なくなることが確かめられた。
また第１図、第３図の実施例では、配線パターン８は１
本で代表させたが、該パターンはＬＳＩの駆動・制御お
よび信号取出し用に利用されるものであり、実際には複
数本使用されるものである。
また第１図および第３図の実施例では受光素子列に対し
て、ライン状のＬＳＩを片側に配置した例で示したが、
センサの密度が増加した場合には、ＬＳＩを受光素子列
の両側に配置して利用することも可能であり、こうする
ことによっても上記実施例と同様の効果を奏する。
〔発明の効果〕
以上のように、この発明に係るイメージセンサ駆動用集
積回路によれば、集積回路の受光素子側にだけ受光素子
駆動用の電極パッドを設けるようにしたので、受光素子
と集積回路間の各配線長がほぼ一定となり、受光素子の
出力信号レベルを安価かつ容易に均一化できる効果があ
る。
【図面の簡単な説明】
第１図はこの発明の一実施例によるイメージセンサ駆動
用集積回路を示し、第１図（ａ）はその平面図、第１図
（ｂ）は断面構成図である。また第２図は第１図のＬＳ
Ｉに内蔵された複数の受光素子駆動回路の構成図、第３
図はこの発明の他の実施例におけるＬＳＩとセンサとの
関係を示す平面図、第４図は従来のイメージセンサとセ
ンサを駆動するＬＳＩとの関係を示す図であり、第４図
（ａ）はその平面図、第４回山）は断面図である。また
第５図は従来のイメージセンサの明暗の出力特性を示す
図である。 図において、１は絶縁性基板、２はＬＳＩ、３は下部（
個別）電極、３Ｎは電極パッド、４は非晶質光導電性半
導体膜、５は上部電極、７は受光素子駆動用電極パッド
、８は配線パターン、９は入射光、３０は受光素子であ
る。 なお図中同一符号は間−又は相当部分を示す。

Claims (3)

    【特許請求の範囲】
  1. （１）イメージセンサの受光素子に蓄積された電荷を読
    出すための受光素子駆動用の回路を複数組込んだイメー
    ジセンサ駆動用集積回路において、受光素子駆動用電極
    パッドを一直線状にして集積回路の片側のみに配置した
    ことを特徴とするイメージセンサ駆動用集積回路。
  2. （２）上記受光素子駆動用電極パッドは、集積回路の一
    辺からの距離の異なる２つの配列線上に交互に配列され
    ていることを特徴とする特許請求の範囲第１項記載のイ
    メージセンサ駆動用集積回路。
  3. （３）上記集積回路の受光素子駆動用電極ピッチは、す
    べてイメージセンサの受光素子の個別電極ピッチより小
    さいことを特徴とする特許請求の範囲第１項または第２
    項記載のイメージセンサ駆動用集積回路。
JP60132706A 1985-06-18 1985-06-18 イメ−ジセンサ駆動用集積回路 Pending JPS61289661A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60132706A JPS61289661A (ja) 1985-06-18 1985-06-18 イメ−ジセンサ駆動用集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60132706A JPS61289661A (ja) 1985-06-18 1985-06-18 イメ−ジセンサ駆動用集積回路

Publications (1)

Publication Number Publication Date
JPS61289661A true JPS61289661A (ja) 1986-12-19

Family

ID=15087657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60132706A Pending JPS61289661A (ja) 1985-06-18 1985-06-18 イメ−ジセンサ駆動用集積回路

Country Status (1)

Country Link
JP (1) JPS61289661A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5060040A (en) * 1987-11-14 1991-10-22 Canon Kabushiki Kaisha Photoelectric conversion apparatus
US6157072A (en) * 1991-04-27 2000-12-05 Kanegafuchi Chemical Industry Co., Ltd. Image sensor
JP2009194152A (ja) * 2008-02-14 2009-08-27 Casio Comput Co Ltd 半導体集積回路装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55141767A (en) * 1979-04-24 1980-11-05 Fuji Xerox Co Ltd One-dimensional image sensor
JPS5965474A (ja) * 1982-09-08 1984-04-13 テキサス・インスツルメンツ・インコ−ポレイテツド 集積された検出器アレイと信号処理器
JPS59141867A (ja) * 1983-02-02 1984-08-14 Fuji Xerox Co Ltd 原稿読取装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55141767A (en) * 1979-04-24 1980-11-05 Fuji Xerox Co Ltd One-dimensional image sensor
JPS5965474A (ja) * 1982-09-08 1984-04-13 テキサス・インスツルメンツ・インコ−ポレイテツド 集積された検出器アレイと信号処理器
JPS59141867A (ja) * 1983-02-02 1984-08-14 Fuji Xerox Co Ltd 原稿読取装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5060040A (en) * 1987-11-14 1991-10-22 Canon Kabushiki Kaisha Photoelectric conversion apparatus
US6157072A (en) * 1991-04-27 2000-12-05 Kanegafuchi Chemical Industry Co., Ltd. Image sensor
JP2009194152A (ja) * 2008-02-14 2009-08-27 Casio Comput Co Ltd 半導体集積回路装置

Similar Documents

Publication Publication Date Title
KR20010075560A (ko) 광감지기 및 광감지기 시스템
EP0297413A2 (en) Photoelectric conversion device
CN113826104B (zh) 平铺图像传感器
JPS61289661A (ja) イメ−ジセンサ駆動用集積回路
JPH05207224A (ja) マトリックスアドレス指定型カラー走査アレイ
JPS61218167A (ja) ラインセンサ
JPS6237812B2 (ja)
JPS61184869A (ja) イメ−ジセンサ
JPH0683335B2 (ja) 光電変換装置
JPH0588552B2 (ja)
JPS5957563A (ja) 固体リニアイメ−ジセンサ
JP2002199165A (ja) 薄膜トランジスタ型光センサー
JP2002270811A (ja) 固体撮像素子と、その駆動方法と、その製造方法
JPH022676A (ja) イメージセンサ
JP3140437B2 (ja) イメージセンサ
JPH0584971B2 (ja)
JPH0318057A (ja) イメージセンサ
JPS61277251A (ja) 画像情報入力装置
JP2519935B2 (ja) 密着型イメ−ジセンサ
JPS60218968A (ja) 光学的読取装置
JPS648472B2 (ja)
JPH01202859A (ja) 固体撮像素子
JPS60119165A (ja) 一次元イメ−ジセンサの製造方法
JPH0744026Y2 (ja) イメ−ジセンサ
JPH0554752B2 (ja)