JPS61277251A - 画像情報入力装置 - Google Patents
画像情報入力装置Info
- Publication number
- JPS61277251A JPS61277251A JP60119030A JP11903085A JPS61277251A JP S61277251 A JPS61277251 A JP S61277251A JP 60119030 A JP60119030 A JP 60119030A JP 11903085 A JP11903085 A JP 11903085A JP S61277251 A JPS61277251 A JP S61277251A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- optical sensor
- sensor array
- insulating substrate
- image information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ファクシミリ等の各種ＯＡ機器に用いられる
原稿と１対１に対応するイメージセンサを備えた画像情
報入力装置に関するものである。
原稿と１対１に対応するイメージセンサを備えた画像情
報入力装置に関するものである。
従来の技術
従来、原稿と１対１に対応するイメージセンサ（以下［
密着型イメージセンサ］と呼ぶ）は、第８図に示すよう
に、光センサ１が１１１１あたりに８素子以上の密度で
主走査方向の直線上に配置され、それらからの信号は、
それらの上に形成された共通電極２と個別電極３とによ
って取り出されている。
密着型イメージセンサ］と呼ぶ）は、第８図に示すよう
に、光センサ１が１１１１あたりに８素子以上の密度で
主走査方向の直線上に配置され、それらからの信号は、
それらの上に形成された共通電極２と個別電極３とによ
って取り出されている。
具体的には、第９図の等価回路に示すように、主走査方
向に配置された光センサ１をいくつかのブロックに分け
て、そのブロック内の各光センサ１の一端には共通的に
共通電極２を設け、他端には各光センサ１のそれぞれに
個別電極３を設け、さらにそれぞれの各ブロックの対応
する位置にある光センサ１間をマトリックス結線部４に
より結線し、マトリックス状に配線している。画像信号
の読み出しは、共通電極２側のスイッチ５及び個別電極
３側のスイッチ６を順次切り替えて行き、負荷抵抗７の
両端に生じる電気信号として行われる。
向に配置された光センサ１をいくつかのブロックに分け
て、そのブロック内の各光センサ１の一端には共通的に
共通電極２を設け、他端には各光センサ１のそれぞれに
個別電極３を設け、さらにそれぞれの各ブロックの対応
する位置にある光センサ１間をマトリックス結線部４に
より結線し、マトリックス状に配線している。画像信号
の読み出しは、共通電極２側のスイッチ５及び個別電極
３側のスイッチ６を順次切り替えて行き、負荷抵抗７の
両端に生じる電気信号として行われる。
このように従来の密着型イメージセンサは、第４図に示
したように、絶縁基板８上に、光センサ１とその配線部
だけを形成し、信号読みだしのための切り換え用のスイ
ッチ５．６を含めた走査回路、信号増幅回路及び補正回
路等の周辺回路は、フレキシブルケーブルで絶縁基板８
上に設けた外部端子部と結線して、光センサアレイの近
くに位置するプリント基板上に組み込まれて搭載されて
いる。なお９は絶縁層である。
したように、絶縁基板８上に、光センサ１とその配線部
だけを形成し、信号読みだしのための切り換え用のスイ
ッチ５．６を含めた走査回路、信号増幅回路及び補正回
路等の周辺回路は、フレキシブルケーブルで絶縁基板８
上に設けた外部端子部と結線して、光センサアレイの近
くに位置するプリント基板上に組み込まれて搭載されて
いる。なお９は絶縁層である。
たとえば、Ａ４版で光センサ１の配置密度が８個／Ｉ１
ｍの場合は、主走査方向の直線上に１７２８個の光セン
サ１が並んでおり、それらの光センサ１を１ブロック内
３２個として５４ブロツクに分割している。したがって
、周辺回路と光センサアレイ基板との間に、共通側５４
本、個別側３２本の合計８６本の結線がフレキシブルケ
ーブルによって結線がなされている。また、そのために
必要な基板の幅は２５餉−程度である。
ｍの場合は、主走査方向の直線上に１７２８個の光セン
サ１が並んでおり、それらの光センサ１を１ブロック内
３２個として５４ブロツクに分割している。したがって
、周辺回路と光センサアレイ基板との間に、共通側５４
本、個別側３２本の合計８６本の結線がフレキシブルケ
ーブルによって結線がなされている。また、そのために
必要な基板の幅は２５餉−程度である。
発明が解決しようとする問題点
ファクシミリや複写機等の各種ＯＡ機器は、ＩＣやＬＳ
Ｉのめざましい発展とともに、高性能でありながら、小
型で安価な機器を実現しつつある。
Ｉのめざましい発展とともに、高性能でありながら、小
型で安価な機器を実現しつつある。
それらに搭載される画像情報の入力部においても、高速
読み取りが可能でかつ小型で安価なものが要求されてい
る。
読み取りが可能でかつ小型で安価なものが要求されてい
る。
密着型イメージセンサの開発は、画像情報の入力部を画
期的に小型化することができたが、上記従来の密着型イ
メージセンサは、はとんどのスペースが配線部で占めら
れており、配線本数もマトリックス配線によって少なく
なっているが、先に述べたようにＡ４版で画素密度８本
／ａｍの場合においても８６本の配線を要することから
、基板のスペースを節約することによって同一基板から
複数個の光センサアレイを取り出して量産効果を上げる
ことが困難である。
期的に小型化することができたが、上記従来の密着型イ
メージセンサは、はとんどのスペースが配線部で占めら
れており、配線本数もマトリックス配線によって少なく
なっているが、先に述べたようにＡ４版で画素密度８本
／ａｍの場合においても８６本の配線を要することから
、基板のスペースを節約することによって同一基板から
複数個の光センサアレイを取り出して量産効果を上げる
ことが困難である。
なぜなら、フレキシブルケーブル等を用いて確実に結線
するという実装技術は、実用的には１００μ１１前後の
ピッチが少なくとも必要で、フォトリソグラフィー技術
によっていくら配線のピッチを細くできても、フレキシ
ブルケーブルを実装できない。
するという実装技術は、実用的には１００μ１１前後の
ピッチが少なくとも必要で、フォトリソグラフィー技術
によっていくら配線のピッチを細くできても、フレキシ
ブルケーブルを実装できない。
また、このような方法を用いる構成では、画素密度を増
すにつれて、さらに配線部の占めるスペースが大きくな
り、量産効果を上げる上で困難が増すばかりでなく、配
線間の容量等によって高速駆動の点でも問題が生じ、小
型で高性能でかつ安価な密着型イメージセンサを製造す
るための構成としては望ましくない。
すにつれて、さらに配線部の占めるスペースが大きくな
り、量産効果を上げる上で困難が増すばかりでなく、配
線間の容量等によって高速駆動の点でも問題が生じ、小
型で高性能でかつ安価な密着型イメージセンサを製造す
るための構成としては望ましくない。
問題点を解決するための手段
上記問題点を解決するため、本発明の画像情報入力装置
は、絶縁基板と、この絶縁基板上に直線上に形成された
光センサアレイと、この光センサアレイを順次選択する
ために前記絶縁基板上に形成された薄膜トランジスタに
よって構成されたアナログスイッチアレイと、このアナ
ログスイッチアレイを駆動するために前記絶縁基板上に
形成された複数個の薄膜トランジスタによって構成され
たシフトレジスタとを備えた構成としたものである。
は、絶縁基板と、この絶縁基板上に直線上に形成された
光センサアレイと、この光センサアレイを順次選択する
ために前記絶縁基板上に形成された薄膜トランジスタに
よって構成されたアナログスイッチアレイと、このアナ
ログスイッチアレイを駆動するために前記絶縁基板上に
形成された複数個の薄膜トランジスタによって構成され
たシフトレジスタとを備えた構成としたものである。
作用
先に述べたような問題点は、従来の構成が、絶縁基板上
には光センサアレイと信号取り出し用配線だけで、周辺
回路は別のプリント基板等に搭載するようになっている
ために生じた。このような問題点を解決するためには、
光センサアレイを形成している基板上に周辺回路の一部
を集積化し、その基板に配する配線の数を減らすことが
必要である。上記本発明の構成によれば、従来の構成に
比べて基板外への外部端子は６本ですみ、この数は画素
密度が倍になっても６本ですむという特徴がある。たと
えば、Ａ４版で８画素／ｌ１ｌｌの光センサアレイは、
配線部を含めると２０ｍｍ程度の幅を必要とするが、本
発明のような薄膜トランジスターを集積した場合には、
数１Ｉｌｌ程度の幅に作り込むことができ、かつ他の周
辺回路も簡単になり、大きな量産効果が期待できる。ま
た多くの配線を長くひきまねずこともないので、雑音や
浮遊容最も減らすことができる。
には光センサアレイと信号取り出し用配線だけで、周辺
回路は別のプリント基板等に搭載するようになっている
ために生じた。このような問題点を解決するためには、
光センサアレイを形成している基板上に周辺回路の一部
を集積化し、その基板に配する配線の数を減らすことが
必要である。上記本発明の構成によれば、従来の構成に
比べて基板外への外部端子は６本ですみ、この数は画素
密度が倍になっても６本ですむという特徴がある。たと
えば、Ａ４版で８画素／ｌ１ｌｌの光センサアレイは、
配線部を含めると２０ｍｍ程度の幅を必要とするが、本
発明のような薄膜トランジスターを集積した場合には、
数１Ｉｌｌ程度の幅に作り込むことができ、かつ他の周
辺回路も簡単になり、大きな量産効果が期待できる。ま
た多くの配線を長くひきまねずこともないので、雑音や
浮遊容最も減らすことができる。
実施例
以下、本発明の一実施例を第１図〜第７図に基づいて説
明する。
明する。
第１図は本発明の一実施例における画像入力装置の平面
図で、この画像入力装置は、・絶縁基板１１上に形成さ
れた光センサアレイ部１２と、それぞれの光センサ１３
に設けられたアナログスイッチアレイ部１４と、そのア
ナログスイッチアレイ部１４を駆動するためのシフトレ
ジスタ部１５とからなっている。またそれらの周辺は、
それらの駆動に必要な多層配線部よりなっている。１６
ａ〜１６ｇは、光センサ１３の１素子あたりに付随する
ＷＩｌ！トランジスタであり、斜線部はそのゲートの部
分を示しており、その両端は、ドレイン及びソース電極
である。
図で、この画像入力装置は、・絶縁基板１１上に形成さ
れた光センサアレイ部１２と、それぞれの光センサ１３
に設けられたアナログスイッチアレイ部１４と、そのア
ナログスイッチアレイ部１４を駆動するためのシフトレ
ジスタ部１５とからなっている。またそれらの周辺は、
それらの駆動に必要な多層配線部よりなっている。１６
ａ〜１６ｇは、光センサ１３の１素子あたりに付随する
ＷＩｌ！トランジスタであり、斜線部はそのゲートの部
分を示しており、その両端は、ドレイン及びソース電極
である。
例えば薄膜トランジスタ１６ｄは、第２図及び第３図に
詳細に示すように、絶縁基板１１上に、光センサ１３と
同種あるいは異種の欠陥の少ない半導体簿膜１７を形成
し１．その上にまずドレイン電極１８及びソース電極１
９を設け、さらにゲート絶縁膜２０を形成して、最後に
ゲート電極２１を設けた構造のものであり、他の素子と
の配線のためにコンタクトホール２２を設け、予じめド
レイン電極１８やソース電極１９と同時に形成した結線
と結線している。他の薄膜トランジスタも同様の構成で
ある。また１つの８１膜トランジスタが占めるスペース
としては、設計によって多少異なるが、１００μ１Ｘ２
Ｇμｍ程度である。したがって、本実施例のように、同
一基板上に光センサアレイ部１２と、それらを順次選択
するアナログスイッチアレイ部１４と、さらにそれらを
走査する回路とを半導体ｓＩ！で形成すれば、それらの
配線もすべてフォトリソグラフィー技術で形成できるた
め、数μｍ幅の配線が可能であり、外部へのターミナル
も、バイアス端子２３とアース端子２４と信号出力端子
２５とパルス入力端子２６〜２８とのわずか６本なり、
基板スペースもかなり節約できることになる。なお２９
は絶縁層である。
詳細に示すように、絶縁基板１１上に、光センサ１３と
同種あるいは異種の欠陥の少ない半導体簿膜１７を形成
し１．その上にまずドレイン電極１８及びソース電極１
９を設け、さらにゲート絶縁膜２０を形成して、最後に
ゲート電極２１を設けた構造のものであり、他の素子と
の配線のためにコンタクトホール２２を設け、予じめド
レイン電極１８やソース電極１９と同時に形成した結線
と結線している。他の薄膜トランジスタも同様の構成で
ある。また１つの８１膜トランジスタが占めるスペース
としては、設計によって多少異なるが、１００μ１Ｘ２
Ｇμｍ程度である。したがって、本実施例のように、同
一基板上に光センサアレイ部１２と、それらを順次選択
するアナログスイッチアレイ部１４と、さらにそれらを
走査する回路とを半導体ｓＩ！で形成すれば、それらの
配線もすべてフォトリソグラフィー技術で形成できるた
め、数μｍ幅の配線が可能であり、外部へのターミナル
も、バイアス端子２３とアース端子２４と信号出力端子
２５とパルス入力端子２６〜２８とのわずか６本なり、
基板スペースもかなり節約できることになる。なお２９
は絶縁層である。
第４図は画像情報入力装置の回路図、第５図は第４図に
示す回路のタイミングチャートで、シフトレジスタ部１
５は、２相駆動のダイナミックシフトレジスタからなっ
ている。画像信号の読み取り原理は次のようである。た
とえば、２０００個の光センサアレイをＩＭＨ２で駆動
する場合、１８０゛位相がずれた１ Ｍ）−１２のりＯ
ツクφ１及びφ２を与え、Ｖ Ｉ Ｎには、１μｓｅｃ
のパルス幅を持つパルスを２ ｍ５ｅｃ周期で与えると
、第３図のＡには、ＶＩＮとＡとの間に設けられたシフ
トレジスタによって、ＶＩＮのパルス幅だけずれたパル
スが得られ、ｓｉａトランジスタ１６ａからなるアナロ
グスイッチをオンにすると同時に、次段のシフトレジス
タの入力信号となる。その結果、負荷抵抗３０の両端に
は、光センサ１３が検知した光強度にほぼ比例した出力
信号ＶＯｕｔを生じ、その信号が画像信号となる。
示す回路のタイミングチャートで、シフトレジスタ部１
５は、２相駆動のダイナミックシフトレジスタからなっ
ている。画像信号の読み取り原理は次のようである。た
とえば、２０００個の光センサアレイをＩＭＨ２で駆動
する場合、１８０゛位相がずれた１ Ｍ）−１２のりＯ
ツクφ１及びφ２を与え、Ｖ Ｉ Ｎには、１μｓｅｃ
のパルス幅を持つパルスを２ ｍ５ｅｃ周期で与えると
、第３図のＡには、ＶＩＮとＡとの間に設けられたシフ
トレジスタによって、ＶＩＮのパルス幅だけずれたパル
スが得られ、ｓｉａトランジスタ１６ａからなるアナロ
グスイッチをオンにすると同時に、次段のシフトレジス
タの入力信号となる。その結果、負荷抵抗３０の両端に
は、光センサ１３が検知した光強度にほぼ比例した出力
信号ＶＯｕｔを生じ、その信号が画像信号となる。
このように、光センサアレイ部１２を形成する同一基板
上にＭ躾トランジスタ１６ａ〜ｊ６Ｑによってアナログ
スイッチアレイ部１４とシフトレジスタ部１５とを集積
化することにより、外部端子を６個にでき、基板スペー
スを画期的に節約できる。
上にＭ躾トランジスタ１６ａ〜ｊ６Ｑによってアナログ
スイッチアレイ部１４とシフトレジスタ部１５とを集積
化することにより、外部端子を６個にでき、基板スペー
スを画期的に節約できる。
次に具体的実施例について説明する。絶縁基板１１とし
て、コーニング７０５９ガラス基板を用いた。
て、コーニング７０５９ガラス基板を用いた。
光センサアレイ部１２は、Ｃｄ５ｏ、６Ｓｅｏ、４光専
−性ｌ！ｌＩを４０００Ａの膜厚に蒸着し、熱処理のあ
と、フォトエツチングで形成した。薄膜トランジスタ１
６ａ 〜１６ｇの半導体ｉ１膜１７は、前記Ｃｄ Ｓｏ
、６ Ｓ ｅｏ、４簿膜を用いることができるので、パ
ターン形成は、光センサアレイ部１２のフォトエツチン
グと同時に行なった。配線は、端子２３〜２８及びゲー
ト電極２１の配線を除いて、Ｎ１Ｃｒ（膜厚５００人’
） ／Ａｕ（膜厚６５０Ａ ）で配線をまず行なってお
き、その上に基板全面にゲート絶縁膜２０として５ｉＯ
２（Ｉ！！厚２０００人〜３０００人）を電子ビーム蒸
着したあと、ゲート電極２１を形成した。ゲート電極２
１は、ゲート絶縁１１！２Ｇにコンタクトホール２２を
形成し、先に形成した配線と接続した。さらに、光セン
サ はアレイ部１２及びＷＩ！Ｉｌトランジスタ１６
ａ〜１６りの保 の１！膜及び端子２３〜２８の多層
配線用の絶縁層２９と゛し トて、感光性のポリイミ
ドをコーティングして、コ 発ンタクトホール２２を
フォトエツチングで形成した後、端子２３〜２８の配線
をした。第６図は、光セン レサ１３と薄膜トランジ
スタ１６ａによって形成したア スナログスイッチと
の配線部の拡大平面図、第７図 スは同断面図である
。先に述べたように具体的本実 き施例においては、
光センサ１３に用いる光導電膜３１ で及び薄膜ト
ランジスタ１６ａ〜１６ｇに用いる半導体 ４簿膜３
２は、同時に形成したＣｄ Ｓｏ、ｂ Ｓ′ｅｏ、４テ
あり、３３は光センサ１３からアナログスイッチを構成
する 力薄膜トランジスタ１６ａのドレイン電極１８
につなが 薄るＮｉＣｒ／Ａｕの配線であり、３４は
ソース電極 図１９から信号出力端子２５つながるＮ
Ｉ Ｃｒ ／Ａｕの 図配線である。八ρで配線され
たゲート電極２１は、 ６ゲート絶縁１１２０の下
にすでに形成されている配線 ス３５とコンタクトホ
ール２２を通じて結線している。 面なお、このコ
ンタクトホール２２は第１図において 第省略されて
いる。また上述の如く、端子２３〜２８多層配線部の絶
縁層２９は、光センサ１３及びｖｓ躾ラうジスタ１６ａ
〜１６ｇの保護膜を兼ねている。
−性ｌ！ｌＩを４０００Ａの膜厚に蒸着し、熱処理のあ
と、フォトエツチングで形成した。薄膜トランジスタ１
６ａ 〜１６ｇの半導体ｉ１膜１７は、前記Ｃｄ Ｓｏ
、６ Ｓ ｅｏ、４簿膜を用いることができるので、パ
ターン形成は、光センサアレイ部１２のフォトエツチン
グと同時に行なった。配線は、端子２３〜２８及びゲー
ト電極２１の配線を除いて、Ｎ１Ｃｒ（膜厚５００人’
） ／Ａｕ（膜厚６５０Ａ ）で配線をまず行なってお
き、その上に基板全面にゲート絶縁膜２０として５ｉＯ
２（Ｉ！！厚２０００人〜３０００人）を電子ビーム蒸
着したあと、ゲート電極２１を形成した。ゲート電極２
１は、ゲート絶縁１１！２Ｇにコンタクトホール２２を
形成し、先に形成した配線と接続した。さらに、光セン
サ はアレイ部１２及びＷＩ！Ｉｌトランジスタ１６
ａ〜１６りの保 の１！膜及び端子２３〜２８の多層
配線用の絶縁層２９と゛し トて、感光性のポリイミ
ドをコーティングして、コ 発ンタクトホール２２を
フォトエツチングで形成した後、端子２３〜２８の配線
をした。第６図は、光セン レサ１３と薄膜トランジ
スタ１６ａによって形成したア スナログスイッチと
の配線部の拡大平面図、第７図 スは同断面図である
。先に述べたように具体的本実 き施例においては、
光センサ１３に用いる光導電膜３１ で及び薄膜ト
ランジスタ１６ａ〜１６ｇに用いる半導体 ４簿膜３
２は、同時に形成したＣｄ Ｓｏ、ｂ Ｓ′ｅｏ、４テ
あり、３３は光センサ１３からアナログスイッチを構成
する 力薄膜トランジスタ１６ａのドレイン電極１８
につなが 薄るＮｉＣｒ／Ａｕの配線であり、３４は
ソース電極 図１９から信号出力端子２５つながるＮ
Ｉ Ｃｒ ／Ａｕの 図配線である。八ρで配線され
たゲート電極２１は、 ６ゲート絶縁１１２０の下
にすでに形成されている配線 ス３５とコンタクトホ
ール２２を通じて結線している。 面なお、このコ
ンタクトホール２２は第１図において 第省略されて
いる。また上述の如く、端子２３〜２８多層配線部の絶
縁層２９は、光センサ１３及びｖｓ躾ラうジスタ１６ａ
〜１６ｇの保護膜を兼ねている。
明の効果
以上述べたごとく本発明によれば、光センサアイを形成
する基板と同一基板上に薄膜トランシタによるアナログ
スイッチアレイとシフトレジタとを形成するので、量産
効果を著しく向上でると共に１、雑音や浮遊容量を減少
させることがきる。
する基板と同一基板上に薄膜トランシタによるアナログ
スイッチアレイとシフトレジタとを形成するので、量産
効果を著しく向上でると共に１、雑音や浮遊容量を減少
させることがきる。
第１図は本発明の一実施例における画像情報人装置の平
面図、第２図は同画像情報入力装置の躾トランジスタの
拡大平面図、第３図は同断面、第４図は同画像情報入力
装置の回路図、第５は第４図に示す回路のタイミングチ
ャート、第図は同画像情報入力装置の光センサとアナロ
グインチとの接続部の拡大平面図、第７図は同断図、第
８図は従来の光センサアレイの斜視図、９図は同光セン
サアレイの回路図である。 １１・・・絶縁基板、１２・・・光センサアレイ部、１
４・・・アナログスイッチアレイ部、１５・・・シフト
レジスタ部、１６ａ〜１６０・・・薄膜トランジスタ代
理人 森 本 義 弘 第２図 第３図 ２、 第４図 第５図 ハ 第２図 第り図
面図、第２図は同画像情報入力装置の躾トランジスタの
拡大平面図、第３図は同断面、第４図は同画像情報入力
装置の回路図、第５は第４図に示す回路のタイミングチ
ャート、第図は同画像情報入力装置の光センサとアナロ
グインチとの接続部の拡大平面図、第７図は同断図、第
８図は従来の光センサアレイの斜視図、９図は同光セン
サアレイの回路図である。 １１・・・絶縁基板、１２・・・光センサアレイ部、１
４・・・アナログスイッチアレイ部、１５・・・シフト
レジスタ部、１６ａ〜１６０・・・薄膜トランジスタ代
理人 森 本 義 弘 第２図 第３図 ２、 第４図 第５図 ハ 第２図 第り図
Claims (1)
- 【特許請求の範囲】 １、絶縁基板と、この絶縁基板上に直線上に形成された
光センサアレイと、この光センサアレイを順次選択する
ために前記絶縁基板上に形成された薄膜トランジスタに
よって構成されたアナログスイッチアレイと、このアナ
ログスイッチアレイを駆動するために前記絶縁基板上に
形成された複数個の薄膜トランジスタによつて、構成さ
れたシフトレジスタとを備えた画像情報入力装置。 ２、光センサアレイに用いる半導体薄膜と薄膜トランジ
スタに用いる半導体薄膜とが同一材料である特許請求の
範囲第１項記載の画像情報入力装置。 ３、光センサアレイ及び薄膜トランジスタに共通に用い
る半導体薄膜が、ＣｄＳあるいは ＣｄＳｅまたはそれらの固溶体薄膜である特許請求の範
囲第２項記載の画像情報入力装置。 ４、シフトレジスタは、光センサアレイの形成ピッチと
同じピッチで形成されている特許請求の範囲第１項記載
の画像情報入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60119030A JPS61277251A (ja) | 1985-05-31 | 1985-05-31 | 画像情報入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60119030A JPS61277251A (ja) | 1985-05-31 | 1985-05-31 | 画像情報入力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61277251A true JPS61277251A (ja) | 1986-12-08 |
Family
ID=14751240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60119030A Pending JPS61277251A (ja) | 1985-05-31 | 1985-05-31 | 画像情報入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61277251A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63318157A (ja) * | 1987-06-19 | 1988-12-27 | Sony Corp | イメ−ジセンサ複合装置 |
| JPS647559A (en) * | 1987-02-12 | 1989-01-11 | Ricoh Kk | Contact type image sensor |
| JPS6428864A (en) * | 1987-07-23 | 1989-01-31 | Ricoh Kk | Full-size image sensor circuit |
-
1985
- 1985-05-31 JP JP60119030A patent/JPS61277251A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS647559A (en) * | 1987-02-12 | 1989-01-11 | Ricoh Kk | Contact type image sensor |
| JPS63318157A (ja) * | 1987-06-19 | 1988-12-27 | Sony Corp | イメ−ジセンサ複合装置 |
| JPS6428864A (en) * | 1987-07-23 | 1989-01-31 | Ricoh Kk | Full-size image sensor circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4288702A (en) | Image pickup device having electrode matrix coupling | |
| US5027176A (en) | Photo-electric converter with intervening wirings for capacitive shielding | |
| US4857751A (en) | Photoelectric conversion apparatus with separating electrodes | |
| JP4635139B2 (ja) | 能動マトリックス液晶ディスプレイデバイス | |
| US4542409A (en) | Single gate line interlace solid-state color imager | |
| US5073828A (en) | Photoelectric conversion device | |
| US5119183A (en) | Color scan array with addressing circuitry | |
| US4772951A (en) | Solid state image sensor with cell array of amorphous semiconductor photoelectric converting elements | |
| US4742239A (en) | Line photosensor with crosstalk suppression | |
| US4788445A (en) | Long array photoelectric converting apparatus with insulated matrix wiring | |
| JPS61277251A (ja) | 画像情報入力装置 | |
| US4963955A (en) | Photoelectric conversion apparatus | |
| JPH03120947A (ja) | イメージセンサ | |
| JP2707871B2 (ja) | 電子デバイス及びその製造方法 | |
| US4916326A (en) | Long array photoelectric converting apparatus with reduced crosstalk | |
| JPH0329197B2 (ja) | ||
| JPH07326720A (ja) | イメージセンサ | |
| JPH022676A (ja) | イメージセンサ | |
| JP2523880B2 (ja) | 密着型イメ―ジセンサ | |
| JPH05244352A (ja) | イメージセンサ | |
| JPS62188365A (ja) | 光電変換装置 | |
| JPH01246865A (ja) | 混成集積化光電変換素子アレイ | |
| JPS63292754A (ja) | 光電変換装置 | |
| JPS62171372A (ja) | 光電変換装置 | |
| JPH04133350A (ja) | イメージセンサ |