JP2707871B2 - 電子デバイス及びその製造方法 - Google Patents

電子デバイス及びその製造方法

Info

Publication number
JP2707871B2
JP2707871B2 JP3156147A JP15614791A JP2707871B2 JP 2707871 B2 JP2707871 B2 JP 2707871B2 JP 3156147 A JP3156147 A JP 3156147A JP 15614791 A JP15614791 A JP 15614791A JP 2707871 B2 JP2707871 B2 JP 2707871B2
Authority
JP
Japan
Prior art keywords
area
input
electronic device
functional
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3156147A
Other languages
English (en)
Other versions
JPH04354372A (ja
Inventor
幸一 岡
裕一 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to JP3156147A priority Critical patent/JP2707871B2/ja
Priority to TW081104136A priority patent/TW207015B/zh
Priority to US07/889,994 priority patent/US5337474A/en
Priority to KR1019920009488A priority patent/KR960001344B1/ko
Publication of JPH04354372A publication Critical patent/JPH04354372A/ja
Application granted granted Critical
Publication of JP2707871B2 publication Critical patent/JP2707871B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49789—Obtaining plural product pieces from unitary workpiece

Landscapes

  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Facsimile Heads (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Dicing (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ファクシミリ，ディジ
タル複写機，イメージスキャナ等の画像入力部に使用さ
れるイメージセンサ等の電子デバイスを製造する方法に
関するものである。
【０００２】
【従来の技術】ファクシミリ等における画像情報を読み
取るイメージセンサとしては、縮小光学系を使用せずに
原稿面に密着して原稿画像を読み取ることにより、装置
本体の小型化を図る密着型イメージセンサの開発が盛ん
になされている。この種の密着型イメージセンサは、薄
膜積層プロセスにより形成されたサンドイッチ型等の受
光素子を絶縁基板上にアレイ状に配置して構成され、前
記各受光素子に生じた電荷を密着型イメージセンサが形
成された絶縁基板近傍位置に配置された駆動ＩＣにより
順次時系列的に抽出して画像信号を得ている。上記密着
型イメージセンサは、例えば図１０に示しように、大型
絶縁基板１上に薄膜プロセスによりライン状に配列され
た複数のセンサアレイ１１を形成し、大型絶縁基板１を
センサアレイ１１に沿った線を含む切断線２で切断する
ことにより長方形の各センサ基板３上に形成された密着
型イメージセンサを得ていた。このような構造の密着型
イメージセンサには、駆動用ＩＣ（図示せず）の個数の
削減を図るため、前記センサアレイ１１を複数のブロッ
クに分割し、センサアレイ１１を構成する複数の受光素
子は、各受光素子に対応する薄膜トランジスタ素子から
成るスイッチング素子アレイ１２を介して多層配線１３
によりブロック毎に駆動ＩＣにマトリックス接続された
ものが提案されている。この密着型イメージセンサによ
れば、各ブロックを構成する受光素子おいて光電流によ
り生じた電荷をブロック毎に薄膜トランジスタ素子を選
択的に導通させて多層配線中に形成された配線容量に一
時的に転送し、該転送された蓄積電荷が駆動ＩＣにより
時系列的に読み取られ、この動作が各ブロック毎に行な
われる。
【０００３】複数の密着型イメージセンサが形成される
大型絶縁基板１は、薄膜着膜プロセスの装置の関係から
外寸及びセンサ等のパターン形成可能エリア４が標準化
されている。センサアレイ１１幅をある程度の長さと
し、一つの大型絶縁基板１から効率よく複数のセンサ基
板３を形成するために、外部の駆動ＩＣと接続するため
の配線が形成されたＩ／Ｏ部（入出力エリア）２０部分
を、各センサ基板３の一端側に配置させている。
【０００４】
【発明が解決しようとする課題】Ｉ／Ｏ部２０の各配線
（１ブロックを構成する受光素子の数に対応する信号
線、ブロック数に対応する薄膜トランジスタ素子のゲー
ト制御線、バイアス電圧供給線等）は、図１０に示すよ
うに、各センサ基板３の端部に沿って形成されている。
前記各配線の数は多数存在するので、各センサ基板３に
おいて、薄膜プロセスで何も形成されないパターン不在
部５が生じてしまう。このパターン不在部５の存在は、
結果としてセンサアレイ１１に直交する方向のセンサ基
板３幅を大きくし、大型絶縁基板１からのセンサ基板３
の取り数を少なくするという問題点があった。
【０００５】本発明は上記実情に鑑みてなされたもの
で、大型絶縁基板上に形成された大面積デバイスを切断
して得られる電子デバイスの基板の形状及びレイアウト
を工夫することにより、大面積デバイスからより多くの
デバイスエレメントを得ることのできる電子デバイスの
製造方法を提供することを目的としている。
【０００６】
【課題を解決するための手段】上記従来例の問題点を解
決するため請求項１の発明は、単一の基板を切断して分
離することにより複数の電子デバイスを製造する電子デ
バイスの製造方法であり、前記電子デバイスは、長方形
状の機能エリアと、この機能エリアの一方の端部に位置
する入出力エリアとを有し、前記入出力エリアは、前記
機能エリアの短手方向の幅より長い幅に配置されること
により、前記機能エリアと入出力エリアに沿って非矩形
状に形成されるものであって、次の手順を特徴としてい
る。先ず、前記基板に前記電子デバイスとなる第１の領
域を設ける。そして、この第１の領域に隣接してもう一
つの前記電子デバイスとなる第２の領域を、前記第１及
び第２の領域の電子デバイスの機能エリア同士をその長
手方向が平行となるように対向するとともに、入出力エ
リア同士が機能エリアを挟んで互に反対位置となるよう
に配置する。前記第１の領域の入出力エリアと前記第２
の領域の機能エリアとを分離し、前記第１と前記第２の
領域の機能エリア同士を分離し、且つ、前記第２の領域
の入出力エリアと前記第１の領域の機能エリアとを分離
する切断線に沿って前記基板を非矩形状に切断して分離
することにより２つの前記電子デバイスを得る。請求項
２は、請求項１記載の電子デバイスの製造方法におい
て、機能エリアと入出力エリアをＬ字型に配置したこと
を特徴としている。請求項３は、長方形状の機能エリア
と、この機能エリアの一方の端部に位置する入出力エリ
アとを基板上に有する電子デバイスであって、次の構成
を含むことを特徴とする。前記入出力エリアが、前記機
能エリアの短手方向の幅より長い幅に配置されることに
より、前記電子デバイスが前記機能エリアと入出力エリ
アに沿って非矩形状に形成されている。そして、同一の
電子デバイス同士について、機能エリア同士がその長手
方向が平行となるように対向させるとともに、入出力エ
リア同士が機能エリアを挟んで互に反対位置となるよう
に密接して組合せたときに全体形状が略矩形状となる。
【０００７】
【作用】本発明方法によれば、デバイスエレメントの入
出力エリアを原基板の両端側にそれぞれ設け、該入出力
エリア間に２つの機能エリアを設け、前記各入出力エリ
ア及び各機能エリアが分離されるように原基板を切断線
に沿って切断するので、機能エリアが形成されない原基
板面部分を減少させ、原基板面の有効利用を図ることが
できる。
【０００８】
【実施例】本発明の電子デバイスの製造方法の一実施例
について図１を参照しながら説明する。図１において、
図１０と同一構成をとる部分については同一符号を付し
ている。本発明の電子デバイスの製造方法は、単一の基
板である大型絶縁基板１を切断して分離することにより
デバイスエレメントが形成された複数の電子デバイスを
製造するものである。大型絶縁基板１上の一端近傍を基
板上に形成される第１のデバイスエレメントの入出力エ
リアとし、多数の信号線から成る第１のＩ／Ｏ部２１
ａ，２１ｂ，２１ｃを設ける。また、大型絶縁基板１上
の他端近傍も第２のデバイスエレメントの入出力エリア
とし、前記第１のＩ／Ｏ部と相対向するように第２のＩ
／Ｏ部２１´ａ，２１´ｂ，２１´ｃを設ける。第１の
Ｉ／Ｏ部２１ａ，２１ｂ，２１ｃ及び第２のＩ／Ｏ部２
１´ａ，２１´ｂ，２１´ｃの端部は、三方向に位置す
るように配線が引き回されて設けられている。そして，
第１のＩ／Ｏ部２１と第２のＩ／Ｏ部２１´との間に位
置する大型絶縁基板１上には、第１のデバイスエレメン
トとなる長方形状の第１の機能エリア１０ａ，１０ｂ，
１０ｃと、第２のデバイスエレメントとなる長方形状の
第２の機能エリア１０´ａ，１０´ｂ，１０´ｃとがそ
れぞれ入出力エリア同士を結ぶ線に沿って互に対向する
ように平行に延長して（機能エリア同士をその長手方向
が平行となるように対向して）配置形成され、前記第１
のＩ／Ｏ部（入出力エリア）２１及び第２のＩ／Ｏ部２
１´は、各機能エリアの短手方向の幅より長い幅に配置
されることにより、各デバイスエレメントは機能エリア
と入出力エリアに沿って非矩形状に形成されている。各
機能エリア１０は、多数の受光素子を配列したセンサア
レイ１１と、前記各受光素子に接続される薄膜トランジ
スタ素子を配列したスイッチング素子アレイ１２と、前
記各薄膜トランジスタ素子とＩ／Ｏ部２１とを接続する
多層配線１３とが薄膜プロセスにより形成されている。
センサアレイ１１は、例えば、共通電極となる帯状の下
部電極と、酸化インジウム・スズ（ＩＴＯ）等の透明導
電膜から成り画素毎に分離形成された上部電極とで、水
素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）膜を挟んだ
サンドイッチ構造で構成されている。そして、大型絶縁
基板１をその一辺に沿って３つの長方形状基板に分割す
る直線切断線３１と、第１の機能エリア２１と第２の機
能エリア２１´とを分割する屈曲切断線３２に沿って切
断することにより、１つの大型絶縁基板１から６つの密
着型イメージセンサを得ている。屈曲切断線３２は、直
線切断線３１により分割された各長方形状基板の第１の
Ｉ／Ｏ部２１と第２の機能エリア１０´との間の一側面
から始まり前記長方形状基板の中央位置まで短手方向に
沿った切断線３３と、該切断線３３に直交し第１の機能
エリア１０と第２の機能エリア１０´間を長方形基板の
長手方向に沿う切断線３４と、第２のＩ／Ｏ部２１´と
第１の機能エリア１０との間に配され、且つ前記切断線
３４に直交し切断線３３と反対方向に配されて長方形状
基板の他側面で終わる切断線３５とから構成されてい
る。従って、各密着型イメージセンサとなるセンサ基板
３は、図１０に示す従来例に比較してＩ／Ｏ部２１分だ
け図の横方向に長くなる。しかし、標準化された大型絶
縁基板１においては、薄膜プロセスによるパターン形成
可能エリア４にもともと余裕があるので、その範囲内に
配置可能な長さのセンサ基板３なら支障がない。
【０００９】以上のようにして得られたセンサ基板３
は、図２に示すように、支持板６上に配置され、センサ
基板３のＩ／Ｏ部２１は、例えばガラスエポキシ基板７
に形成されたプリント配線８に例えばボンディングワイ
ヤ（図示せず）を介して接続されることにより画像読取
装置を構成する。前記プリント配線８は、薄膜トランジ
スタ素子をブロック毎に導通させたり信号電荷を時系列
に抽出する駆動ＩＣ９や、機能エリア１０内のセンサア
レイの共通電極にバイアス電圧を印加する電源等に接続
されている。駆動ＩＣ９に接続された状態でのイメージ
センサの等価回路は、図３に示すようになる。すなわ
ち、センサアレイ１１を構成する各受光素子は、フォト
ダイオードとコンデンサとを並列に接続した回路により
等価的にあらわせ、各受光素子に接続された薄膜トラン
ジスタ素子は、多層配線１３を介してブロック毎に駆動
ＩＣ９に対して並列になるようにマトリックス状に接続
されている。また、薄膜トランジスタ素子のゲート電極
は、ブロック毎に共通となるゲート信号線に接続され、
各ゲート信号線は駆動ＩＣのゲート信号発生器に接続さ
れている。従って、図中点線で囲まれた部分がＩ／Ｏ部
２１に該当する。
【００１０】この等価回路を基にイメージセンサにおけ
る画像読み取りについて簡単に説明する。密着型イメー
ジセンサのセンサアレイ１１上に原稿面を配置し、原稿
面からの反射光により各受光素子に発生した電荷は、薄
膜トランジスタ素子がブロック毎に選択的にオンとなる
ことにより、各ブロックを構成する受光素子に発生した
電荷が多層配線１３中に形成された配線容量ＣLに転送
され、駆動用ＩＣ９内のスイッチング動作により前記転
送電荷による多層配線１３の各共通信号線１３´の電位
を時系列的に検出して１ブロックの画像情報を読み取
る。この動作をブロック毎に順次行なうことにより、原
稿面の１ラインに対応する画像信号を得る。
【００１１】上記実施例によれば、大型絶縁基板１の両
端にＩ／Ｏ部２１を配置し、屈曲切断線３２に沿って切
断することにより、大型絶縁基板１上における薄膜プロ
セスによるパターン形成部分の有効利用を図ることによ
り、従来例における１個分のセンサ基板幅で２個のセン
サ基板３を得ることができ、大型絶縁基板１から得られ
るセンサ基板３の数を増加させて密着型イメージセンサ
単体のコストの軽減を図ることができる。また、実施例
では、薄膜トランジスタ素子を用いたマトリックス駆動
のイメージセンサを例に説明したが、これに限定する必
要はなく、機能エリア１０及びＩ／Ｏ部２１が薄膜プロ
セスで形成され、Ｉ／Ｏ部２１がセンサ基板３端部に形
成可能な構造のイメージセンサやプリンタヘッド等に適
用することができる。
【００１２】図４及び図５は本発明の他の実施例であ
り、それぞれ図１の変形を示している。図４の実施例で
は、図１の屈曲切断線３２の直角部分を円弧状にし、全
体としてＳ字形を成すＳ字切断線４１により、第１の機
能エリア１０及び第１のＩ／Ｏ部２１が形成されたセン
サ基板３と、第２の機能エリア１０´及び第２のＩ／Ｏ
部２１´が形成されたセンサ基板３とを分割するように
している。他の構成は図１と同様であり同一符号を付し
て説明を省略する。また、図５の実施例では、図１の屈
曲切断線３２を構成する切断線３３と切断線３４、切断
線３５と切断線３４との交差角度θを鈍角に設定したも
のである。他の構成は図１と同様であり同一符号を付し
て説明を省略する。
【００１３】図６は、機能エリア１０の長尺方向に沿う
切断線５１と、前記切断線５１と平行に配置されＩ／Ｏ
部２１同士を分割する切断線５２と、前記切断線５１及
び切断線５２と直交しＩ／Ｏ部２１近傍に配置された切
断線５３とにより、大型絶縁基板１から得られる各セン
サ基板３の形状をＴ型にしたものである。他の構成は図
１と同様であり同一符号を付して説明を省略する。
【００１４】図７は、図１のセンサ基板３に形成された
Ｉ／Ｏ部２１よりもＩ／Ｏ部２１の配線本数が少ない場
合の適用例であり、図１のセンサ基板３に比較してＩ／
Ｏ部２１のエリア面積を小さくしている。従って、本実
施例を適用しても、従来例の方法により大型絶縁基板１
からＩ／Ｏ部２１幅を有する長方形状のセンサ基板３を
複数個取り出すのに比較して２倍の個数のセンサ基板３
を得ることはできないものの、大型絶縁基板１面上を効
率よく利用することができる。他の構成は図１と同様で
あり同一符号を付して説明を省略する。
【００１５】図８は本発明を、大型絶縁基板１を分割し
て得られる各センサ基板３の両側に前記Ｉ／Ｏ部２１を
分けてＩ／Ｏ部２２として配置した実施例に示す。すな
わち、センサ基板３の両側に同方向に突出したＩ／Ｏ部
２２が形成されている。このセンサ基板３は、Ｉ／Ｏ部
２１を分割することにより、１つのＩ／Ｏ部２２の幅を
細くでき、前記した駆動ＩＣを機構エリア１０の両側に
配置することとなる。このようなセンサ基板３を得る場
合、大型絶縁基板１において、２組のセンサ基板３が突
出部分の幅だけずらして突出側が相対向する配置するよ
う切断線６１が形成されている。他の構成は図１と同様
であり同一符号を付して説明を省略する。本実施例によ
れば、２組のセンサ基板３の中央部に不要領域６２が生
じ、また、従来例の方法により片側にＩ／Ｏ部２１が形
成された長方形状のセンサ基板を複数個（３個）取り出
すのに比較して２倍の個数のセンサ基板を得ることはで
きないものの、４つのセンサ基板３を得ることができ、
大型絶縁基板１面上を効率よく利用することができる。
また、単にセンサ基板３の両側にＩ／Ｏ部２２が配置さ
れた長方形状のセンサ基板を配列するのに比較しても、
大型絶縁基板１面上を効率よく使用することができる。
【００１６】図９も図８と同様に、大型絶縁基板１を分
割して得られる各センサ基板３の両側にＩ／Ｏ部２２を
配置した実施例に示す。本実施例では、センサ基板３の
両側に互に反対方向に突出したＩ／Ｏ部２２が形成され
ている。また、図８の実施例と同様に、大型絶縁基板１
において、２組のセンサ基板３が突出部分の幅だけずら
して対向して切断線６３が形成されている。他の構成は
図８と同様であり同一符号を付して説明を省略する。本
実施例によれば、２組のセンサ基板３に不要領域６２が
生じ、また、従来例の方法により片側にＩ／Ｏ部２１が
形成された長方形状のセンサ基板を複数個（３個）取り
出すのに比較して２倍の個数のセンサ基板を得ることは
できないものの、４つのセンサ基板３を得ることがで
き、大型絶縁基板１面上を効率よく利用することができ
る。
【００１７】以上述べた実施例によると、大型絶縁基板
１を切断して得られるセンサ基板３の形状を長方形状で
なく異形とし、２個を１組として対向配置して配列を工
夫することにより、大型絶縁基板１面の有効利用を図
る。従って、標準化された一定の大きさの大型絶縁基板
１を切断して得られるセンサ基板３の個数を多くするこ
とができる。一般に標準化された一定の大きさの大型絶
縁基板１上に薄膜プロセスによる半導体等の形成コスト
は一定であるので、本発明方法を適用することにより、
センサ基板３の１個当りの単価を安価にすることができ
る。また、Ｉ／Ｏ部の入出力端部が三方向に位置するよ
うに設け（センサ基板の端部の三辺に沿ってＩ／Ｏ部の
各端子が形成される）たので、センサ基板３の小型化を
図りながら、Ｉ／Ｏ部を広くとることができる。
【００１８】
【発明の効果】本発明によれば、電子デバイスの入出力
エリアを単一の基板の両端側にそれぞれ設け、該入出力
エリア間に２つの機能エリアを設け、前記各入出力エリ
ア及び各機能エリアが分離されるように前記基板を切断
線に沿って切断して分離することにより、非矩形状の基
板上に形成された電子デバイスを得るので、機能エリア
が形成されない基板面部分を減少させ、基板面の有効利
用を図ることができ、基板から得られる電子デバイスの
個数を増加させることができる。その結果、電子デバイ
ス１個当りの単価を安価にすることができる。また、入
出力エリアの入出力端部が機能エリアの短手方向の幅よ
り長い幅に配置して非矩形状の電子デバイスとしたの
で、電子デバイスの小型化を図りながら、入出力エリア
を広くとることができる。
【図面の簡単な説明】
【図１】 本発明方法の一実施例を説明するための大型
絶縁基板の平面説明図である。
【図２】 画像読取装置の平面説明図である。
【図３】 マトリックス駆動のイメージセンサの等価回
路図である。
【図４】 本発明方法の他の実施例を説明するための大
型絶縁基板の平面説明図である。
【図５】 本発明方法の他の実施例を説明するための大
型絶縁基板の平面説明図である。
【図６】 本発明方法の他の実施例を説明するための大
型絶縁基板の平面説明図である。
【図７】 本発明方法の他の実施例を説明するための大
型絶縁基板の平面説明図である。
【図８】 本発明方法の他の実施例を説明するための大
型絶縁基板の平面説明図である。
【図９】 本発明方法の他の実施例を説明するための大
型絶縁基板の平面説明図である。
【図１０】 従来方法を説明するための大型絶縁基板の
平面説明図である。
【符号の説明】
１…大型絶縁基板、 ３…センサ基板、 １０…第１の
機能エリア、 １０´…第２の機能エリア、 ２１…第
１のＩ／Ｏ部、 ２１´…第２のＩ／Ｏ部、３１…直線
切断線、 ３２…屈曲切断線

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 単一の基板を切断して分離することによ
    り複数の電子デバイスを製造する電子デバイスの製造方
    法において、 前記電子デバイスは、長方形状の機能エリアと、この機
    能エリアの一方の端部に位置する入出力エリアとを有
    し、前記入出力エリアは、前記機能エリアの短手方向の
    幅より長い幅に配置されることにより、前記機能エリア
    と入出力エリアに沿って非矩形状に形成されるものであ
    って、 前記基板に前記電子デバイスとなる第１の領域を設け、 この第１の領域に隣接してもう一つの前記電子デバイス
    となる第２の領域を、前記第１及び第２の領域の電子デ
    バイスの機能エリア同士をその長手方向が平行となるよ
    うに対向するとともに、入出力エリア同士が機能エリア
    を挟んで互に反対位置となるように配置し、 前記第１の領域の入出力エリアと前記第２の領域の機能
    エリアとを分離し、前記第１と前記第２の領域の機能エ
    リア同士を分離し、且つ、前記第２の領域の入出力エリ
    アと前記第１の領域の機能エリアとを分離する切断線に
    沿って前記基板を非矩形状に切断して分離することによ
    り２つの前記電子デバイスを得ることを特徴とする電子
    デバイスの製造方法。
  2. 【請求項２】 請求項１記載の電子デバイスの製造方法
    において、 機能エリアと入出力エリアをＬ字型に配置したことを特
    徴とする電子デバイスの製造方法。
  3. 【請求項３】 長方形状の機能エリアと、この機能エリ
    アの一方の端部に位置する入出力エリアとを基板上に有
    する電子デバイスであって、 前記入出力エリアが、前記機能エリアの短手方向の幅よ
    り長い幅に配置されることにより、前記電子デバイスが
    前記機能エリアと入出力エリアに沿って非矩形状に形成
    され、 同一の電子デバイス同士について、機能エリア同士がそ
    の長手方向が平行となるように対向させるとともに、入
    出力エリア同士が機能エリアを挟んで互に反対位置とな
    るように密接して組合せたときに全体形状が略矩形状と
    なることを特徴とする電子デバイス。
JP3156147A 1991-05-31 1991-05-31 電子デバイス及びその製造方法 Expired - Fee Related JP2707871B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3156147A JP2707871B2 (ja) 1991-05-31 1991-05-31 電子デバイス及びその製造方法
TW081104136A TW207015B (en) 1991-05-31 1992-05-27 Process for fabricating electronic devices and image sensor
US07/889,994 US5337474A (en) 1991-05-31 1992-05-29 Process for fabricating electronic devices and image sensor
KR1019920009488A KR960001344B1 (ko) 1991-05-31 1992-06-01 전자장치요소의 제조방법 및 이미지센서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3156147A JP2707871B2 (ja) 1991-05-31 1991-05-31 電子デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JPH04354372A JPH04354372A (ja) 1992-12-08
JP2707871B2 true JP2707871B2 (ja) 1998-02-04

Family

ID=15621363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3156147A Expired - Fee Related JP2707871B2 (ja) 1991-05-31 1991-05-31 電子デバイス及びその製造方法

Country Status (4)

Country Link
US (1) US5337474A (ja)
JP (1) JP2707871B2 (ja)
KR (1) KR960001344B1 (ja)
TW (1) TW207015B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985690A (en) * 1995-01-30 1999-11-16 Nec Corporation Method of manufacturing contact image sensor
GB2314674B (en) * 1996-06-27 1998-09-16 Toshiba Cambridge Res Center Optically operable semiconductor device
JP2002050754A (ja) * 2000-05-08 2002-02-15 Canon Inc 半導体装置とその製造方法、放射線検出装置とそれを用いた放射線検出システム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3864810A (en) * 1972-09-27 1975-02-11 Minnesota Mining & Mfg Process and composite leadless chip carriers with external connections
CA1138122A (en) * 1978-10-13 1982-12-21 Yoshifumi Okada Flexible printed circuit wiring board
US4426773A (en) * 1981-05-15 1984-01-24 General Electric Ceramics, Inc. Array of electronic packaging substrates
JPS57211248A (en) * 1981-06-22 1982-12-25 Hitachi Ltd Semiconductor integrated circuit device
JPS589360A (ja) * 1981-07-10 1983-01-19 Hitachi Ltd 混成集積回路の製造方法
FR2560437B1 (fr) * 1984-02-28 1987-05-29 Citroen Sa Procede de report a plat d'elements de puissance sur un reseau conducteur par brasage de leurs connexions
JPH0255626A (ja) * 1988-08-20 1990-02-26 Benkan Corp エルボ成形用鋼板素材の板取り方法
JPH0265278A (ja) * 1988-08-31 1990-03-05 Toshiba Corp １次元イメージセンサ
KR970004752B1 (ko) * 1989-03-07 1997-04-03 로-무 가부시기가이샤 전자장치의 제조방법 및 그 제조에 사용되는 소재기판 및 이 소재기판으로부터의 프린트기판의 절단장치
JPH0376462A (ja) * 1989-08-18 1991-04-02 Ricoh Co Ltd イメージセンサ多数個取用大面積基板およびイメージセンサ
JPH03120868A (ja) * 1989-10-04 1991-05-23 Fuji Xerox Co Ltd イメージセンサ
US5133118A (en) * 1991-08-06 1992-07-28 Sheldahl, Inc. Surface mounted components on flex circuits

Also Published As

Publication number Publication date
US5337474A (en) 1994-08-16
KR960001344B1 (ko) 1996-01-26
JPH04354372A (ja) 1992-12-08
KR920022543A (ko) 1992-12-19
TW207015B (en) 1993-06-01

Similar Documents

Publication Publication Date Title
US6401551B1 (en) Fingerprint reading device
JP3643640B2 (ja) 表示装置及びこれに使用されるｉｃチップ
JP2837578B2 (ja) 画像入出力装置および方法
EP1391774B1 (en) Liquid crystal display
JP2002139741A (ja) 等抵抗配線液晶表示装置
US5825439A (en) Array substrate for display
EP0256850B1 (en) Photo-electric converter
JP2000019549A (ja) 液晶表示装置
KR19990012387A (ko) 액정표시패널의 탭패드부 구조 및 그 제조방법
JP2707871B2 (ja) 電子デバイス及びその製造方法
EP0239955A2 (en) Solid state image sensor with cell array of amorphous semiconductor photoelectric converting elements
KR100665184B1 (ko) 반도체 칩, 상기 칩이 실장된 테이프 캐리어 패키지 및상기 테이프 캐리어 패키지를 포함하는 액정표시장치
US4742239A (en) Line photosensor with crosstalk suppression
JP4343328B2 (ja) 表示装置
JPH07118761B2 (ja) 原稿読み取り装置
JPS60218870A (ja) フオトセンサアレイ
JPH022676A (ja) イメージセンサ
JP3148461B2 (ja) 液晶表示モジュールの信号配線構造
JP2523880B2 (ja) 密着型イメ―ジセンサ
JPS61277251A (ja) 画像情報入力装置
JPS60218968A (ja) 光学的読取装置
JPH09127537A (ja) 液晶表示装置
JPS60218967A (ja) 光学的読取装置
JPH01303747A (ja) イメージセンサにおける駆動回路基板の配線構造
JP2005122210A (ja) 表示装置及びこれに使用されるｉｃチップ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees