JPS62171372A - 光電変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （以下余白） ３、発明の７＋Ｙ細な説明 ［産業上の利用分野］ 本発明は光電変換装置に関し、特にファクシミリ、イメ
ージリーグ、ディジタル複写機および電子黒板等の画像
の読み取りに用いられる長尺ラインセンサーに関する。

［従来の技術］ 近年、ファクシミリ、イメージリーダ等の小型、高性能
化のために、等倍光学系をもつ長尺ラインセンサーの開
発が行われている。従来、この種のラインセンサーは一
列のアレイ状に配置された各センサー素子に対して、そ
れぞれスイッチ素子等で構成された信号処理用のｒｃ（
集積回路）を接続して構成している。しかしながら、そ
のセンサー素子の個数はファクシミリ　Ｇ）規格に準す
るとＡ４サイズて１７２８個も必要となり、多数の信号
処理用のＩＣが必要となる。このため、実装工数も増え
、製造コスト、並びに信頼性で満足なものは得られてい
ない。一方、信号処理用のＩＣの個数を減らし、かつ実
装置数を減らす構成としては従来からマトリックス接続
による構成か採用されている。

第５図に従来のマトリックス接続の回路構成例を示す。

本図において、ｌは複数Ｍ個づつにブロック分けされて
いるセンサー（センサ素子）Ｓ、１〜Ｓ■〜鍮の各ブロ
ックの共通電極ｂ１〜ｂ、に電圧を印加するためのドラ
イバ一部である。２はその各センサーの出力をマトリッ
クス接続するためのマトリックス部である。３はマトリ
ックス接続によりＭ木にまとめられた共通線８１〜Ｂｙ
からセンサー出力信号を読出し、処理する信号処理部で
ある。

この構成における動作を説明すると、ドライバ一部１が
センサーブロック電極ｂ１〜ｂＮを順次選択し、選択し
た電極に電圧を印加する。

次に、選択された各ブロックのセンサーの光電流をドラ
イバ一部１の出力タイミングと同期をとり、信号処理部
３により増幅して外部に出力する。

このようなマトリックス構成では信号処理部３の信−号
処理回路の数かマトリックス２の出力線数（ａ、〜ａｙ
）の数たけでよいので、信号処理部３を小型化できると
いう利点を有する。

［発明か解決しようとする問題点コ しかしながら、このような従来のマトリックス構成には
以下のような問題点があった。

■　　微弱なセンサー電流をマトリックス接続を経由し
て読出すので、センサー側電極とマトリックス出力側（
共通）電極との絶縁交差部とで形成される浮遊容量を十
分に小さくしないと、各センサーの出力間で信号クロス
トークが生じる。このことは、層間絶縁材料の選択及び
マトリックスの寸法設計に対し、厳しい制約事項となる
。

また、コストダウンや信頼性の向上等から、センサ一部
とマトリックス部は同一基板に形成されることが望まし
い。しかし、光導電材料は一般的に低温プロセスで形成
されるので、特性の良好な層間絶縁膜を形成できる温度
（高温）を要するプロセスを混在して作製することは困
難である。また両者のプロセスを高温プロセス、低温プ
ロセスの順に分離して作製したとしても、コスト的には
高いものになってしまう。

■　　マトリックス部の各絶縁交差部の１ケ所でもピン
ホール等によるリーク抵抗をもつと、すべてのブロック
のセンサーに影響する信号出力不良となる。このことは
、マトリックス歩留りを著しく低下させることとなる。

■　　マトリックス共通電極ａ１〜ａｙは長尺方向に配
線されているので、たとえばＡ４サイズ幅のラインセン
サーでは２１０ｍｍの長さになる。このため、各出力線
間のリーク抵抗、線間容量を十分に小さくする必要があ
る。リーク抵抗および線間容量は隣接配線パターン間の
距離と関係しており、マトリックス部の大きさをあまり
小さくてきない。

本発明の目的は上述の従来の欠点を除去し、センサ一部
の形成温度とほぼ同等な低温のプロセスで小型のマトリ
ックス部をセンサ一部と同一基板上に形成でき、歩留り
の良い低コストの光電変換装置を提供することにある。

［問題点を解決するための手段］ かかる目的を達成するため、本発明は一次元のアレー状
に配列されたＮ×Ｍ個の光電変換素子がＮ個の電圧印加
電極とＭ個の信号読出し電極とにマトリックス接続され
た光電変換装置において、マトリックス接続の配線交差
部が電圧印加電極側に設けられ、かつ配線交差部の絶縁
が光導電層と高抵抗層の積層構成で形成されていること
を特徴とする。

［実施例］ 以下、図面を参照して本発明の実施例を詳細に説明する
。

第１図〜第３図は本発明の一実施例を示す。

第１図は本発明の実施例の回路構成図を示す。

ここで１１はマトリックス部（マトリックス接続部）１
２の共Ａ電極ａ１〜ａＨに順に電圧を印加するためのド
ライバ一部である。マトリックス部１２はドライバ一部
１１によトｌ印加された′電圧を各ブロックの対応する
センサーにそれぞれ通電する。

１３は各センサーブロックの共通電極す、　−ｂＭから
出力される信号を増幅し、信号処理する信号処理部であ
る。

次に、動作を説明すると、ドライバ部１１によりマトリ
ックス部１２の共通電極ａ１〜ａ工〜ａＮが１本づつ選
択され、ａ工が選択された場合には、Ｓｉ工　〜ｓＭ□
のＭ個のセンサに駆動電圧が印加される。各ブロック内
のセンサー出力は各ブロック毎に共通電極ｂ１〜ｂＭか
ら駆動電圧に同期して順次読出される。このときの読出
しタイミングを第４図に示す。

第２図は第１図のマトリックス部１２の実施形態の一部
の構成を示す。また、第３図は第２図のＡ−Ｂ切断線に
沿う断面を示す、ここで、４はセンサー受光部、５はセ
ンサーブロック共通電極である。６はマトリックス部１
２の個別電極、７はマトリックス部１２の共通電極であ
り、８はマトリックス部１２の個別電極６と共通電極７
とを接続するためのスルーホールである。

また、第３図の９は高抵抗層、ＩＯは光導′重層、２１
は光導電層１０とセンサーブロック共通電極５または個
別電極６とオーミック接続するための接合層、および２
２は基板である。

本実施例ではセンサー素子（センサー受光部）４として
同一平面上に対向電極５．６を有する光導電型（オーミ
ック型）センサーを用いているが、これに限らずサンド
イッチ型、　ｐ−４−η型、ショットキー型等が適用さ
れ得る。

また、本実施例において、光導電材料（光導電層）１０
としては、グロー放電法によるアモルファス水素化シリ
コン（ａ−５ｉ：旧が用いられる。

しかし、光導電材料としてはこれ以外にもＣｄＳ　。

ＣｄＳｅ、ａ−Ｇｅ：Ｈ，Ｚｎ５ｅ、等も用いることが
できる。

さらに、基板２２上に積層した高抵抗層９の材料として
は、グロー放電法による窒化シリコン膜（Ｓ　ｉＮ　：
旧、またはスパッタによる５ｉ０２　、高出力成膜によ
る高抵抗ａ−５ｉ　：　Ｈ等が用いられる。基板２２の
材料としてはガラス、例えば７０５９ガラス、または石
英ガラス等が用いられる。センサー受光面かセンサー形
成面の場合には不透明な基板材料、例えばセラミック等
も用いることができる。

［発明の効果］ 以上説明したように、本発明によれば、マトリックス接
続部をドライブ電極側に配置したので、以下の効果が得
られる。

■　マトリックス部１２の共通電極ａ１〜ａＮはドライ
バ一部１１により低いインピーダンスで駆動される。こ
のため、共通電極ａ□〜ａＮの線間容量、リーク抵抗、
並びにマトリックス部１２の絶縁交差部の浮遊容量、リ
ーク抵抗による信号のクロストーク、および品位低下等
は全く生じない。

■　マトリックス部１２の層間絶縁Ｉ模として要求され
る絶縁性が緩和されるので、光導電膜と同程度の抵抗率
と、ドライブ電圧に耐えつる耐圧を有していれば良い。

このため、低温プロセスに限定しても実現でき、材料選
択の自由度が大きい。さらに、センサ一部と同一の成膜
プロセスをマトリックス部１２に用いることにより、低
コストで歩留りの良い長尺ラインセンサーを光電変換装
置として提供できる。

【図面の簡単な説明】

第１図は本発明実施例の光電変換装置の回路構成図、 第２図は第１図の光電変換装置の構成を示す平面図、 第３図は第２図の八−８切断線に沿う断面図、第４図は
第１図の装置の動作を示すタイミングチャート、 第５図はマトリックス構成の従来の光電変換装置の回路
構成図である。 ４・・・センサー素子（センサー受光部）、５・・・セ
ンサーブロック共通電極、 ６・・・マトリックス個別電極、 ７・・・マトリックス共通電極、 ８・・・コンタクトホール（スルーホール）、９・・・
高抵抗層、 ｌＯ・・・光導電層、 １１・・・ドライバ一部、 １２・・・マトリックス絶縁部、 １３・・・信号処理部、 ２１・・・オーミック接合層、 ２２・・・基板。 第１図 ゛契施イ列の断面図 第３図

Claims (1)

1. 【特許請求の範囲】 一次元のアレー状に配列されたＮ×Ｍ個の光電変換素子
   がＮ個の電圧印加電極とＭ個の信号読出し電極とにマト
   リックス接続された光電変換装置において、 前記マトリックス接続の配線交差部が前記電圧印加電極
   側に設けられ、 かつ前記配線交差部の絶縁が光導電層と高抵抗層の積層
   構成で形成されていることを特徴とする光電変換装置。