JPS60119165A - 一次元イメ−ジセンサの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、ファクシミリ読取部等に用いられる一次元イ
メージセンサの製造方法に関する。

従来技術 従来、ファクシミリにおいて原稿の画像情報読取り用と
してはＣＣＤが主流であるが、光学系が大型化して装置
か大型化してしまう。そこで、小型・低コスト化のため
、−次元イメージセンサ（等倍光センサ）を密着させる
等倍密着方式の開発が進んでいる。その中で、材料的に
はアモルファスシリコン（ａ−３ｉ）が注目されており
、このアモルファシリコンを光電変換素子（感光体）と
して用い、光入射有無による抵抗変化を利用する一次元
イメージセンサがある。

第１図はこのような一次元イメージセンサの外観を示す
もので、厚さ数ｎｌｌ１１程度のガラス、石英等の透明
部材又はセラミック等の不透明部材による基板１の表面
２にアモルファスシリコン３を０゜１２５−０　、０６
３ＩＩ１ｍ”程度として長手方向に一次元配列し、この
アモルファスシリコン３の両側に共通電極４と個別電極
５とを形成しているものである。このような共通電極４
、個別電極５は基板１の一端においてフレキシブルテー
プ６を介してコネクタ７に接続され、コネクタ７に対す
るコネクタ８によりＯＰアンプ９等を搭載したプリン（
へ基板ＩＯ側と接続される。

ここで、駆動方式はマトリックス方式であり、個別電極
５は第２図に示すように下側配線部５０と上側配線部５
Ｕとが絶縁膜１１　（第３図参照）を介して交差配線さ
れている。そして、必要部分が第３図に示すようにスル
ーホール１２により下側配線Ｆｔｌｉ　５０と」二側配
線部５Ｕとが接続されているものである。

しかして、第４図ば６／１Ｘ３２　（＝２０４．８）の
７１−、リツクス駆動方式とした場合の駆動回路を示す
もので、共通電極４側の１ブロック選択時に個別電極５
側の３２ピッ１−を順次スイッチングし、○Ｐアンプ９
で電流電圧変換を行ない、出力ＶＯＩＩＬを得るもので
ある。この出力ｖＯｕシが光を受けた時には５■、光を
受けない時には５ｍＶとなって画情報が読取られるもの
である。

ところが、このような−次元イメージセンサの製造方法
をみると、長さ３００ｍｍ、幅５０ｍ１１１程度の基板
１の表面２全面にアモルファスシリコン層を真空蒸着法
、スパッタリング法、プラズマＣＶＤ法等により成膜さ
せた後、フォトリソグラフィ法等によりこのアモルファ
スシリコン層のうち、中央の必要部分を残して除去しパ
ターン化するものである。つまり、アモルファスシリコ
ン３としファスシリコン層の殆んどを除去しなければな
らず、材料的に無駄が多いものである。又、チャンバ等
に配列できる基板１の数も限られるので、同一時間内に
作製できる一次元イメージセンサの数が少ないものでも
ある。

目的 本発明は、このような点に鑑みなされたもので、光電変
換素子膜の材料的な無駄がなく、かつ、製造能力を向上
させることができる一次元イメージセンサの製造方法を
提供することを目的とする。

描成 本発明の一実施例を第５図ないし第７図に基づいて説明
する。本実施例は、まず、第５図に示すように複数枚の
基板１を積層（横方向）させて各基板１の端面１３を揃
え、これらの端面１３全面にアモルファスシリコン膜を
プラズマＣＶＤ法等により成膜するものである。そして
、フォトリソグラフィ法等によりこのアモルファスシリ
コン膜を一次元配列にパターン化し不要部分を除去して
アモルファスシリコン３を形成する。次に、電極である
が、第６図又は第７図に示すように基板１表面２を利用
して個５１１」電極５を配線し、裏面１４を利用して共
通電極４を配線して形成する。

つまり、アモルファスシリコン３咎基板１の表面２に形
成するのでなく、端面１３に形成するものである。ここ
に、−次元イメージセンサにおいては、必要な読取り解
像力は８〜１６本／ｍｍ程度であるので、各アモルファ
スシリコン３は０．１２５〜０　、０６３　＋ｎｍ’程
度あればよいので、電極４．５との接続部分を考慮して
も、基板１の板厚が０　、２＋ｏｎｌツ、上あれば十分
である。逆に、このような薄いｆ）、ｊ、ｉ面１３にア
モルファスシリコンを形成するので、除去すべきアモル
ファスシリコン膜の量が減り、アモルファスシリコン材
料の無駄が少なく、ロストタウンを図れるものである。

又、このような端面１３に成膜させるため、複数枚の基
板１を第５図に示すように積層させてチャンバ内等にセ
ットできるため、一度に多数枚を量産できることになり
、生産性が向」ニし、この面でもコストダウンを図れる
。

更に、製造された一次元イメージセンサをみても、電極
５，４が基板１の表・裏面２，１４を利用して振り分は
形成されているので、基板１の幅（本実施例によれば、
高さ）を半分、例えば２０〜２５ＩｌｌＩ１１程度にで
きるものであり、密着型イメージセンサの特徴を損なう
ことなく小型化できる。

又、従来の如く幅のある基板１の表面２中央に配列され
たアモルファスシリコン３を読取部所定位置に位置合わ
せセラ１へするのに比べ、本実施例の如くスｔい端面１
３に配列されたアモルファスシリコン３を読取部所定位
置に位置合わせセラ１−する方が容易かつ確実に行なえ
ることにもなる。

なお、基板１の端面Ｉ３エツジ部分に第８図に示すよう
にテーパ１５を形成してもよい。このテーパ１５を設け
ればエツジ部分での電極へ、５の切断が防止されること
になる。

又、駆動方式としてはマトリックス駆動方式に限られる
ものでなく、各アモルファスシリコン３を直接スイッチ
ングする直接駆動法であってもよい。この場合、第９図
に示すように基板１の表面２側に各アモルファスシリコ
ン３から個別電極５（７１ヘリックス駆動方式における
下側配線部５０に相当）を引出して、シフ１〜レジスタ
用ＩＣチツプ１Ｇ　（ビット選択用ＩＣチップ）に接続
すればよい。

なお、本実施例では、光電変換素子としてアモルファス
シリコン３を用い、その光導電性を利用しているが、こ
の他、ＣｄＳ等の■−■化合物、５ｅ−Ａ、ｓ等のカル
コゲン物質であっても同様に適用できるものである。更
には、光導電型のものだけでなく、例えばフォトダイオ
ードタイプにも適用できるものである。

効果 本発明は、」二連したようし；形成したので、薄い端面
利用により光電変換素子膜の材料的な無駄を少なくして
光電変換素子を形成することができ、この時、多数枚の
基板を積層状態で形成でき、よって、量産性が向−ヒし
、コストダウンを図ることができるものである。

【図面の簡単な説明】

第１図は従来例を示す斜視図、第２図はその一部を拡大
して示す斜視図、第３図は拡大して示す縦断側面図、第
４図は回路図、第５図は本発明の一実施例を示す斜視図
、第６図は製造された状態を示す斜視図、第７図はその
縦断側面図、第８図は変形例を示す縦断側面図、第９図
は他の変形例を示す斜視図である。 １・・・基板、３・・・アモルファスシリコン（光電変
換素子）、４〜５・・・電極、１３・・・端面出　願　
人　株式会社　リ　コ　− ｌｔ’、’ｉ’−”・１ 代理人　相　木　明１．．１・’、＋ｆ：”）、１（・
１

Claims (1)

【特許請求の範囲】
1. 断面直方形状の基板を複数枚積層させて各基板端面に画
   像情報読取り用の光電変換素子膜を成膜し、各基板端面
   でその光電変換素子膜を一次元配列にパターン化して光
   電変換素子を形成し、各光電変換素子に対して電極を形
   成することを特徴とする一次元イメージセンサの製造方
   法。