JPS5965474A - 集積された検出器アレイと信号処理器 - Google Patents

集積された検出器アレイと信号処理器

Info

Publication number
JPS5965474A
JPS5965474A JP58164903A JP16490383A JPS5965474A JP S5965474 A JPS5965474 A JP S5965474A JP 58164903 A JP58164903 A JP 58164903A JP 16490383 A JP16490383 A JP 16490383A JP S5965474 A JPS5965474 A JP S5965474A
Authority
JP
Japan
Prior art keywords
substrate
focal plane
layer
array
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58164903A
Other languages
English (en)
Other versions
JPH0527270B2 (ja
Inventor
ア−ツロ・シモンズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPS5965474A publication Critical patent/JPS5965474A/ja
Publication of JPH0527270B2 publication Critical patent/JPH0527270B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の分野 本発明は撮像アレイ用相互接続構造体に関し、特にシリ
コンの信号処理装置と相互接続されるテルル化水銀力r
ミウム撮像アレイ用相互接続構造体に関する。
良釆技歪p皇遍 テルル化水銀カドミウムの焦点面配列構造体をシリコン
の信号処理チップに接続する現在の方法では、金線を検
出器アレイ上の硫化亜鉛の上にあるインジウムパッドか
らシリコンの信号処理チップを含むチップ担体上のパッ
ドに接着し、次に信号処理チップ上のパッドから、検出
器7ルイからの金線を既に有しているパッドに金線を接
着している。この相互接続方法は数多くの接続が必要で
あるという重大な欠点がある。その上、硫化亜鉛絶縁体
上のボールボンディングは極めて微妙で、適切に行われ
ないと電極でリークを生じる。硫化亜鉛上圧あるインジ
ウムへのボンディングは低温のキャピラリを弱い力で押
し付けることが必要であり、一方セラミックの上の金属
へのボンディングは許容範囲が小さいより高い温度と圧
力で行うことが必要である。これらの問題のため、組み
合せた装置の歩留りおよび信頼性は高くない。
かかる撮像配列体装置を製作する方法が、[バンドギャ
ップの狭い半導体による電荷結合撮像装置とその製造方
法」と題するテキサスインスツルメント社に譲渡された
米国特許第4,231.149号に記載されている。こ
の特許は撮像アレイ自体の製作を記述している。
発明の概要 本発明の目的は金属線を使用しないで焦点面配列体を接
続する方法を提供することである。また、本発明の他の
目的は信号処理装置上に置かれた焦点面配列体を有する
構造体を提供することである。
アレイ配列され且基板の上装置かれた数個の撮像装置を
有する撮像構造体が開示されている。上記基板は電気回
路を有するシリコン基板上に置かれている。撮像基板は
シリコン基板上のポンディングパッド上に置かれた開口
を有する。ポンディングパッドはシリコン基板上の電気
回路と相互接続されている。撮像装置は、これらの孔(
即ち開口)に置かれた導体に接続し且撮像基板上の撮像
装置から下のシリコン基板上に作られた電気回路への接
続体を構成する電気的パスに選択的に接続されている。
本発明の好適実施例では、基板の表面にアレ・f状に設
けられた撮像装置を有するテルル化水銀カドミウムの撮
像アレイが作成される。この基板はその縁に沿って設け
られた孔を有する。この孔はとの撮像基板の下に置かれ
るシリコン基板のポンディングパッドの直上に設けられ
ている。このシリコン基板は信号処理装置のよりな雷1
気回路を有する。撮像アレイ上の撮像装置はアルミニウ
ムバスに接続される。なお、このアルミニウムバスは、
撮像アレイの縁近くの孔に存在して撮像装置を下のシリ
コン基板に設けられた信号処理装置や電気回路に接続す
る導体に接続されていZ】。
撮像アレイを処理装置チップの一ヒば形成する方法が記
載されている。即ち、HgCdTOの薄片が最初薄いエ
ポキシ層によりシリコンの48号処理装置のチップに取
り付けられる。HgCd″1′0のチップな薄くした後
で、位置合せ用のシリコン上の位置決め領域を用いて撮
像アレイの孔が形成される。撮像アレイが絶縁物や金属
を色々組合わせて作られる。最後に、撮像アレイの必要
な’l’−)が、撮像アレイチップおよびエポキシの孔
を貫通する厚い金属を用いて、シリコンの処理装置チッ
プ上の関連した金属化領域に接続される。
好適実施例の説明 第1図は、テルル化水銀カドミウムHgCdTeの検出
器アレイ4を支持するシリコン2上ゾ2を有するパッケ
ージの断面図を示す。検出器アレイ4は、シリコン2上
に作られた信号処理装置の上にこれに合わせて配列され
ている。検出器アレイ4は、代表的には低粘度のエポキ
シである接着層7によってシリコン部分に機械的に結合
されている。
領域6がテルル化水銀カドミウムの内部に向ってエッチ
され、シリコンの処理装置チップ2上のボンディング領
域5への開口を作る。開口6は、アレイ4内の像検出素
子と信号処理装置2のポンディングパッド5上の信号イ
ンターフェースとが電気接続されるように、アレイ4の
残部に結合されている。ボンディング領域3は非導電性
の酸化シリコンの上に設けられ、パッケージへの外部か
らのボンディングを可能にしている。
第2図は検出器アレイ構造体の平面図を示す。
ビア(via’)領域6は撮像アレイ4の像検出素子と
下にある信号処理装置と間の相互接続を行うためのもの
である。シリコンチップ2の末端に設けられたボンディ
ングパラP5はアレーr4の下の信号処理装置を外部装
置に接続するために用いられる。即ち、ビア領域6は撮
像アレイ4の像検出装置と下にある信号処理装置との間
の相互接続のためのものであり、がンデイング領域5は
パッケージを外部装置に接続するためのものである。
第6図はビア領域6を二列の領域6aおよび6bの飛び
越し配置にした他の実施例を示す。撮像アレイ4の素子
を下のシリコンの信号処理装置に接続するこの飛び越し
構造は、アレイ4の緑に沿って置かれるビアの数を増加
させることができる。
第4図はテルル化水銀カドミウム検出器アレイの単一の
ビア領域の平面図を示す。検出器アレイ20の表面部分
には約25ミクロン平方の開口22がある。この開口2
2はテルル化水銀カドミウムのデータアレイのすぐ下に
あってこのアレイを−1:部の信号処理装置に接続する
ためのエポキシを露出させる7゜さらに開口25が第1
の開口22の中央に設けられ、これは約15ミクロン平
方で、信号”処理装置を有するシリコンに設けられた実
際のポンディングパッドを露出させる。次に、赤外線検
出アレイが作成される。この工程中、絶縁物好ましくは
硫化亜鉛の数個の層が、全部で約1ミクロンの厚さでH
gCdTeのチップ面20とエポキシの上のHgCdT
eの開口22とにデポジットされる。絶縁層がすべてデ
ポジットされた後で、約10ミクロン平方の開口25が
デポジットされた絶縁物およびエポキシをシリコン上の
金属パッド26の所までエッチして形成される。それか
らアルミニュウム層23が絶縁層の上面にデポジットさ
れ、ポンディングパッド26と接触する。このアルミニ
ウム層23は、テルル化水銀力げミウム面の撮像アレイ
素子に電気的に接続されているバス21まで延びている
。その後で、インジウムの層21がアルミ1ニウム領域
23の一ヒ釦デポジットされる。
第5図は、第4図に示された構造体の断面図である。第
5図を参照して、シリコン領域3oは、テルル化水銀カ
ドミウムのアレイにある検出器素子をシリコン3oに設
けられた信号処理装置に接続するポンディングパッド3
2を有する。前記のごとく、エポキシ層31がテルル化
水銀カドミウム層33とシリコン層3oとの間に設けら
れている。さらに、硫化亜鉛の絶縁層36が、テルル化
水銀カドミウムアレイ33をパス34がら絶縁している
。インジウムの層35が、アノ1ペニウムパスのポンデ
ィングパッド32への接続部の上に置かれている。
上記の構成を形成するプロセスは以下のようである。最
初、テルル化水銀カドミウノ、基板の表面の裏側を平行
に研磨し、この裏側を酸化するが、または少数キャリヤ
の再結合を最小限にする処理を行う。−個の半導体基板
に設けられる信号処理装置が、信号処理装置なテルル化
水銀カドミウムアレイ上の像検出素子に相互接続するた
めのポンディングパッド接続体を含むように作成され、
エポキシが処理装置を含むチップの上に塗布される。
好ましい実施例では、低粘度のエポキシにある程度の圧
力をかけて、エポキシを1ミクロンあるいはそれ以下の
厚さに一様忙硬化させる。それからテルル化水銀カドミ
ウム基板がエポキシの上に置かれ、10乃至40ミクロ
ンの最終の厚さにまで研磨される。それから、テルル化
水銀カドミウム基板の幅が、シリコン上の外部用ボンデ
ィングパyトtr:露tBさせるように定められる。テ
ルル化水銀カドミウムアレイ上のホトレジストに露光し
て、プレイ自体が除去されることがないようにする。
テルル化水銀カドミウムアレイの不要部分は、切削によ
るか60℃以下の低温で臭素、メタノールのエッチ液(
約1%の臭素含有)に全体を浸漬することにより除去さ
れる。次に、テルル化水銀カドミウムアレイ内の開口が
、像検出アレイのリードが信号処理装置に接続されるべ
き場所の真上にあるエポキシの所までさがって来るよ、
うに作られる。この開口はイオンミーリングで作っても
よいし、または1%の臭素を含むメタノール溶液を用い
て静的なエツチングで作ってもよい。臭素メタノール溶
液は、イオンミーリングに比べ開口の入口を大きくする
が、ホトレジストの下をアンダーカットして好ましいテ
ーパをもった開口を作る。
この工程の目的はテルル化水銀カドミウムをエポキシ層
の所ま7で除去することであって、このときはエポキシ
層を乱すことではない。それはエポキシ層が後に硫化亜
鉛の接着に用いられるからである。それからテルル化水
銀カドミウノ・の表面が酸化される。この段階で、赤外
線検出器プレイが作成される。この工程では、信号の検
出、蓄積および/または操作のための色々のレベルの絶
縁物や金属デートが作られる。絶縁物のいイつかの層が
HgCdTeの開口およびその縁に積み重なる。この絶
縁層は硫化亜鉛であり、全体の厚さが1乃至1.5ミク
ロンである。硫化亜鉛はビア開口のテルル化水銀カドミ
ウムの縁を接続体から絶縁する。
この絶縁層はテルル化水銀カドミウムの階段状の縁を適
切に覆わなければならない。テルル化水銀力Pミウム層
の階段状の縁の下にあるエポキシ層の部分を保持してい
ることにより、エポキシが絶縁層を支えるための接着結
合材となる。さて、ぎアの底の小さい開口が硫化亜鉛絶
縁層およびエポキシを除去して作られ、信号処理装置に
接続するボンディングパラrを露出させる。この開口は
イオンミーリング(およびエッチ液によるZnSの除去
)により作られる。それから、1000オングストロー
ムのアルミニウム層がデポジットされて、信号処理装置
のポンディングパッドを検出器アレイに接続する。それ
から、1.2,000オングストロームの厚さのインジ
ウムバスが、ビア内K f’ ホジットされたアルミニ
ウムに接続され、テルル止水銀カドミウム検出器アレイ
忙含まれる素子を下のシリコンに設けられている信号処
理装置に接続する。
【図面の簡単な説明】
第1図は本発明による撮像アレイ構造体の断面図である
。第2図は第1図に示した撮像アレイ構造体の平面図で
ある、第6図は撮像°プレイのビア接続の別の配置を示
す平面図である。第4図はビア構造体の平面図である。 第5〒はビア構造体の断面図である。 代理人 浅 村  皓

Claims (7)

    【特許請求の範囲】
  1. (1)第1基板であって、その縁に沿つ領域で終端する
    電気的バスに選択的に接続されブ、−プレイ配列の複数
    個の像検出装置を有する上記第1基板と、該第1基板の
    下に置かれた絶縁層と、該絶縁層の下に置かれた半導体
    基板であって、該半導体基板上に作成され且前記第1基
    板層内の絶縁層を貫通して上記第1基板上の上記電気的
    バスに接続された電子回路を有する半導体基板とを備え
    た焦点面配列構造体。
  2. (2)上記第1基板がテルル化水銀カドミウム基板を有
    する特許請求の範囲第1項記載の焦点面配列構造体。
  3. (3)上記電気的バヌがアルミニュウムでなる特許請求
    の範囲第2項記載の焦点面配列構造体。
  4. (4)  (a)少くとも一個のギンディングパッドを
    有する複数個の電気回路を半導体基板の」二に形成する
    工程と、(b)該電気回路と該基板の上にエポキシの層
    を被着する工程と、(c)該エポキシ層の上に焦点面基
    板を置□く工程と、(d)該焦点面基板上に少くとも一
    個の像検出装置を形成する工程と、(e)該像検出装置
    から上記ポンディングパラrへの接続体を上記焦点面基
    板に形成する工程とを有することを特徴とする焦点面配
    列構造体の製造方法。
  5. (5)上記焦点面基板がテルル化水銀カドミウムである
    特許請求の範囲第4項記載の方法。
  6. (6)半導体基板上に配置され旦夕くとも一個のボンデ
    ィングパラPを有する電気回路と、該電気回路と該半導
    体基板の上面に設けられた絶縁層と、該絶縁層の上面に
    設けられた焦点面基板であって上記ポンディングパッド
    に接続された少くとも一個の像検出装置を有する焦点面
    基板とを備えたことを特徴とする焦点面構造体。
  7. (7)上記焦点面基板がテルル化水銀カドミウムである
    特許請求の範囲第6項記載の焦点面構造体。
JP58164903A 1982-09-08 1983-09-07 集積された検出器アレイと信号処理器 Granted JPS5965474A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US41639682A 1982-09-08 1982-09-08
US416396 1982-09-08

Publications (2)

Publication Number Publication Date
JPS5965474A true JPS5965474A (ja) 1984-04-13
JPH0527270B2 JPH0527270B2 (ja) 1993-04-20

Family

ID=23649806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58164903A Granted JPS5965474A (ja) 1982-09-08 1983-09-07 集積された検出器アレイと信号処理器

Country Status (1)

Country Link
JP (1) JPS5965474A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61289661A (ja) * 1985-06-18 1986-12-19 Mitsubishi Electric Corp イメ−ジセンサ駆動用集積回路
JPS62101242U (ja) * 1985-12-13 1987-06-27
JPS631062A (ja) * 1986-06-20 1988-01-06 Nec Corp 並列光信号処理半導体素子

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5430787A (en) * 1977-08-12 1979-03-07 Fujitsu Ltd Infrared-ray detector
JPS5715455A (en) * 1980-07-01 1982-01-26 Fujitsu Ltd Semiconductor device
JPS5727054A (en) * 1980-06-19 1982-02-13 Rockwell International Corp Selective access array circuit
JPS57171226A (en) * 1981-03-27 1982-10-21 Philips Nv Infrared ray camera and manufacture thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5430787A (en) * 1977-08-12 1979-03-07 Fujitsu Ltd Infrared-ray detector
JPS5727054A (en) * 1980-06-19 1982-02-13 Rockwell International Corp Selective access array circuit
JPS5715455A (en) * 1980-07-01 1982-01-26 Fujitsu Ltd Semiconductor device
JPS57171226A (en) * 1981-03-27 1982-10-21 Philips Nv Infrared ray camera and manufacture thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61289661A (ja) * 1985-06-18 1986-12-19 Mitsubishi Electric Corp イメ−ジセンサ駆動用集積回路
JPS62101242U (ja) * 1985-12-13 1987-06-27
JPS631062A (ja) * 1986-06-20 1988-01-06 Nec Corp 並列光信号処理半導体素子

Also Published As

Publication number Publication date
JPH0527270B2 (ja) 1993-04-20

Similar Documents

Publication Publication Date Title
US5481133A (en) Three-dimensional multichip package
JP4145301B2 (ja) 半導体装置及び三次元実装半導体装置
US6265300B1 (en) Wire bonding surface and bonding method
KR100636770B1 (ko) 반도체 장치 및 그 제조 방법
US6020217A (en) Semiconductor devices with CSP packages and method for making them
US7399683B2 (en) Manufacturing method of semiconductor device
US4720738A (en) Focal plane array structure including a signal processing system
KR100938970B1 (ko) 반도체 장치 및 그 제조 방법
US7312521B2 (en) Semiconductor device with holding member
US5998859A (en) Packaging and interconnect system for integrated circuits
JP4212293B2 (ja) 半導体装置の製造方法
KR100552356B1 (ko) 반도체 장치의 제조 방법
US6002180A (en) Multi chip module with conductive adhesive layer
JP3186941B2 (ja) 半導体チップおよびマルチチップ半導体モジュール
US6399897B1 (en) Multi-layer wiring substrate
US20030122237A1 (en) Semiconductor device
EP1478021A1 (en) Semiconductor device and manufacturing method thereof
JP2622156B2 (ja) 集積回路パッド用の接触方法とその構造
JP4334397B2 (ja) 半導体装置及びその製造方法
JP4215571B2 (ja) 半導体装置の製造方法
JPS5965474A (ja) 集積された検出器アレイと信号処理器
JP3523815B2 (ja) 半導体装置
JPH0714028B2 (ja) 立体型半導体装置の製造方法
KR100787547B1 (ko) 반도체 장치와 삼차원 실장 반도체 장치 및 반도체 장치의제조 방법
JP4286264B2 (ja) 半導体装置及びその製造方法