KR20050036625A - 게이트-바디콘택 박막 트랜지스터 - Google Patents

게이트-바디콘택 박막 트랜지스터 Download PDF

Info

Publication number
KR20050036625A
KR20050036625A KR1020030072337A KR20030072337A KR20050036625A KR 20050036625 A KR20050036625 A KR 20050036625A KR 1020030072337 A KR1020030072337 A KR 1020030072337A KR 20030072337 A KR20030072337 A KR 20030072337A KR 20050036625 A KR20050036625 A KR 20050036625A
Authority
KR
South Korea
Prior art keywords
region
gate electrode
source
wiring
body contact
Prior art date
Application number
KR1020030072337A
Other languages
English (en)
Other versions
KR100501706B1 (ko
Inventor
구재본
최병덕
소명섭
김원식
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2003-0072337A priority Critical patent/KR100501706B1/ko
Priority to JP2004124151A priority patent/JP2005123565A/ja
Priority to US10/959,976 priority patent/US8704305B2/en
Priority to EP04090396A priority patent/EP1524702A3/en
Priority to CNB2004101038820A priority patent/CN100405614C/zh
Publication of KR20050036625A publication Critical patent/KR20050036625A/ko
Application granted granted Critical
Publication of KR100501706B1 publication Critical patent/KR100501706B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 게이트와 바디콘택을 소오스/드레인 전극패턴으로 연결하여 공정을 단순화할 수 있는 게이트-바디콘택 박막 트랜지스터를 개시한다.
본 발명의 박막 트랜지스터는 절연기판상에 형성되고, 채널영역 및 소오스/드레인영역을 구비하는 액티브층과; 상기 액티브영역중 채널영역에 대응하여 형성된 게이트 전극과; 상기 액티브층에 상기 소오스/드레인영역과 분리되도록 형성된 바디콘택영역과; 상기 소오스/드레인영역에 각각 연결되는 소오스/드레인 전극과; 상기 바디콘택영역과 게이트전극을 연결하기 위한 도전성 배선을 포함한다.
상기 배선은 상기 소오스/드레인 전극과 동일한 물질 또는 소오스/드레인 전극과 다른 물질로 이루어지고, 섬형태의 브리지패턴구조를 갖는다. 상기 배선은 상기 소오스/드레인 전극과 동일한 물질로 이루어지고, 상기 게이트전극과 바디콘택영역에 연결된 제1 및 제2콘택배선과; 상기 제1 및 제2콘택배선과는 다른 물질로 이루어지고, 상기 제1 및 제2콘택배선을 연결하기 위한 연결배선을 구비한다.

Description

게이트-바디콘택 박막 트랜지스터{Gate-body contact TFT}
본 발명은 표시장치에 사용되는 박막 트랜지스터에 관한 것으로서, 보다 구체적으로는 액티브층에 형성된 바디콘택용 불순물영역을 게이트전극과 연결한 게이트-바디콘택 박막 트랜지스터에 관한 것이다.
종래의 평판표시장치에 사용되는 폴리 실리콘 박막 트랜지스터는 섬형태의 액티브층이 플로팅되어 있는 플로팅바디(floating body) TFT 이다. 플로팅바디 TFT는 크기가 축소됨에 따라 드레인전류의 포화영역이 감소함과 동시에 드레인 전류가 감소하는 문제점이 있었다.
이를 해결한 게이트-바디콘택구조의 박막 트랜지스터가 국내 특허출원 제2003-052709호에 개시되었다. 상기 특허는 소오스/드레인영역과 반대도전형을 갖는 바디콘택영역을 액티브층에 형성하여 게이트전압을 인가하여 줌으로써, 저전압으로 구동가능하며, 높은 드레인전류와 경사가 급한 슬로프를 갖는 문턱전압을 제공할 수 있는 이점이 있었다.
상기 박막 트랜지스터는 바디콘택영역과 게이트전극을 연결하기 위한 별도의 배선이 요구되었다. 종래에는 액티브층을 형성하기 전에 별도의 배선공정을 진행하여 비정질 실리콘막과 금속의 연결배선을 직접 접촉시켜 연결시켜 주었는데, 이방방법은 연결배선의 금속성분에 의해 액티브층이 오염되는 문제점이 있었다.
따라서, 본 발명은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 공정을 단순화하고, 금속물질에 의한 액티브층의 오염을 방지할 수 있는 게이트-바디콘택 박막 트랜지스터 및 그의 제조방법을 제공하는 데 그 목적이 있다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명은 절연기판상에 형성되고, 채널영역 및 소오스/드레인영역을 구비하는 액티브층과; 상기 액티브영역중 채널영역에 대응하여 형성된 게이트 전극과; 상기 액티브층에 상기 소오스/드레인영역과 분리되도록 형성된 바디콘택영역과; 상기 소오스/드레인영역에 각각 연결되는 소오스/드레인 전극과; 상기 바디콘택영역과 게이트전극을 연결하기 위한 도전성 배선을 포함하는 박막트랜지스터를 제공하는 것을 특징으로 한다.
상기 배선은 게이트전극과 동일한 물질로 이루어지고, 상기 게이트전극과 일체형으로 형성되거나 또는 분리되어 섬형태의 브리지패턴으로 형성되며; 상기 배선은 상기 게이트전극과는 다른 도전성 물질로 이루어지고, 상기 게이트전극과는 분리된 브리지패턴구조를 갖는다. 상기 배선은 섬형태의 브리지패턴구조를 갖으며, 상기 게이트전극과 동일한 물질로 이루어지고, 바디콘택영역에 연결된 콘택배선과; 상기 콘택배선과는 다른 물질로 이루어지고, 상기 콘택배선과 게이트전극을 연결하기 위한 연결배선을 구비한다.
상기 배선은 상기 소오스/드레인 전극과 동일한 물질 또는 소오스/드레인 전극과 다른 물질로 이루어지고, 섬형태의 브리지패턴구조를 갖는다. 상기 배선은 상기 소오스/드레인 전극과 동일한 물질로 이루어지고, 상기 게이트전극과 바디콘택영역에 연결된 제1 및 제2콘택배선과; 상기 제1 및 제2콘택배선과는 다른 물질로 이루어지고, 상기 제1 및 제2콘택배선을 연결하기 위한 연결배선을 구비한다.
상기 배선은 투명도전막으로 이루어지고, 섬형태의 브리지패턴구조를 갖는다. 상기 배선은 상기 투명도전물질로 이루어지고, 상기 게이트전극과 바디콘택영역에 연결된 제1 및 제2콘택배선과; 제1 및 제2콘택 배선과는 다른 물질로 이루어지고, 상기 제1 및 제2콘택배선을 연결하기 위한 연결배선을 구비한다.
상기 소오스/드레인 영역과 바디콘택영역은 서로 반대도전형을 갖는 불순물영역이며, 상기 채널영역은 진성영역이다.
또한, 적어도 화소전극을 포함하는 평판표시장치용 박막 트랜지스터에 있어서, 절연기판상에 형성되고, 채널영역 및 소오스/드레인영역을 구비하는 액티브층과; 상기 액티브영역중 채널영역에 대응하여 형성된 게이트 전극과; 상기 액티브층에 상기 소오스/드레인영역과 분리되도록 형성된 바디콘택영역과; 상기 소오스/드레인영역에 각각 연결되는 소오스/드레인 전극과; 상기 바디콘택영역과 게이트전극을 연결하기 위한 도전성 배선을 포함하며, 상기 배선은 상기 게이트전극과 일체형으로 형성되거나 또는 분리되어 섬형태의 브리지패턴으로 형성되며, 상기 게이트전극, 소오스/드레인 전극 또는 화소전극중 하나의 전극과 동일한 물질로 적어도 이루어지는 박막 트랜지스터를 제공하는 것을 특징으로 한다.
또한, 절연기판상에 형성되고, 채널영역 및 소오스/드레인영역을 구비하는 액티브층과; 상기 액티브층을 덮도록 기판상에 형성된 제1절연막과; 상기 액티브영역중 채널영역에 대응하여 형성된 게이트 전극과; 상기 게이트전극을 덮도록 형성된 제2절연막과; 상기 액티브층에 상기 소오스/드레인영역과 분리되도록 형성된 바디콘택영역과; 상기 소오스/드레인영역에 각각 연결되는 소오스/드레인 전극과; 상기 게이트전극의 일부분을 노출시키도록 제1 및 제2절연막중 적어도 제2절연막에 형성된 제1콘택홀과; 상기 바디콘택영역의 일부분을 노출시키도록 제1 및 제2절연막중 적어도 제1절연막에 형성된 제2콘택홀과; 상기 제1콘택홀과 제2콘택홀중 적어도 제2콘택홀을 통해 상기 바디콘택영역과 게이트전극을 연결하기 위한 도전성 배선을 포함하는 박막트랜지스터를 제공하는 것을 특징으로 한다.
상기 배선이 게이트전극과 동일면상에 형성되는 경우에는, 상기 게이트전극과 바디콘택영역이 제2콘택홀만을 통해 상기 배선에 의해 전기적으로 연결되고; 상기 배선이 소오스/드레인 전극과 동일면상에 형성되는 경우에는, 상기 게이트전극과 바디콘택영역이 제1 및 제2콘택홀을 통해 상기 배선에 의해 전기적으로 연결된다.
또한, 본 발명은 절연기판상에 형성되고, 채널영역 및 소오스/드레인영역을 구비하는 액티브층과; 상기 액티브층을 덮도록 기판상에 형성된 제1절연막과; 상기 액티브영역중 채널영역에 대응하여 형성된 게이트 전극과; 상기 게이트전극을 덮도록 형성된 제2절연막과; 상기 액티브층에 상기 소오스/드레인영역과 분리되도록 형성된 바디콘택영역과; 상기 소오스/드레인영역에 각각 연결되는 소오스/드레인 전극과; 상기 게이트전극의 일부분을 노출시키도록 제1 및 제2절연막중 적어도 제2절연막에 형성된 제1콘택홀과; 상기 바디콘택영역의 일부분을 노출시키도록 제1 및 제2절연막중 적어도 제1절연막에 형성된 제2콘택홀과; 상기 제1콘택홀과 제2콘택홀중 적어도 제2콘택홀을 통해 상기 바디콘택영역과 게이트전극을 연결하기 위한 도전성 배선을 포함하는 박막트랜지스터를 제공하는 것을 특징으로 한다.
상기 배선이 게이트전극과 동일면상에 형성되는 경우에는, 상기 게이트전극과 바디콘택영역은 제1절연막에 형성된 제2콘택홀만을 통해 상기 배선에 의해 전기적으로 연결되고; 상기 배선이 소오스/드레인 전극과 동일면상에 형성되는 경우에는, 상기 게이트전극과 바디콘택영역은 제2절연막에 형성된 제1콘택홀과 제1 및 제2절연막에 걸쳐 형성된 제2콘택홀을 통해 상기 배선에 의해 전기적으로 연결된다.
또한, 본 발명은 적어도 화소전극을 포함하는 평판표시장치용 박막 트랜지스터에 있어서, 절연기판상에 형성되고, 채널영역 및 소오스/드레인영역을 구비하는 액티브층과; 상기 액티브층을 덮도록 기판상에 형성된 제1절연막과; 상기 액티브영역중 채널영역에 대응하여 형성된 게이트 전극과; 상기 게이트전극을 덮도록 형성된 제2절연막과; 상기 액티브층에 상기 소오스/드레인영역과 분리되도록 형성된 바디콘택영역과; 상기 소오스/드레인영역에 각각 연결되는 소오스/드레인 전극과; 상기 화소전극하부에 형성된 제3절연막과; 상기 게이트전극의 일부분을 노출시키도록 제1 내지 제3절연막중 적어도 제2 절연막에 형성된 제1콘택홀과; 상기 바디콘택영역의 일부분을 노출시키도록 제1 내지 제3절연막중 적어도 제1절연막에 형성된 제2콘택홀과; 상기 제1콘택홀과 제2콘택홀중 적어도 제2콘택홀을 통해 상기 바디콘택영역과 게이트전극을 연결하기 위한 도전성 배선을 포함하는 박막트랜지스터를 제공하는 것을 특징으로 한다.
상기 배선이 게이트전극과 동일면상에 형성되는 경우에는, 상기 게이트전극과 바디콘택영역은 제1절연막에 형성된 제2콘택홀만을 통해 상기 배선에 의해 전기적으로 연결되고;상기 배선이 소오스/드레인 전극과 동일면상에 형성되는 경우에는, 상기 게이트전극과 바디콘택영역은 제2절연막에 형성된 제1콘택홀과 제1 및 제2절연막에 걸쳐 형성된 제2콘택홀을 통해 상기 배선에 의해 전기적으로 연결되며; 상기 배선이 화소전극과 동일면상에 형성되는 경우에는, 상기 게이트전극과 바디콘택영역은 제2 및 제2절연막에 걸쳐 형성된 제1콘택홀과 제1 내지 제3절연막에 걸쳐 형성된 제2콘택홀을 통해 상기 배선에 의해 전기적으로 연결된다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 본 발명의 제1실시예에 따른 게이트-바디콘택 박막 트랜지스터의 평면도를 도시한 것이다.
도 1을 참조하면, 본 발명의 실시예에 따른 박막 트랜지스터는 액티브층(130), 게이트전극(150) 및 소오스/드레인 전극(171), (173)을 구비한다. 상기 액티브층(130)은 채널층(135)을 사이에 두고 형성된 소오스/드레인영역(131), (133)과, 상기 소오스/드레인영역(131), (133)과 분리되어 형성된 바디콘택영역(137)을 구비한다.
상기 게이트전극(150)은 상기 액티브층(130)중 채널영역(135)에 대응하여 형성된다. 상기 소오스전극(171)은 상기 소오스영역(131)에 대응하여 형성되어, 콘택(161)을 통해 불순물영역(131)과 전기적으로 연결된다. 상기 드레인전극(173)은 상기 드레인영역(132)에 대응하여 형성되어, 콘택(163)을 통해 드레인용 불순물영역(133)과 전기적으로 연결된다.
한편, 상기 바디콘택영역(137)에 대응하여 콘택배선(177)이 게이트전극(150)으로부터 연장 형성되는데, 상기 콘택배선(177)은 바디콘택영역(137)에 형성된 콘택(147)을 통해 상기 바디콘택영역(137)과 상기 게이트전극(150)을 연결시켜 주는 브리지패턴(bridge pattern)이다. 상기 콘택배선(177)는 도 1에서와 같이 게이트전극(150)과 일체형으로 형성하거나 또는 게이트전극(150)과는 분리되어 섬형태로 형성될 수도 있다.
도 2a 및 도 2b는 제1실시예예 따른 게이트-바디콘택 박막 트랜지스터의 단면도로서, 도 1의 1A-1A'선과 1B-1B' 선에 따른 단면구조를 각각 도시한 것이다. 도 2a 및 도 2b를 참조하여 본 발명의 제1실시예에 따른 박막 트랜지스터의 제조방법을 설명하면 다음과 같다.
먼저, 절연기판(110)상에 버퍼층(120)을 형성하고, 버퍼층(120)상에 비정질 실리콘막을 증착한 다음 통상적인 결정화방법을 이용하여 폴리실리콘막으로 결정화하며, 폴리실리콘막을 패터닝하여 섬형태의 액티브층(130)을 형성한다.
이어서, 상기 액티브층(130)중 바디콘택영역(137)이 형성될 부분만이 노출되도록 제1감광막(도면상에는 도시되지 않음)을 형성한다. 상기 제1감광막을 마스크로 하여 노출된 액티브층(130)으로 제1도전형의 고농도 불순물을 이온주입하여 바디콘택영역(137)을 형성한다. 상기 바디콘택영역(137)은 그의 일측면에 상기 채널층(135)과 접하도록 형성되어, 상기 채널층(135)에 의해 상기 소오스/드레인 영역(131), (133)과 서로 분리되도록 형성된다.
기판전면에 게이트 절연막(140)을 형성하고, 상기 게이트 절연막(140)중 바디콘택영역(137)에 대응하는 부분을 일부 식각하여 바디콘택(147)을 형성한다. 이어서, 게이트 절연막(140)상에 금속물질과 같은 도전성물질을 증착한 다음 패터닝하여 게이트전극(150)을 형성하고, 또한 상기 게이트전극(150)으로부터 연장되는 콘택배선(177)을 형성한다. 상기 콘택배선(177)은 상기 바디콘택(147)을 통해 바디콘택영역(137)과 게이트(150)을 전기적으로 연결시켜 주기 위한 브리지패턴이다.
다음, 게이트절연막(140)중 상기 바디콘택영역(137)에 대응하는 부분에 제2감광막(도면상에는 도시되지 않음)을 형성하고, 게이트전극(150)과 제2감광막을 마스크로 하여 상기 바디콘택영역(137)과는 반대도전형을 갖는 제2도전형의 고농도 불순물을 상기 액티브층(130)으로 이온주입하여 소오스/드레인영역(131), (133)을 형성한다.
기판전면에 층간 절연막(160)을 증착한 다음 층간 절연막(160)과 게이트 절연막(140)을 식각하여 상기 소오스/드레인영역(131), (133)을 노출시키는 소오스/드레인 콘택(161), (163)을 형성한다. 다음, 기판전면에 금속물질과 같은 도전성물질을 증착한 다음 패터닝하여 콘택(161), (163)을 통해 상기 소오스/드레인 영역(131), (133)에 각각 연결되는 소오스/드레인 전극(171), (173)을 형성한다.
상기에서 설명한 바와같이, 콘택배선(177)을 게이트전극(150)을 형성할 때 동시에 일체형으로 형성하여 줌으로써, 게이트전극(150)과 바디콘택영역(137)을 형성하기 위한 별도의 배선은 요구되지 않는다.
한편, 게이트전극(150)과 바디콘택영역(137)을 도 2c에 도시된 바와같이 별도의 콘택배선을 통하여 연결할 수도 있다. 도 2c는 도 1의 1B-1B' 선에 따른 또 다른 단면도를 도시한 것이다.
도 2c를 참조하면, 상기와 같이 게이트절연막(140)을 식각하여 바디콘택(147)을 형성한 다음, 채널영역(135)에 대응하는 게이트절연막(140)상에 게이트(150)를 형성한다. 이어서, 도전성물질을 기판전면에 증착한 다음 패터닝하여 상기 게이트전극(150)과 전기적으로 직접 콘택됨과 동시에 상기 바디콘택(147)을 통해 상기 바디콘택영역(137)과 콘택되는 콘택배선(177)을 형성한다. 이후의 공정은 도 2b에서와 같이 동일하게 진행된다.
또 다른 예로서, 상기 게이트전극(150)을 형성할 때 상기 콘택(147)에 연결되는 콘택배선(177)을 형성한 다음, 게이트전극(150)과는 다른 물질로 된 연결배선을 형성하여 상기 게이트전극(150)과 바디콘택영역(137)을 콘택배선(177)을 통해 연결할 수도 있다.
도 3은 본 발명의 제2실시예에 따른 게이트-바디콘택 박막 트랜지스터의 평면도를 도시한 것이다.
도 3을 참조하면, 본 발명의 제2실시예에 따른 박막 트랜지스터는 액티브층(230), 게이트전극(250) 및 소오스/드레인 전극(271), (273)을 구비한다. 상기 액티브층(230)은 채널층(235)을 사이에 두고 형성된 소오스/드레인영역(231), (233)과, 상기 소오스/드레인영역(231), (233)과 분리되어 형성된 바디콘택영역(237)을 구비한다.
상기 게이트전극(250)은 상기 액티브층(230)중 채널영역(235)에 대응하여 형성된다. 상기 소오스전극(271)은 상기 소오스영역(231)에 대응하여 형성되어, 콘택(261)을 통해 불순물영역(231)과 전기적으로 연결된다. 상기 드레인전극(273)은 상기 드레인영역(232)에 대응하여 형성되어, 콘택(263)을 통해 드레인용 불순물영역(233)과 전기적으로 연결된다.
한편, 상기 바디콘택영역(237)에 대응하여 콘택배선(277)이 형성되는데, 상기 콘택배선(277)은 게이트전극(250)에 형성된 콘택(265)과 바디콘택영역(237)에 형성된 콘택(267)을 통해 상기 바디콘택영역(237)과 상기 게이트전극(250)을 연결시켜 주기위한 섬형태의 브리지패턴이다.
도 4a 및 도 4b는 제2실시예에 따른 게이트-바디콘택 박막 트랜지스터의 단면도로서, 도 3의 2A-2A'선과 2B-2B' 선에 따른 단면구조를 각각 도시한 것이다. 도 4a 및 도 4b를 참조하여 본 발명의 박막 트랜지스터의 제조방법을 설명하면 다음과 같다.
먼저, 절연기판(210)상에 버퍼층(220)을 형성하고, 버퍼층(220)상에 비정질 실리콘막을 증착한 다음 통상적인 결정화방법을 이용하여 폴리실리콘막으로 결정화하며, 폴리실리콘막을 패터닝하여 섬형태의 액티브층(230)을 형성한다.
이어서, 상기 액티브층(230)중 바디콘택영역(237)이 형성될 부분만이 노출되도록 제1감광막(도면상에는 도시되지 않음)을 형성한다. 상기 제1감광막을 마스크로 하여 노출된 액티브층(230)으로 제1도전형의 고농도 불순물을 이온주입하여 바디콘택영역(237)을 형성한다. 상기 바디콘택영역(237)은 그의 일측면에 상기 채널층(235)과 접하도록 형성되어, 상기 채널층(235)에 의해 상기 소오스/드레인 영역(231), (233)과 서로 분리되도록 형성된다.
다음, 기판전면에 게이트 절연막(240)을 형성하고, 게이트 절연막(240)상에 금속물질과 같은 도전성물질을 증착한 다음 패터닝하여 게이트전극(250)을 형성한다. 게이트절연막(240)중 상기 바디콘택영역(237)에 대응하는 부분에 제2감광막(도면상에는 도시되지 않음)을 형성하고, 게이트전극(250)과 제2감광막을 마스크로 하여 상기 바디콘택영역(237)과는 반대도전형을 갖는 제2도전형의 고농도 불순물을 상기 액티브층(230)으로 이온주입하여 소오스/드레인영역(231), (233)을 형성한다.
기판전면에 층간 절연막(260)을 증착한 다음 층간 절연막(260)과 게이트 절연막(240)을 식각하여 상기 소오스/드레인영역(231), (233)을 노출시키는 소오스/드레인 콘택(261), (263)을 형성하고, 또한 게이트전극(250) 및 바디콘택영역(237)을 각각 노출시키는 콘택(265) 및 (267)을 형성한다.
이어서, 기판전면에 금속물질과 같은 도전성물질을 증착한 다음 패터닝하여 콘택(261), (263)을 통해 상기 소오스/드레인 영역(231), (233)에 각각 연결되는 소오스/드레인 전극(271), (273)을 형성하고, 또한, 콘택(265), (267)을 통해 상기 바디콘택영역(237)과 게이트전극(250)을 연결하기 위한 섬형태의 콘택배선(277)을 형성한다.
제2실시예는 게이트전극(250)과 바디콘택영역(237)을 연결시켜 주기위한 콘택홀(265), (267)을 소오스/드레인콘택(261), (263)을 형성하기 위한 공정에서 동시에 형성하고, 콘택배선(277)을 소오스/드레인전극(271), (273)을 형성할 때 동시에 형성하여 줌으로써, 게이트전극(250)과 바디콘택영역(237)을 형성하기 위한 콘택배선(277)을 추가의 공정없이 형성한다.
한편, 다른 예로서, 통상적인 공정으로 소오스/드레인 전극(271), (273)을 형성한 다음, 도전성 물질을 증착한 다음 패터닝하여 소오스/드레인전극(271), (273)과는 다른 도전성 물질로 이루어지고, 상기 바디콘택영역(237)과 게이트(250)를 콘택(265), (267)을 통해 연결하는 콘택배선(277)을 형성할 수도 있다.
또 다른 예로서, 도 3의 2B-2B' 선에 따른 또 다른 단면구조인 도 4c에 도시된 바와같이, 소오스/드레인전극(271), (273)을 형성할 때 각각 콘택(265), (267)에 연결되는 콘택배선(277a), (277b)을 각각 형성한 다음, 소오스/드레인 전극물질과는 다른 도전성 물질을 증착한 다음 패터닝하여 상기 콘택배선(277a), (277b)을 통해 상기 바디콘택영역(237)과 게이트(250)를 연결하기 위한 연결배선(277c)을 별도로 형성할 수도 있다.
도 5는 본 발명의 제3실시예에 따른 게이트-바디콘택 박막 트랜지스터의 평면도를 도시한 것이다.
도 5를 참조하면, 본 발명의 실시예에 따른 박막 트랜지스터는 액티브층(330), 게이트전극(350) 및 소오스/드레인 전극(371), (373)을 구비한다. 상기 액티브층(330)은 채널층(335)을 사이에 두고 형성된 소오스/드레인영역(331), (333)과, 상기 소오스/드레인영역(331), (333)과 분리되어 형성된 바디콘택영역(337)을 구비한다.
상기 게이트전극(350)은 상기 액티브층(330)중 채널영역(335)에 대응하여 형성된다. 상기 소오스전극(371)은 상기 소오스영역(331)에 대응하여 형성되어, 콘택(361)을 통해 불순물영역(331)과 전기적으로 연결된다. 상기 드레인전극(373)은 상기 드레인영역(332)에 대응하여 형성되어, 콘택(363)을 통해 드레인용 불순물영역(333)과 전기적으로 연결된다.
한편, 상기 바디콘택영역(337)에 대응하여 콘택배선(377)이 형성되는데, 상기 연결배선(377)은 게이트전극(350)에 형성된 콘택(365)과 바디콘택영역(337)에 형성된 콘택(367)을 통해 상기 바디콘택영역(337)과 상기 게이트전극(350)을 연결시켜 준다. 상기 콘택배선(377)은 상기 소오스/드레인 전극(371), (373)과 동일한 물질로 구성되며, 섬형태의 브리지패턴이다.
도 6a 및 도 6b는 도 5의 3A-3A'선과 3B-3B' 선에 따른 단면구조를 각각 도시한 것이다. 도 6a 및 도 6b를 참조하여 본 발명의 박막 트랜지스터의 제조방법을 설명하면 다음과 같다.
먼저, 절연기판(310)상에 버퍼층(320)을 형성하고, 버퍼층(320)상에 비정질 실리콘막을 증착한 다음 통상적인 결정화방법을 이용하여 폴리실리콘막으로 결정화하며, 폴리실리콘막을 패터닝하여 섬형태의 액티브층(330)을 형성한다.
이어서, 상기 액티브층(330)중 바디콘택영역(337)이 형성될 부분만이 노출되도록 제1감광막(도면상에는 도시되지 않음)을 형성한다. 상기 제1감광막을 마스크로 하여 노출된 액티브층(330)으로 제1도전형의 고농도 불순물을 이온주입하여 바디콘택영역(337)을 형성한다. 상기 바디콘택영역(337)은 그의 일측면에 상기 채널층(335)과 접하도록 형성되어, 상기 채널층(335)에 의해 상기 소오스/드레인 영역(331), (333)과 서로 분리되도록 형성된다.
다음, 기판전면에 게이트 절연막(340)을 형성하고, 게이트 절연막(340)상에 금속물질과 같은 도전성물질을 증착한 다음 패터닝하여 게이트전극(350)을 형성한다. 게이트절연막(340)중 상기 바디콘택영역(337)에 대응하는 부분에 제2감광막(도면상에는 도시되지 않음)을 형성하고, 게이트전극(350)과 제2감광막을 마스크로 하여 상기 바디콘택영역(337)과는 반대도전형을 갖는 제2도전형의 고농도 불순물을 상기 액티브층(330)으로 이온주입하여 소오스/드레인영역(331), (333)을 형성한다.
기판전면에 층간 절연막(360)을 증착한 다음 층간 절연막(360)과 게이트 절연막(340)을 식각하여 상기 소오스/드레인영역(331), (333)을 노출시키는 소오스/드레인 콘택(361), (363)을 형성한다.
이어서, 기판전면에 금속물질과 같은 도전성물질을 증착한 다음 패터닝하여 콘택(361), (363)을 통해 상기 소오스/드레인 영역(331), (333)에 각각 연결되는 소오스/드레인 전극(371), (373)을 형성한다. 소오스/드레인전극(371), (373)을 형성한 다음 기판전면에 절연막(380)을 증착하고, 상기 절연막(380), 층간 절연막(360) 및 게이트절연막(340)을 식각하여 상기 게이트전극(350)의 일부분을 노출시키는 콘택(385)과 상기 바디콘택(337)의 일부분을 노출시키는 콘택(387)을 형성한다.
이어서, 기판전면에 도전성 물질을 증착한 다음 패터닝하여 상기 게이트전극(350)과 바디콘택영역(337)을 연결하는 콘택배선(377)을 형성한다. 상기 도전성물질로, 예를 들어 ITO 등과 같은 투명도전물질을 사용하는 경우, 상기 콘택배선(377)을 구비하는 게이트-바디콘택 박막 트랜지스터를 OLED와 같은 평판표시장치에 적용하는 경우에는, 도 6a에서와 같이 상기 소오스/드레인 전극(371), (373)중 예를 들어 드레인전극(373)을 노출시키는 비어홀(381)을 형성할 때 상기 콘택(385), (387)을 형성하고, 투명도전물질을 패터닝하여 화소전극(390)을 형성할 때 콘택배선(377)을 형성하게 되므로, 게이트전극(350)과 바디콘택영역(337)을 형성하기 위한 연결배선(377)을 추가의 공정없이 형성하는 것도 가능하다. 이때, 상기 절연막(380)으로는 패시베이션막 또는 평탄화막 등이 사용된다.
한편, 다른 예로서, 도 5의 3B-3B' 선에 따른 또 다른 단면구조인 도 6c에 도시된 바와같이, 투명도전막으로 화소전극(390)을 형성할 때 각각 콘택(365), (367)에 연결되는 콘택배선(377a), (377b)을 각각 형성한 다음, 도전성 물질을 증착한 다음 패터닝하여 상기 콘택배선(377a), (377b)을 통해 상기 바디콘택영역(337)과 게이트(350)를 연결하기 위한 연결배선(377c)을 별도로 형성할 수도 있다.
실시예에서, 상기 소오스/드레인영역과 바디콘택영역은 서로 다른 도전형을 갖는 불순물영역으로서, 예를 들어 소오스/드레인영역이 고농도의 n형 불순물영역으로 이루어지면, 바디콘택영역은 고농도의 p형 불순물영역으로 이루어진다. 반면에, 소오스/드레인영역이 고농도의 p형 불순물영역으로 이루어지면, 바디콘택영역은 고농도의 n형 불순물영역으로 이루어진다. 이때, 액티브층의 채널영역은 제1 또는 제2도전형의 불순물이 도핑되지 않은 진성영역이다.
실시예에서 바디콘택영역을 형성한 다음 소오스/드레인 영역을 형성하는 방법 대신에, 게이트전극과 제2감광막을 마스크로 이용하여 제2도전형의 소오스/드레인 영역을 형성한 다음, 게이트 절연막중 바디콘택영역에 대응되는 부분만이 노출되도록 게이트 절연막상에 제1감광막을 형성하고, 상기 제1감광막을 마스크로 액티브층으로 제1도전형의 불순물을 이온주입하여 바디콘택영역을 형성할 수도 있다.
또한, 실시예에서는 소오스/드레인 영역이 고농도 불순물영역이 이루어지는 박막 트랜지스터에 바디콘택영역을 형성하는 것에 대하여 설명하였으나, 소오스/드레인 영역이 고농도 불순물영역과 저농도 불순물영역의 LDD 구조를 갖는 박막 트랜지스터에도 적용 가능하다.
상기한 바와같은 본 발명의 실시예에 따르면, 액티브영역에 형성된 바디콘택영역과 게이트를 연결하기 위한 연결배선을 박막 트랜지스터의 공정중에 형성하여 줌으로써 별도의 연결용 배선공정이 필요하지 않게 되며, 액티브영역의 폴리실리콘막과 연결배선의 직접적인 접촉에 의한 금속물질의 오염을 방지할 수 있는 이점이 있다.
또한, 상기 바디콘택영역에 전원을 인가하기 위한 콘택배선을 게이트전극과 전기적으로 연결시켜 줌으로써, 저전압구동이 가능하여 문턱전압의 스윙폭을 감소시키고, 저전압의 게이트전압으로 높은 드레인 전류를 얻을 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 제1실시예에 따른 게이트-바디콘택 박막 트랜지스터의 평면도,
도 2a는 도 1의 1A-1A'선에 게이트-바디콘택 박막 트랜지스터의 단면도,
도 2b는 도 1의 1B-1B' 선에 따른 게이트-바디콘택 박막 트랜지스터의 단면도,
도 2c는 도 1의 1B-1B' 선에 따른 게이트-바디콘택 박막 트랜지스터의 단면도,
도 3은 본 발명의 제2실시예에 따른 게이트-바디콘택 박막 트랜지스터의 평면도,
도 4a는 도 3의 2A-2A'선에 게이트-바디콘택 박막 트랜지스터의 단면도,
도 4b는 도 3의 2B-2B' 선에 따른 게이트-바디콘택 박막 트랜지스터의 단면도,
도 4c는 도 3의 2B-2B' 선에 따른 게이트-바디콘택 박막 트랜지스터의 단면도,
도 5는 본 발명의 제3실시예에 따른 게이트-바디콘택 박막 트랜지스터의 평면도,
도 6a는 도 5의 3A-3A'선에 게이트-바디콘택 박막 트랜지스터의 단면도,
도 6b는 도 5의 3B-3B' 선에 따른 게이트-바디콘택 박막 트랜지스터의 단면도,
도 6c는 도 5의 3B-3B' 선에 따른 게이트-바디콘택 박막 트랜지스터의 단면도,
*도면의 주요 부분에 대한 부호의 설명*
130, 230, 330 : 액티브층 131, 133, 231, 233, 331, 333 : 불순물영역
135, 235, 335 : 채널영역 137, 237, 337 : 바디콘택용 불순물영역
147, 161, 163, 261, 263, 265, 267, 361, 363, 385, 387 : 콘택
177, 277, 377 : 콘택배선 179, 279, 379 : 연결배선

Claims (22)

  1. 절연기판상에 형성되고, 채널영역 및 소오스/드레인영역을 구비하는 액티브층과;
    상기 액티브영역중 채널영역에 대응하여 형성된 게이트 전극과;
    상기 액티브층에 상기 소오스/드레인영역과 분리되도록 형성된 바디콘택영역과;
    상기 소오스/드레인영역에 각각 연결되는 소오스/드레인 전극과;
    상기 바디콘택영역과 게이트전극을 연결하기 위한 도전성 배선을 포함하는 것을 특징으로 하는 박막트랜지스터.
  2. 제1항에 있어서, 상기 배선은 상기 게이트전극과 일체형으로 형성되거나 또는 분리되어 섬형태의 브리지패턴으로 형성되는 것을 특징으로 하는 박막 트랜지스터.
  3. 제1항에 있어서, 상기 배선은 상기 게이트전극과 동일한 물질로 이루어지고, 게이트전극과 일체형으로 형성되거나 또는 섬형태의 브리지패턴으로 형성되는 것을 특징으로 하는 박막 트랜지스터.
  4. 제1항에 있어서, 상기 배선은 상기 게이트전극과는 다른 도전성 물질로 이루어지고, 상기 게이트전극과는 분리된 브리지패턴구조를 갖는 것을 특징으로 하는 박막 트랜지스터.
  5. 제1항에 있어서, 상기 배선은 섬형태의 브리지패턴구조를 갖으며,
    상기 게이트전극과 동일한 물질로 이루어지고, 바디콘택영역에 연결된 콘택배선과; 상기 콘택배선과는 다른 물질로 이루어지고, 상기 콘택배선과 게이트전극을 연결하기 위한 연결배선을 구비하는 것을 특징으로 하는 박막 트랜지스터.
  6. 제1항에 있어서, 상기 배선은 상기 소오스/드레인 전극과 동일한 물질로 이루어지고, 섬형태의 브리지패턴구조를 갖는 것을 특징으로 하는 박막 트랜지스터.
  7. 제1항에 있어서, 상기 배선은 상기 소오스/드레인 전극과 다른 물질로 이루어지고, 섬형태의 브리지패턴구조를 갖는 것을 특징으로 하는 박막 트랜지스터.
  8. 제1항에 있어서, 상기 배선은 브리지패턴구조를 갖으며,
    상기 소오스/드레인 전극과 동일한 물질로 이루어지고, 상기 게이트전극과 바디콘택영역에 연결된 제1 및 제2콘택배선과; 상기 제1 및 제2콘택배선과는 다른 물질로 이루어지고, 상기 제1 및 제2콘택배선을 연결하기 위한 연결배선을 구비하는 것을 특징으로 하는 박막 트랜지스터.
  9. 제1항에 있어서, 상기 배선은 투명도전막으로 이루어지고, 섬형태의 브리지패턴구조를 갖는 것을 특징으로 하는 박막 트랜지스터.
  10. 제1항에 있어서, 상기 배선은 브리지패턴구조를 갖으며,
    상기 투명도전물질로 이루어지고, 상기 게이트전극과 바디콘택영역에 연결된 제1 및 제2콘택배선과; 제1 및 제2콘택 배선과는 다른 물질로 이루어지고, 상기 제1 및 제2콘택배선을 연결하기 위한 연결배선을 구비하는 것을 특징으로 하는 박막 트랜지스터.
  11. 제1항에 있어서, 상기 소오스/드레인 영역과 바디콘택영역은 서로 반대도전형을 갖는 불순물영역이며, 상기 채널영역은 진성영역인 것을 특징으로 하는 박막 트랜지스터.
  12. 적어도 화소전극을 포함하는 평판표시장치용 박막 트랜지스터에 있어서,
    절연기판상에 형성되고, 채널영역 및 소오스/드레인영역을 구비하는 액티브층과;
    상기 액티브영역중 채널영역에 대응하여 형성된 게이트 전극과;
    상기 액티브층에 상기 소오스/드레인영역과 분리되도록 형성된 바디콘택영역과;
    상기 소오스/드레인영역에 각각 연결되는 소오스/드레인 전극과;
    상기 바디콘택영역과 게이트전극을 연결하기 위한 도전성 배선을 포함하며,
    상기 배선은 상기 게이트전극과 일체형으로 형성되거나 또는 분리되어 섬형태의 브리지패턴으로 형성되며, 상기 게이트전극, 소오스/드레인 전극 또는 화소전극중 하나의 전극과 동일한 물질로 적어도 이루어지는 것을 특징으로 하는 박막 트랜지스터.
  13. 절연기판상에 형성되고, 채널영역 및 소오스/드레인영역을 구비하는 액티브층과;
    상기 액티브층을 덮도록 기판상에 형성된 제1절연막과;
    상기 액티브영역중 채널영역에 대응하여 형성된 게이트 전극과;
    상기 게이트전극을 덮도록 형성된 제2절연막과;
    상기 액티브층에 상기 소오스/드레인영역과 분리되도록 형성된 바디콘택영역과;
    상기 소오스/드레인영역에 각각 연결되는 소오스/드레인 전극과;
    상기 게이트전극의 일부분을 노출시키도록 제1 및 제2절연막중 적어도 제2절연막에 형성된 제1콘택홀과;
    상기 바디콘택영역의 일부분을 노출시키도록 제1 및 제2절연막중 적어도 제1절연막에 형성된 제2콘택홀과;
    상기 제1콘택홀과 제2콘택홀중 적어도 제2콘택홀을 통해 상기 바디콘택영역과 게이트전극을 연결하기 위한 도전성 배선을 포함하는 것을 특징으로 하는 박막트랜지스터.
  14. 제13항에 있어서, 상기 배선이 게이트전극과 동일면상에 형성되는 경우에는, 상기 게이트전극과 바디콘택영역이 제2콘택홀만을 통해 상기 배선에 의해 전기적으로 연결되는 것을 특징으로 하는 박막 트랜지스터.
  15. 제13항에 있어서, 상기 배선이 소오스/드레인 전극과 동일면상에 형성되는 경우에는, 상기 게이트전극과 바디콘택영역이 제1 및 제2콘택홀을 통해 상기 배선에 의해 전기적으로 연결되는 것을 특징으로 하는 박막 트랜지스터.
  16. 절연기판상에 형성되고, 채널영역 및 소오스/드레인영역을 구비하는 액티브층과;
    상기 액티브층을 덮도록 기판상에 형성된 제1절연막과;
    상기 액티브영역중 채널영역에 대응하여 형성된 게이트 전극과;
    상기 게이트전극을 덮도록 형성된 제2절연막과;
    상기 액티브층에 상기 소오스/드레인영역과 분리되도록 형성된 바디콘택영역과;
    상기 소오스/드레인영역에 각각 연결되는 소오스/드레인 전극과;
    상기 게이트전극의 일부분을 노출시키도록 제1 및 제2절연막중 적어도 제2절연막에 형성된 제1콘택홀과;
    상기 바디콘택영역의 일부분을 노출시키도록 제1 및 제2절연막중 적어도 제1절연막에 형성된 제2콘택홀과;
    상기 제1콘택홀과 제2콘택홀중 적어도 제2콘택홀을 통해 상기 바디콘택영역과 게이트전극을 연결하기 위한 도전성 배선을 포함하는 것을 특징으로 하는 박막트랜지스터.
  17. 제16항에 있어서, 상기 배선이 게이트전극과 동일면상에 형성되는 경우에는, 상기 게이트전극과 바디콘택영역은 제1절연막에 형성된 제2콘택홀만을 통해 상기 배선에 의해 전기적으로 연결되는 것을 특징으로 하는 박막 트랜지스터.
  18. 제16항에 있어서, 상기 배선이 소오스/드레인 전극과 동일면상에 형성되는 경우에는, 상기 게이트전극과 바디콘택영역은 제2절연막에 형성된 제1콘택홀과 제1 및 제2절연막에 걸쳐 형성된 제2콘택홀을 통해 상기 배선에 의해 전기적으로 연결되는 것을 특징으로 하는 박막 트랜지스터.
  19. 적어도 화소전극을 포함하는 평판표시장치용 박막 트랜지스터에 있어서,
    절연기판상에 형성되고, 채널영역 및 소오스/드레인영역을 구비하는 액티브층과;
    상기 액티브층을 덮도록 기판상에 형성된 제1절연막과;
    상기 액티브영역중 채널영역에 대응하여 형성된 게이트 전극과;
    상기 게이트전극을 덮도록 형성된 제2절연막과;
    상기 액티브층에 상기 소오스/드레인영역과 분리되도록 형성된 바디콘택영역과;
    상기 소오스/드레인영역에 각각 연결되는 소오스/드레인 전극과;
    상기 화소전극하부에 형성된 제3절연막과;
    상기 게이트전극의 일부분을 노출시키도록 제1 내지 제3절연막중 적어도 제2 절연막에 형성된 제1콘택홀과;
    상기 바디콘택영역의 일부분을 노출시키도록 제1 내지 제3절연막중 적어도 제1절연막에 형성된 제2콘택홀과;
    상기 제1콘택홀과 제2콘택홀중 적어도 제2콘택홀을 통해 상기 바디콘택영역과 게이트전극을 연결하기 위한 도전성 배선을 포함하는 것을 특징으로 하는 박막트랜지스터.
  20. 제19항에 있어서, 상기 배선이 게이트전극과 동일면상에 형성되는 경우에는, 상기 게이트전극과 바디콘택영역은 제1절연막에 형성된 제2콘택홀만을 통해 상기 배선에 의해 전기적으로 연결되는 것을 특징으로 하는 박막 트랜지스터.
  21. 제19항에 있어서, 상기 배선이 소오스/드레인 전극과 동일면상에 형성되는 경우에는, 상기 게이트전극과 바디콘택영역은 제2절연막에 형성된 제1콘택홀과 제1 및 제2절연막에 걸쳐 형성된 제2콘택홀을 통해 상기 배선에 의해 전기적으로 연결되는 것을 특징으로 하는 박막 트랜지스터.
  22. 제19항에 있어서, 상기 배선이 화소전극과 동일면상에 형성되는 경우에는, 상기 게이트전극과 바디콘택영역은 제2 및 제2절연막에 걸쳐 형성된 제1콘택홀과 제1 내지 제3절연막에 걸쳐 형성된 제2콘택홀을 통해 상기 배선에 의해 전기적으로 연결되는 것을 특징으로 하는 박막 트랜지스터.
KR10-2003-0072337A 2003-10-16 2003-10-16 게이트-바디콘택 박막 트랜지스터 KR100501706B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2003-0072337A KR100501706B1 (ko) 2003-10-16 2003-10-16 게이트-바디콘택 박막 트랜지스터
JP2004124151A JP2005123565A (ja) 2003-10-16 2004-04-20 ゲート−ボディーコンタクト薄膜トランジスター
US10/959,976 US8704305B2 (en) 2003-10-16 2004-10-08 Thin film transistor
EP04090396A EP1524702A3 (en) 2003-10-16 2004-10-12 Thin film transistor with body contact region
CNB2004101038820A CN100405614C (zh) 2003-10-16 2004-10-18 薄膜晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0072337A KR100501706B1 (ko) 2003-10-16 2003-10-16 게이트-바디콘택 박막 트랜지스터

Publications (2)

Publication Number Publication Date
KR20050036625A true KR20050036625A (ko) 2005-04-20
KR100501706B1 KR100501706B1 (ko) 2005-07-18

Family

ID=34374288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0072337A KR100501706B1 (ko) 2003-10-16 2003-10-16 게이트-바디콘택 박막 트랜지스터

Country Status (5)

Country Link
US (1) US8704305B2 (ko)
EP (1) EP1524702A3 (ko)
JP (1) JP2005123565A (ko)
KR (1) KR100501706B1 (ko)
CN (1) CN100405614C (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796592B1 (ko) * 2005-08-26 2008-01-21 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
US8101952B2 (en) 2008-03-27 2012-01-24 Samsung Mobile Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic lighting emitting diode display device including the same
US8253141B2 (en) 2008-07-14 2012-08-28 Samsung Mobile Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the thin film transistor
US8513669B2 (en) 2007-08-22 2013-08-20 Samsung Display Co., Ltd. Thin film transistor including metal or metal silicide structure in contact with semiconductor layer and organic light emitting diode display device having the thin film transistor
KR20180092009A (ko) * 2017-02-07 2018-08-17 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875432B1 (ko) 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR100889627B1 (ko) 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR100989136B1 (ko) 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101614398B1 (ko) * 2012-08-13 2016-05-02 엘지디스플레이 주식회사 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 유기 발광장치
CN104022076B (zh) * 2014-05-27 2017-01-25 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104112711B (zh) * 2014-07-22 2017-05-03 深圳市华星光电技术有限公司 共平面型氧化物半导体tft基板的制作方法
KR20180045968A (ko) 2016-10-26 2018-05-08 삼성디스플레이 주식회사 표시 장치
US10522686B2 (en) 2017-09-26 2019-12-31 International Business Machines Corporation Vertical thin film transistor

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3577019A (en) 1968-09-24 1971-05-04 Gen Electric Insulated gate field effect transistor used as a voltage-controlled linear resistor
US4035198A (en) * 1976-06-30 1977-07-12 International Business Machines Corporation Method of fabricating field effect transistors having self-registering electrical connections between gate electrodes and metallic interconnection lines, and fabrication of integrated circuits containing the transistors
US4749588A (en) * 1984-09-07 1988-06-07 Nobuhiro Fukuda Process for producing hydrogenated amorphous silicon thin film and a solar cell
JPS62104173A (ja) * 1985-10-31 1987-05-14 Fujitsu Ltd 半導体装置
JP3024620B2 (ja) 1990-04-11 2000-03-21 セイコーエプソン株式会社 液晶パネルの製造方法
JP2903892B2 (ja) * 1992-09-07 1999-06-14 日本電気株式会社 電界効果トランジスタの製造方法
JPH06151859A (ja) * 1992-09-15 1994-05-31 Canon Inc 半導体装置
TW324862B (en) 1996-07-03 1998-01-11 Hitachi Ltd Liquid display apparatus
JPH10173197A (ja) 1996-12-06 1998-06-26 Casio Comput Co Ltd 薄膜トランジスタ及びその製造方法
JPH10229199A (ja) * 1997-02-18 1998-08-25 Hitachi Ltd 半導体素子およびそれを用いた液晶表示装置
JP3441330B2 (ja) 1997-02-28 2003-09-02 株式会社東芝 半導体装置及びその製造方法
US6734925B1 (en) 1998-12-07 2004-05-11 Samsung Electronics Co., Ltd. Multiple testing bars for testing liquid crystal display and method thereof
US6020222A (en) * 1997-12-16 2000-02-01 Advanced Micro Devices, Inc. Silicon oxide insulator (SOI) semiconductor having selectively linked body
JP2001007333A (ja) * 1999-06-21 2001-01-12 Seiko Epson Corp Ｓｏｉ構造のｍｏｓ電界効果トランジスタ及びその製造方法
US6628159B2 (en) * 1999-09-17 2003-09-30 International Business Machines Corporation SOI voltage-tolerant body-coupled pass transistor
KR100343288B1 (ko) 1999-10-25 2002-07-15 윤종용 에스오아이 모스 트랜지스터의 플로팅 바디 효과를제거하기 위한 에스오아이 반도체 집적회로 및 그 제조방법
JP2002033484A (ja) 2000-07-18 2002-01-31 Mitsubishi Electric Corp 半導体装置
JP2002246600A (ja) 2001-02-13 2002-08-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2003174172A (ja) * 2001-09-26 2003-06-20 Seiko Epson Corp 電界効果トランジスタおよびこれを用いた電気光学装置、半導体装置ならびに電子機器
KR100542986B1 (ko) 2003-04-29 2006-01-20 삼성에스디아이 주식회사 박막 트랜지스터, 상기 박막 트랜지스터 제조 방법 및 이를 이용한 표시장치
KR100515357B1 (ko) 2003-08-14 2005-09-15 삼성에스디아이 주식회사 게이트와 바디가 전기적으로 연결된 박막 트랜지스터와 그제조방법
KR100543004B1 (ko) * 2003-09-18 2006-01-20 삼성에스디아이 주식회사 평판표시장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796592B1 (ko) * 2005-08-26 2008-01-21 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
US7834397B2 (en) 2005-08-26 2010-11-16 Samsung Mobile Display Co., Ltd. Thin film transistor, method of fabricating the same, and a display device including the thin film transistor
US8513669B2 (en) 2007-08-22 2013-08-20 Samsung Display Co., Ltd. Thin film transistor including metal or metal silicide structure in contact with semiconductor layer and organic light emitting diode display device having the thin film transistor
US8101952B2 (en) 2008-03-27 2012-01-24 Samsung Mobile Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic lighting emitting diode display device including the same
US8253141B2 (en) 2008-07-14 2012-08-28 Samsung Mobile Display Co., Ltd. Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the thin film transistor
KR20180092009A (ko) * 2017-02-07 2018-08-17 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
EP1524702A2 (en) 2005-04-20
KR100501706B1 (ko) 2005-07-18
US8704305B2 (en) 2014-04-22
EP1524702A3 (en) 2006-03-01
CN1638147A (zh) 2005-07-13
CN100405614C (zh) 2008-07-23
US20050082530A1 (en) 2005-04-21
JP2005123565A (ja) 2005-05-12

Similar Documents

Publication Publication Date Title
JP4037117B2 (ja) 表示装置
US6927464B2 (en) Flat panel display device
US5811836A (en) Thin film transistor having protective layer for pixel electrode
JP4850057B2 (ja) 液晶表示装置及びその製造方法
KR100501706B1 (ko) 게이트-바디콘택 박막 트랜지스터
KR100831881B1 (ko) 박막 반도체 장치
JPWO2002095834A1 (ja) 薄膜トランジスタ及びアクティブマトリクス型表示装置及びそれらの製造方法
KR20000010123A (ko) 박막트랜지스터 및 그 제조 방법
KR20140074479A (ko) 표시 기판의 제조 방법
US6589826B2 (en) Thin film transistor and a method of forming the same
KR100542986B1 (ko) 박막 트랜지스터, 상기 박막 트랜지스터 제조 방법 및 이를 이용한 표시장치
KR100307457B1 (ko) 박막 트랜지스터의 제조 방법
US20030155615A1 (en) Structure of a semiconductor integrated circuit and method of manufacturing the same
KR100552296B1 (ko) 다결정규소박막트랜지스터기판의제조방법
JP4441299B2 (ja) 表示装置の製造方法
KR19990065239A (ko) 박막트랜지스터 및 이의 제조방법
KR100482162B1 (ko) 구동회로부 일체형 액정표시장치용 박막트랜지스터의제조방법
KR100612987B1 (ko) 박막 트랜지스터 액정 표시 장치의 제조 방법
KR100552294B1 (ko) 액정 표시 장치의 제조 방법
KR100580391B1 (ko) 다결정 규소 박막 트랜지스터 및 이를 포함하는 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JPH09232582A (ja) 薄膜トランジスタの製造方法
KR100313954B1 (ko) 고전압 소자 제조방법
JP2904188B2 (ja) 薄膜トランジスタの製造方法
KR20030029699A (ko) 박막트랜지스터 및 그 제조방법
KR970054507A (ko) 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 15