CN1870216A - 薄膜晶体管阵列衬底及其金属层的制作方法 - Google Patents
薄膜晶体管阵列衬底及其金属层的制作方法 Download PDFInfo
- Publication number
- CN1870216A CN1870216A CN 200510072839 CN200510072839A CN1870216A CN 1870216 A CN1870216 A CN 1870216A CN 200510072839 CN200510072839 CN 200510072839 CN 200510072839 A CN200510072839 A CN 200510072839A CN 1870216 A CN1870216 A CN 1870216A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- film transistor
- thin film
- transistor array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 171
- 239000002184 metal Substances 0.000 title claims abstract description 95
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 95
- 239000010409 thin film Substances 0.000 title claims description 89
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 238000000034 method Methods 0.000 claims abstract description 137
- 238000007747 plating Methods 0.000 claims abstract description 86
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 238000009413 insulation Methods 0.000 claims abstract description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims description 55
- 239000012774 insulation material Substances 0.000 claims description 54
- 238000000059 patterning Methods 0.000 claims description 54
- 239000004020 conductor Substances 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 32
- 238000005229 chemical vapour deposition Methods 0.000 claims description 27
- 238000000151 deposition Methods 0.000 claims description 19
- 230000008021 deposition Effects 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 239000007769 metal material Substances 0.000 claims description 15
- 238000001259 photo etching Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- 238000009713 electroplating Methods 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000005234 chemical deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
一种薄膜晶体管阵列衬底及其金属层的制作方法,包括:首先提供一个衬底,并以电镀方式在衬底上形成图案化的第一金属层;之后在衬底上形成一个栅绝缘层,且栅绝缘层会将第一金属层覆盖住;然后在第一金属层上方的栅绝缘层上形成一个半导体层;且在半导体层上形成图案化的第二金属层。其中,第一金属层、第二金属层与半导体层在衬底上构成多个薄膜晶体管以及耦接至那些薄膜晶体管的多条扫描布线与多条数据布线。
Description
技术领域
本发明关于一种薄膜晶体管阵列(Thin Film Transistor Array,TFT Array)衬底及其金属层的制作方法,且特别关于一种利用电镀法(Plating)制作薄膜晶体管阵列衬底及其金属层的方法。
现有技术
阴极射线管(Cathode Ray Tube,CRT)因具有优异的显示品质与其经济性,一直独占近年来的显示器市场。然而,对于个人在桌上操作多数终端机/显示器装置的环境,或是以环保以及节省能源的观点来考虑,阴极射线管对于空间的利用性以及能源的消耗仍存在许多问题。因此,具有高画质、空间利用效率佳、低功耗、无辐射等优越特性的薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay,TFT LCD)已逐渐成为市场的主流。
常规的薄膜晶体管液晶显示器多以铝作为薄膜晶体管阵列衬底的金属线路材料。然而,在现今薄膜晶体管液晶显示器大尺寸化的市场趋势下,势必需要增加薄膜晶体管液晶显示器内部的金属线路长度。其中伴随而来的,便是金属线路的阻抗增加,使得薄膜晶体管液晶显示器内的信号延迟,进而引起薄膜晶体管液晶显示器的显示影像不佳等问题。
发明内容
有鉴于此,本发明的目的就在于提供一种利用电镀法制作薄膜晶体管阵列衬底的方法,以改善大尺寸薄膜晶体管液晶显示器中信号延迟的现象。
本发明的再一个目的是提供一种利用电镀法以形成薄膜晶体管阵列衬底内的金属层的方法,使薄膜晶体管阵列衬底内的金属层的材料具有多样选择性。
基于上述或其他目的,本发明提出一种薄膜晶体管阵列衬底的制作方法,其步骤如下:首先提供一个衬底,并以电镀方式在衬底上形成图案化的第一金属层;之后在衬底上形成一个栅绝缘层,且栅绝缘层会将第一金属层覆盖住;然后在第一金属层上方的栅绝缘层上形成一个半导体层;且在半导体层上形成图案化的第二金属层。其中,第一金属层、第二金属层与半导体层在衬底上构成多个薄膜晶体管以及耦接至薄膜晶体管的多条扫描布线与多条数据布线。
在本发明的一个优选实施例中,在衬底上形成图案化的第一金属层的方法例如包括下列步骤:首先,在衬底上利用例如物理气相沉积法或化学气相沉积法以形成一个第一导电材料层,并且对第一导电材料层进行一个图案化的步骤,以形成图案化的一个第一电镀种子层。而此对第一导电材料层进行图案化的步骤例如是对第一导电材料层进行光刻工艺与蚀刻工艺。然后,再以第一电镀种子层为电极,电镀形成第一金属层。
此外,在衬底上形成图案化的第一电镀种子层之后,且电镀形成第一金属层之前,可利用例如化学气相沉积法先在衬底上全面性地形成一个绝缘材料层。然后,对绝缘材料层进行图案化。此图案化的步骤例如是先在绝缘材料层上形成一个光刻胶层,然后再以第一电镀种子层为掩膜,由衬底的另一侧对光刻胶层进行背向曝光。之后,对光刻胶层进行显影,并以光刻胶层为掩膜,对绝缘材料层进行蚀刻之后,再移除光刻胶层,使绝缘材料层暴露出第一电镀种子层。
在本发明的一个优选实施例中,在衬底上形成图案化的第一电镀种子层的方法例如包括下列步骤:首先利用例如化学气相沉积法在衬底上形成一个绝缘材料层;然后在绝缘材料层上形成图案化的光刻胶层;再以光刻胶层为掩膜,经过曝光及显影的步骤之后,再蚀刻绝缘材料层,以使绝缘材料层暴露出部分的衬底;然后利用例如物理气相沉积法在衬底上全面性地形成一个第一导电材料层;最后,利用例如光刻胶剥离法(Lift Off)移除光刻胶层与位于光刻胶层上的第一导电材料层,以形成第一电镀种子层。
在本发明的一个优选实施例中,在衬底上形成第一金属层的方法包括下列步骤:首先,利用例如物理气相沉积法或化学气相沉积法在衬底上全面性地形成一个第一电镀种子层。然后,以第一电镀种子层为电极,电镀形成一个第一金属材料层。之后,在第一金属材料层上利用例如化学气相沉积法形成一个掩膜层,并且对掩膜层进行光刻工艺与蚀刻工艺,以图案化掩膜层。最后,借助掩膜层对第一金属材料层与第一电镀种子层进行蚀刻,以形成第一金属层。此外,掩膜层的材料例如是氮化硅或氧化硅。
在本发明的一个优选实施例中,形成半导体层的方法例如是先在栅绝缘层上形成通道层,然后在通道层上形成欧姆接触层。此外,第一金属层的材料例如是铜。
在本发明的一个优选实施例中,其中在半导体层上形成图案化的第二金属层的方法包括:首先利用例如物理气相沉积法或化学气相沉积法在半导体层上形成一层第二导电材料层,然后对第二导电材料层进行光刻工艺与蚀刻工艺将第二导电材料层图案化,以形成第二电镀种子层。之后,以第二电镀种子层为电极,电镀形成第二金属层。在一个实施例中,第二金属层的材料例如是铜。
本发明还提出一种形成薄膜晶体管阵列衬底内的金属层的方法,其包括下列步骤:首先提供一个衬底;然后在衬底上形成一个电镀种子层;之后以电镀种子层为电极,电镀形成金属层。
在本发明的一个优选实施例中,在衬底上形成电镀种子层的方法例如是先在衬底上形成导电材料层;然后图案化导电材料层,以形成电镀种子层。而在衬底上形成电镀种子层之后,并且在电镀形成金属层之前,例如更包括利用物理气相沉积法或化学气相沉积法在衬底上全面性地形成一个绝缘材料层,并且图案化绝缘材料层,以使绝缘材料层暴露出电镀种子层。
此外,图案化绝缘材料层的方法例如包括下列步骤:首先在绝缘材料层上形成一个光刻胶层;然后以电镀种子层为掩膜,由衬底的另一侧对光刻胶层进行背向曝光;之后对光刻胶层进行显影;然后以光刻胶层为掩膜,对绝缘材料层进行蚀刻,并移除光刻胶层。
在本发明的一个优选实施例中,在衬底上形成电镀种子层的方法包括:首先利用例如化学气相沉积法在衬底上形成一个绝缘材料层;然后在绝缘材料层上形成图案化的光刻胶层;之后以光刻胶层为掩膜,蚀刻绝缘材料层,以使绝缘材料层暴露出部分的衬底;然后利用例如物理气相沉积法在衬底上全面性地形成第一导电材料层;以及利用例如光刻胶剥离法移除光刻胶层与位于光刻胶层上的第一导电材料层,以形成第一电镀种子层。
在本发明的一个优选实施例中,在衬底上全面性地形成电镀种子层,且在电镀形成金属层之后,更包括对金属层及电镀种子层进行光刻工艺与蚀刻工艺。此外,形成电镀种子层的方法例如是物理气相沉积法或化学气相沉积法。
在本发明的一个优选实施例中,金属层的材料例如是铜。
基于上述,本发明是将电镀法应用于薄膜晶体管阵列衬底及其金属层的工艺中。与常规技术不同的是,使用电镀法以制作薄膜晶体管阵列衬底,增加了薄膜晶体管阵列衬底内金属层的材料选择性。因此,在制作薄膜晶体管阵列衬底时,可以选用例如铜或其他阻抗较低的金属材料,以提升薄膜晶体管阵列衬底上的薄膜晶体管、扫瞄布线及数据布线的电性,进而改善大尺寸液晶显示器内信号延迟的现象,并且提升液晶显示器的影像品质。
为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举出优选实施例,并结合附图详细说明如下。
附图说明
图1示出了本发明优选实施例形成薄膜晶体管阵列衬底的流程图;
图2A~2H依序示出了本发明第一实施例的一种制作薄膜晶体管阵列衬底的示意图;
图3A~3G依序示出了本发明第二实施例的一种制作薄膜晶体管阵列衬底的示意图;
图4A~4G依序示出了本发明第三实施例的一种制作薄膜晶体管阵列衬底的示意图;
图5A~5G分别示出了本发明第四实施例的一种制作薄膜晶体管阵列衬底的示意图。
实施方式
图1示出了本发明的优选实施例形成薄膜晶体管阵列衬底的流程图。请参考图1,本发明制作薄膜晶体管阵列衬底的方法主要包括下列步骤:首先提供一个衬底,如步骤S100,此衬底例如是一个透明衬底。而由于使用电镀法需要在欲镀物上形成电极,才可以进行电镀,因此需要利用物理气相沉积法(如溅镀法)或化学气相沉积法在衬底上沉积一层金属以形成电镀种子层,如步骤S110。之后,再以电镀种子层为电极,并且使用电镀法在衬底上形成第一金属层,如步骤S120。然后,在衬底上利用化学气相沉积法形成覆盖第一金属层的栅绝缘层,如步骤S130。之后,在第一金属层上方的栅绝缘层上形成一个半导体层,如步骤S140。最后,在半导体层上形成第二金属层,如步骤S150。
为了更详细说明本发明的特征,以下将就多个不同实施例对本发明的制作薄膜晶体管阵列衬底的方法加以详细说明。
第一实施例
图2A~2G依序示出了本发明第一实施例的一种制作薄膜晶体管阵列衬底的示意图。首先如图2A所示,提供一个衬底100,此衬底100例如是一个透明衬底。接下来如图2B所示,在衬底上形成一个电镀种子层114。然后,如图2C所示,对电镀种子层114进行光刻工艺与蚀刻工艺以将电镀种子层114图案化。之后,如图2D所示,利用图案化的电镀种子层114为电极,以电镀的方式在衬底100上形成一个图案化的金属层110。其中,金属层110的材料例如是铜。而且,如图2E所示,利用例如化学气相沉积法在衬底100上形成一个栅绝缘层120,此栅绝缘层120的材料例如是氮化硅(silicon nitride)或氧化硅(silicon oxide),且栅绝缘层120会将金属层110覆盖住。然后,如图2F所示,在图案化金属层110上方的栅绝缘层120上先形成一个通道层132,然后在通道层132上形成一个欧姆接触层134,其中通道层132与欧姆接触层134构成一个半导体层130。此外,通道层132的材料例如是非晶硅(amorphous silicon),而欧姆接触层134的材料例如是n+掺杂非晶硅。而在本发明另一个优选实施例中,通道层132的材料也可以例如是多晶硅。然后,如图2G所示,在半导体层130上先形成一个图案化的电镀种子层142。然后如图2H所示,在电镀种子层142上利用电镀法形成金属层140。
经由上述制作步骤后,在衬底100上所形成的金属层110、140与半导体层130可在衬底100上构成多个薄膜晶体管、多条扫描布线与多条数据布线,以形成一个薄膜晶体管阵列衬底。
第二实施例
图3A~3G依序示出了本发明第二实施例的一种制作薄膜晶体管阵列衬底的示意图。首先如图3A所示,利用例如物理沉积法或化学沉积法在衬底100上全面性地形成一个导电材料层112。然后如图3B所示,先对导电材料层112进行光刻工艺与蚀刻工艺,使导电材料层112图案化,且图案化之后的导电材料层112即为电镀种子层114。之后利用例如化学气相沉积法在衬底100上沉积一层绝缘材料层116,此绝缘层材料例如是氧化硅或氮化硅,并且在绝缘材料层116上涂布一层光刻胶层118,然后以电镀种子层114为掩膜,从衬底100的另一侧对光刻胶层118进行背向曝光。然后如图3C所示,对光刻胶层118进行显影,并且以光刻胶层118为掩膜,对绝缘材料层116进行蚀刻工艺,以暴露出电镀种子层114。之后如图3D所示,移除光刻胶层118,并且在电镀种子层114上利用电镀法沉积金属以形成金属层110。
值得注意的是,本实施例与第一实施例不同之处在于形成电镀种子层114之后,本实施例先在衬底100上形成绝缘材料层116,且绝缘材料层116会覆盖电镀种子层114。之后,对绝缘材料层116进行光刻工艺与蚀刻工艺,使电镀种子层114暴露出来,并使用电镀法以形成金属层110。而在第一实施例中,则是直接利用图案化的导电材料层112作为电镀种子层114,并使用电镀法在电镀种子层114上形成金属层110,并未在衬底100上沉积绝缘材料层116。
接下来,如图3E所示,利用例如化学气相沉积法在衬底100上形成一个栅绝缘层120,此栅绝缘层120的材料例如是氮化硅或氧化硅,且栅绝缘层120会将金属层110以及绝缘材料层116覆盖住。然后,如图3F所示,在图案化金属层110上方的栅绝缘层120上先形成一个通道层132,然后在通道层132上形成一个欧姆接触层134,其中通道层132与欧姆接触层134构成一个半导体层130。此外,通道层132的材料例如是非晶硅,而欧姆接触层134的材料例如是n+掺杂非晶硅。而在本发明另一个优选实施例中,通道层132的材料也可以例如是多晶硅。之后,如图3G所示,在半导体层130的上方先形成一层图案化的电镀种子层142,然后借助电镀种子层142以电镀法形成图案化的金属层140。
经由上述制作步骤后,在衬底100上所形成的金属层110、140与半导体层130可在衬底100上构成多个薄膜晶体管、多条扫描布线与多条数据布线,以形成一个薄膜晶体管阵列衬底。
第三实施例
图4A~4G依序示出了本发明第三实施例的一种制作薄膜晶体管阵列衬底的示意图。首先如图4A所示,先在衬底100上利用例如化学气相沉积法形成绝缘材料层116,然后在绝缘材料层116上先涂布一个光刻胶层118,并利用光刻工艺与蚀刻工艺以将光刻胶层118图案化。然后如图4B所示,以光刻胶层118为掩膜,对绝缘材料层116进行蚀刻工艺,并使绝缘材料层116暴露出部分的衬底100。之后如图4C所示,利用例如物理气相沉积法在衬底100上全面性地形成导电材料层112,并且利用例如光刻胶剥离法以将光刻胶层118以及位于光刻胶层118上方的导电材料层112移除,而未被移除的导电材料层112即为电镀种子层114。然后如图4D所示,在电镀种子层114上利用电镀法沉积金属层110。
接下来,如图4E所示,利用例如化学气相沉积法在衬底100上形成一个栅绝缘层120,此栅绝缘层120的材料例如是氮化硅或氧化硅,且栅绝缘层120会将金属层110以及绝缘材料层116覆盖住。然后,如图4F所示,在图案化金属层110上方的栅绝缘层120上先形成一个通道层132,然后在通道层132上形成一个欧姆接触层134,其中通道层132与欧姆接触层134构成一个半导体层130。此外,通道层132的材料例如是非晶硅,而欧姆接触层134的材料例如是n+掺杂非晶硅。而在本发明另一个优选实施例中,通道层132的材料也可以例如是多晶硅。之后,如图4G所示,在半导体层130的上方先形成一层图案化的电镀种子层142,然后借助电镀种子层142以电镀法形成图案化的金属层140。
经由上述制作步骤后,在衬底100上所形成的金属层110、140与半导体层130可在衬底100上构成多个薄膜晶体管、多条扫描布线与多条数据布线,以形成一个薄膜晶体管阵列衬底。
第四实施例
图5A~5G分别示出了本发明第四实施例的一种制作薄膜晶体管阵列衬底的示意图。首先如图5A所示,利用例如物理气相沉积法或化学气相沉积法在衬底100上全面性地形成电镀种子层114,并且以电镀种子层114为电极,电镀形成金属材料层212。然后,如图5B所示,利用化学沉积法在金属材料层212上形成一个掩膜层119,此掩膜层119的材料例如是氮化硅或氧化硅,并且对掩膜层119进行光刻工艺与蚀刻工艺,以将掩膜层119图案化。之后,如图5C所示,借助掩膜层119对金属材料层212以及电镀种子层114进行蚀刻工艺,并且移除掩膜层119。最后,如图5D所示,所遗留下来的金属材料层212以及电镀种子层114即构成金属层110。
接下来,如图5E所示,利用例如化学气相沉积法在衬底100上形成一个栅绝缘层120,此栅绝缘层120的材料例如是氮化硅或氧化硅,且栅绝缘层120会将金属层110覆盖住。然后,如图5F所示,在图案化金属层110上方的栅绝缘层120上先形成一个通道层132,然后在通道层132上形成一个欧姆接触层134,其中通道层132与欧姆接触层134构成一个半导体层130。此外,通道层132的材料例如是非晶硅,而欧姆接触层134的材料例如是n+掺杂非晶硅。而在本发明另一个优选实施例中,通道层132的材料也可以例如是多晶硅。之后,如图5G所示,在半导体层130的上方先形成一层图案化的电镀种子层142,然后借助电镀种子层142以电镀法形成图案化的金属层140。
经由上述制作步骤后,在衬底100上所形成的金属层110、140与半导体层130可在衬底100上构成多个薄膜晶体管、多条扫描布线与多条数据布线,以形成一个薄膜晶体管阵列衬底。
综上所述,本发明是将电镀法应用于制作薄膜晶体管阵列衬底及其金属层的工艺中。电镀法除了具有沉积金属的速度较快,且成本较为低廉的优点之外,与常规技术不同的是,使用电镀法制作薄膜晶体管阵列衬底,增加了薄膜晶体管阵列衬底内金属层的材料选择性。因此,在制作薄膜晶体管阵列衬底时,可以选用例如铜或其他阻抗较低的金属材料,以提升薄膜晶体管阵列衬底内的薄膜晶体管、扫描布线及数据布线的电性,进而改善大尺寸液晶显示器内信号延迟的现象,并且提升其影像品质。
虽然本发明已以优选实施例如上所述进行了公开,但是其并非用来限定本发明,任何本领域的技术人员,在不脱离本发明的精神和范围内,应该可以作出各种变化和修改,因此本发明的保护范围当以后附权利要求书所限定的范围为准。
Claims (34)
1、一种薄膜晶体管阵列衬底的制作方法,包括:
提供一个衬底;
以电镀方式,在该衬底上形成图案化的一个第一金属层;
在该衬底上形成一个栅绝缘层,且该栅绝缘层覆盖该第一金属层;
在该第一金属层上方的该栅绝缘层上形成一个半导体层;以及
在该半导体层上形成图案化的一个第二金属层,其中该第一金属层、该第二金属层与该半导体层在该衬底上构成多个薄膜晶体管以及耦接至该些薄膜晶体管的多条扫描布线与多条数据布线。
2、如权利要求1所述的薄膜晶体管阵列衬底的制作方法,其中在该衬底上形成图案化的该第一金属层的方法包括:
在该衬底上形成图案化的一个第一电镀种子层;以及
以该第一电镀种子层为电极,电镀形成该第一金属层。
3、如权利要求2所述的薄膜晶体管阵列衬底的制作方法,其中在该衬底上形成图案化的该第一电镀种子层的方法包括:
在该衬底上形成一个第一导电材料层;以及
图案化该第一导电材料层,以形成该第一电镀种子层。
4、如权利要求3所述的薄膜晶体管阵列衬底的制作方法,其中在该衬底上形成该第一导电材料层的方法包括物理气相沉积法或化学气相沉积法。
5、如权利要求2所述的薄膜晶体管阵列衬底的制作方法,其中在该衬底上形成图案化的一个第一电镀种子层之后,并且在电镀形成该第一金属层之前,更包括:
在该衬底上全面性地形成一个绝缘材料层;以及
图案化该绝缘材料层,以使该绝缘材料层暴露该第一电镀种子层。
6、如权利要求5所述的薄膜晶体管阵列衬底的制作方法,其中图案化该绝缘材料层的方法包括:
在该绝缘材料层上形成一个光刻胶层;
以该第一电镀种子层为掩膜,由该衬底的另一侧对该光刻胶层进行背向曝光;
对该光刻胶层进行显影;
以该光刻胶层为掩膜,对该绝缘材料层进行蚀刻;以及
移除该光刻胶层。
7、如权利要求5所述的薄膜晶体管阵列衬底的制作方法,其中在该衬底上全面性地形成该绝缘材料层的方法包括化学气相沉积法。
8、如权利要求2所述的薄膜晶体管阵列衬底的制作方法,其中在该衬底上形成图案化的该第一电镀种子层的方法包括:
在该衬底上形成一个绝缘材料层;
在该绝缘材料层上形成图案化的一个光刻胶层;
以该光刻胶层为掩膜,蚀刻该绝缘材料层,以使该绝缘材料层暴露出部分的该衬底;
在该衬底上全面性地形成一个第一导电材料层;以及
移除该光刻胶层与位于该光刻胶层上的该第一导电材料层,以形成该第一电镀种子层。
9、如权利要求8所述的薄膜晶体管阵列衬底的制作方法,其中在该衬底上形成该绝缘材料层的方法包括化学气相沉积法。
10、如权利要求8所述的薄膜晶体管阵列衬底的制作方法,其中在该衬底上全面性地形成该第一导电材料层的方法包括物理气相沉积法。
11、如权利要求8所述的薄膜晶体管阵列衬底的制作方法,其中移除该光刻胶层与位于该光刻胶层上的该第一导电材料层的方法包括光刻胶剥离法。
12、如权利要求1所述的薄膜晶体管阵列衬底的制作方法,其中在该衬底上形成该第一金属层的方法包括:
在该衬底上全面性地形成一个第一电镀种子层;
以该第一电镀种子层为电极,电镀形成一个第一金属材料层;
在该第一金属材料层上形成图案化的一个掩膜层;以及
借助该掩膜层对该第一金属材料层与该第一电镀种子层进行蚀刻,以形成该第一金属层。
13、如权利要求12所述的薄膜晶体管阵列衬底的制作方法,其中在该衬底上形成该第一电镀种子层的方法包括物理气相沉积法或化学气相沉积法。
14、如权利要求12所述的薄膜晶体管阵列衬底的制作方法,其中在该第一金属材料层上形成图案化的该掩膜层的方法包括:
在该金属材料层上形成该掩膜层;以及
对该掩膜层进行光刻工艺与蚀刻工艺,以图案化该掩膜层。
15、如权利要求14所述的薄膜晶体管阵列衬底的制作方法,其中在该金属材料层上形成该掩膜层的方法包括化学气相沉积法。
16、如权利要求12所述的薄膜晶体管阵列衬底的制作方法,其中该掩膜层的材料包括氮化硅及氧化硅。
17、如权利要求1所述的薄膜晶体管阵列衬底的制作方法,其中在该半导体层上形成图案化的该第二金属层的方法包括:
在该半导体层上形成图案化的一个第二电镀种子层;以及
以该第二电镀种子层为电极,电镀形成该第二金属层。
18、如权利要求17所述的薄膜晶体管阵列衬底的制作方法,其中在该半导体层上形成图案化的该第二电镀种子层的方法包括:
在该半导体层上形成一个第二导电材料层;以及
图案化该第二导电材料层,以形成该第二电镀种子层。
19、如权利要求18所述的薄膜晶体管阵列衬底的制作方法,其中在该半导体层上形成该第二导电材料层的方法包括物理气相沉积法或化学气相沉积法。
20、如权利要求17所述的薄膜晶体管阵列衬底的制作方法,其中该第二金属层的材料包括铜。
21、如权利要求1所述的薄膜晶体管阵列衬底的制作方法,其中形成该半导体层的方法包括:
形成一个通道层;以及
在该通道层上形成一个欧姆接触层。
22、如权利要求1所述的薄膜晶体管阵列衬底的制作方法,其中该第一金属层的材料包括铜。
23、一种形成薄膜晶体管阵列衬底内的金属层的方法,包括:
提供一个衬底;
在该衬底上形成一个电镀种子层;以及
以该电镀种子层为电极,电镀形成金属层。
24、如权利要求23所述的形成薄膜晶体管阵列衬底内的金属层的方法,其中在该衬底上形成该电镀种子层的方法包括:
在该衬底上形成一个导电材料层;以及
图案化该导电材料层,以形成该电镀种子层。
25、如权利要求24所述的形成薄膜晶体管阵列衬底内的金属层的方法,其中在该衬底上形成该电镀种子层之后,并且在电镀形成该金属层之前,更包括:
在该衬底上全面性地形成一个绝缘材料层;以及
图案化该绝缘材料层,以使该绝缘材料层暴露该电镀种子层。
26、如权利要求25所述的形成薄膜晶体管阵列衬底内的金属层的方法,其中图案化该绝缘材料层的方法包括:
在该绝缘材料层上形成一个光刻胶层;
以该电镀种子层为掩膜,由该衬底的另一侧对该光刻胶层进行背向曝光;
对该光刻胶层进行显影;
以该光刻胶层为掩膜,对该绝缘材料层进行蚀刻;以及
移除该光刻胶层。
27、如权利要求24所述的形成薄膜晶体管阵列衬底内的金属层的方法,其中在该衬底上形成该导电材料层的方法包括物理气相沉积法或化学气相沉积法。
28、如权利要求23所述的形成薄膜晶体管阵列衬底内的金属层的方法,在该衬底上形成该电镀种子层的方法包括:
在该衬底上形成一绝缘材料层;
在该绝缘材料层上形成图案化的一个光刻胶层;
以该光刻胶层为掩膜,蚀刻该绝缘材料层,以使该绝缘材料层暴露出部分的该衬底;
在该衬底上全面性地形成一个第一导电材料层;以及
移除该光刻胶层与位于该光刻胶层上的该第一导电材料层,以形成该第一电镀种子层。
29、如权利要求28所述的薄膜晶体管阵列衬底的制作方法,其中在该衬底上形成该绝缘材料层的方法包括化学气相沉积法。
30、如权利要求28所述的薄膜晶体管阵列衬底的制作方法,其中形成该第一导电材料层的方法包括物理气相沉积法。
31、如权利要求28所述的薄膜晶体管阵列衬底的制作方法,其中移除该光刻胶层与位于该光刻胶层上的该第一导电材料层的方法包括光刻胶剥离法。
32、如权利要求23所述的形成薄膜晶体管阵列衬底内的金属层的方法,在该衬底上全面性地形成该电镀种子层,且在电镀形成该金属层之后,更包括对该金属层及该电镀种子层进行光刻工艺与蚀刻工艺。
33、如权利要求32所述的形成薄膜晶体管阵列衬底内的金属层的方法,其中形成该电镀种子层的方法包括物理气相沉积法或化学气相沉积法。
34、如权利要求23所述的形成薄膜晶体管阵列衬底内的金属层的方法,其中该金属层的材料包括铜。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100728397A CN100401466C (zh) | 2005-05-23 | 2005-05-23 | 薄膜晶体管阵列衬底及其金属层的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100728397A CN100401466C (zh) | 2005-05-23 | 2005-05-23 | 薄膜晶体管阵列衬底及其金属层的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1870216A true CN1870216A (zh) | 2006-11-29 |
CN100401466C CN100401466C (zh) | 2008-07-09 |
Family
ID=37443830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100728397A Expired - Fee Related CN100401466C (zh) | 2005-05-23 | 2005-05-23 | 薄膜晶体管阵列衬底及其金属层的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100401466C (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105428245A (zh) * | 2016-01-26 | 2016-03-23 | 京东方科技集团股份有限公司 | 像素结构及其制备方法、阵列基板和显示装置 |
CN108899756A (zh) * | 2018-06-06 | 2018-11-27 | 青岛海信宽带多媒体技术有限公司 | 金属电极的沉积方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100313125B1 (ko) * | 1999-12-08 | 2001-11-07 | 김순택 | 박막 트랜지스터의 제조 방법 |
KR100400765B1 (ko) * | 2000-11-13 | 2003-10-08 | 엘지.필립스 엘시디 주식회사 | 박막 형성방법 및 이를 적용한 액정표시소자의 제조방법 |
TW200406829A (en) * | 2002-09-17 | 2004-05-01 | Adv Lcd Tech Dev Ct Co Ltd | Interconnect, interconnect forming method, thin film transistor, and display device |
US6887776B2 (en) * | 2003-04-11 | 2005-05-03 | Applied Materials, Inc. | Methods to form metal lines using selective electrochemical deposition |
CN1264393C (zh) * | 2003-09-29 | 2006-07-12 | 威盛电子股份有限公司 | 选择性电镀法 |
-
2005
- 2005-05-23 CN CNB2005100728397A patent/CN100401466C/zh not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105428245A (zh) * | 2016-01-26 | 2016-03-23 | 京东方科技集团股份有限公司 | 像素结构及其制备方法、阵列基板和显示装置 |
WO2017128765A1 (zh) * | 2016-01-26 | 2017-08-03 | 京东方科技集团股份有限公司 | 像素结构及其制备方法、阵列基板和显示装置 |
CN105428245B (zh) * | 2016-01-26 | 2019-03-01 | 京东方科技集团股份有限公司 | 像素结构及其制备方法、阵列基板和显示装置 |
US10509286B2 (en) | 2016-01-26 | 2019-12-17 | Boe Technology Group Co., Ltd. | Pixel structure and manufacturing method thereof, array substrate and display apparatus |
CN108899756A (zh) * | 2018-06-06 | 2018-11-27 | 青岛海信宽带多媒体技术有限公司 | 金属电极的沉积方法 |
CN108899756B (zh) * | 2018-06-06 | 2020-04-28 | 青岛海信宽带多媒体技术有限公司 | 金属电极的沉积方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100401466C (zh) | 2008-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100466182C (zh) | 金属导线、电极及薄膜晶体管阵列基板的制造方法 | |
US9236405B2 (en) | Array substrate, manufacturing method and the display device thereof | |
CN101034262A (zh) | 一种薄膜晶体管液晶显示器的阵列基板的制作方法 | |
US11398505B2 (en) | Display substrate and manufacturing method thereof, display panel, and display device | |
CN102446925B (zh) | 阵列基板、液晶显示器及阵列基板的制造方法 | |
CN102709234B (zh) | 薄膜晶体管阵列基板及其制造方法和电子器件 | |
CN103227148B (zh) | 一种阵列基板制备方法及阵列基板和显示装置 | |
CN1577025A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
CN1767175A (zh) | 薄膜晶体管阵列面板的制造方法 | |
CN115995470A (zh) | 显示基板及其制造方法、显示装置 | |
CN1332479A (zh) | 有源矩阵基片、显示装置及制造有源矩阵基片的方法 | |
WO2016169355A1 (zh) | 阵列基板及其制备方法、显示面板、显示装置 | |
CN101840117B (zh) | Tft-lcd阵列基板及其制造方法 | |
CN101359634A (zh) | 薄膜晶体管阵列基板制造方法 | |
CN103515375B (zh) | 阵列基板及其制造方法、以及显示装置 | |
CN102263060B (zh) | 阵列基板及其制造方法、液晶显示器 | |
CN1822352A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
CN101236932A (zh) | 薄膜晶体管阵列基板的制造方法 | |
CN102456620B (zh) | 阵列基板及其制造方法 | |
CN101908478B (zh) | 铜电极结构的制造方法及其应用 | |
CN100429765C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
CN1815321A (zh) | 液晶显示装置用下基板的制造方法 | |
CN1870216A (zh) | 薄膜晶体管阵列衬底及其金属层的制作方法 | |
CN109037241B (zh) | Ltps阵列基板及其制造方法、显示面板 | |
US7585712B2 (en) | Methods of fabricating thin film transistor array substrate and forming metal layer of thin film transistor array substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
ASS | Succession or assignment of patent right |
Owner name: YOUDA PHOTOELECTRIC CO., LTD. Free format text: FORMER OWNER: GUANGHUI ELECTRONIC CO., LTD. Effective date: 20080215 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20080215 Address after: Hsinchu, Taiwan, China Applicant after: AU OPTRONICS Corp. Address before: Taoyuan County of Taiwan Province Applicant before: QUANTA DISPLAY INCORPORATION |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080709 |
|
CF01 | Termination of patent right due to non-payment of annual fee |