JPH04302474A - 薄膜トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は薄膜トランジスタに関す
るものである。

【０００２】

【従来の技術】薄膜トランジスタには、スタガー型、逆
スタガー型、コプラナー型、逆コプラナー型のものがあ
る。

【０００３】図３は従来の薄膜トランジスタの断面図で
あり、ここでは逆スタガー型の薄膜トランジスタを示し
ている。

【０００４】この薄膜トランジスタは、ガラス等からな
る絶縁性基板１上に形成されたゲート電極２と、このゲ
ート電極２を覆うゲート絶縁膜３と、このゲート絶縁膜
３の上にゲート電極２と対向させて形成されたｉ型半導
体層４と、このｉ型半導体層４の両側部の上にｎ型半導
体層５を介して形成されたソース電極６ｓおよびドレイ
ン電極６ｄとからなっている。

【０００５】なお、７はｉ型半導体層４のチャンネル領
域の上に形成されたブロッキング絶縁膜であり、このブ
ロッキング絶縁膜７は、ｎ型半導体層５をチャンネル領
域において切り離すエッチング時にｉ型半導体層４の表
面がエッチングされるのを防ぐために設けられている。

【０００６】この薄膜トランジスタは、基板１上に金属
膜を成膜し、この金属膜をフォトリソグラフィ法により
パターニングしてゲート電極２を形成する工程と、この
ゲート電極２を形成した基板１上にゲート絶縁膜３とｉ
型半導体層４とブロッキング絶縁膜５とを順次成膜し、
前記ブロッキング絶縁膜５とｉ型半導体層４とをそれぞ
れフォトリソグラフィ法によりパターニングする工程と
、この後、上記基板１上にｎ型半導体層５とソース，ド
レイン電極用金属膜を順次成膜し、この金属膜をフォト
リソグラフィ法によりパターニングしてソース，ドレイ
ン電極６ｓ，６ｄを形成するとともに、上記ｎ型半導体
層５をソース，ドレイン電極６ｓ，６ｄの下の部分を残
してエッチング除去する工程とによって製造されている
。

【０００７】

【発明が解決しようとする課題】しかしながら、上記従
来の薄膜トランジスタは、その下部電極であるゲート電
極２が、基板１上に成膜した金属膜をフォトリソグラフ
ィ法によりパターニングして形成されたものであるため
、図３に示したように、ゲート電極２の外周部に、この
ゲート電極２の膜厚に応じた高さの段差がある。

【０００８】このため、従来の薄膜トランジスタは、ゲ
ート電極２を形成した後に成膜されるゲート絶縁膜３の
堆積厚さが、トランジスタ素子領域のうち、ゲート電極
２の外周縁に対応する部分において薄くなり、この部分
の絶縁耐圧が悪くなって、ゲート電極２とソース，ドレ
イン電極６ｓ，６ｄとの間に短絡を発生しやすいという
問題をもっていた。

【０００９】なお、薄膜トランジスタのゲート電極２お
よびソース，ドレイン電極６ｓ，６ｄは、一般に、Ｔａ
　（タンタル）、Ｔａ　−Ｍｏ　（モリブデン）合金、
Ｃｒ　（クロム）等の比較的抵抗率が高い金属で形成さ
れており、したがって、電極の抵抗を下げるには、その
膜厚を厚くするのが望ましいが、上記ゲート電極２の膜
厚を厚くすると、上記段差がさらに大きくなるため、ゲ
ート絶縁膜３がゲート電極２の外周縁に対応する部分に
おいて極端に薄くなって、絶縁耐圧がさらに低下する。

【００１０】これは、図３に示した逆スタガー型の薄膜
トランジスタに限らず、スタガー型、コプラナー型、逆
コプラナー型の薄膜トランジスタにおいても同様であり
、これらの薄膜トランジスタでも、従来は、ゲート絶縁
膜の下の下部電極（スタガー型およびコプラナー型では
ソース，ドレイン電極、逆コプラナー型ではゲート電極
）を、成膜した金属膜をフォトリソグラフィ法によりパ
ターニングして形成しているため、ゲート絶縁膜の膜厚
が、トランジスタ素子領域のうち、下部電極の外周縁に
対応する部分において薄くなり、この部分の絶縁耐圧が
悪くなって、ゲート電極とソース，ドレイン電極との間
に短絡を発生するおそれがある。

【００１１】本発明の目的は、トランジスタ素子領域全
体にわたって十分な厚さにゲート絶縁膜を堆積させるこ
とができるようにした、ゲート絶縁膜の絶縁耐圧をトラ
ンジスタ素子領域全体にわたって高くして、ゲート電極
とソース，ドレイン電極との間の短絡を確実に防止する
ことができる薄膜トランジスタを提供することにある。

【００１２】

【課題を解決するための手段】本発明の薄膜トランジス
タは、そのゲート電極とソース，ドレイン電極とのうち
、下部の電極を、少なくともトランジスタ素子領域全体
にわたる面積の金属膜で形成し、この金属膜の前記下部
電極となる部分以外の領域を、その膜厚全体にわたって
陽極酸化した酸化絶縁層としたことを特徴とするもので
ある。

【００１３】

【作用】すなわち、本発明は、下部電極となる金属膜を
エッチングによりパターニングするのではなく、この金
属膜の下部電極となる部分以外の領域（ただし、下部電
極の配線部も上記金属膜で形成する場合は、配線部も含
む領域）をその膜厚全体にわたって陽極酸化することに
より、下部電極の周囲に上記金属膜を酸化絶縁層として
残して、下部電極の外周部の段差をなくしたものであり
、上記金属膜を、少なくともトランジスタ素子領域全体
にわたる面積に形成しておけば、後工程で成膜されるゲ
ート絶縁膜の堆積面の段差は、トランジスタ素子領域内
には生じない。

【００１４】そして、このようにゲート絶縁膜の堆積面
が、少なくともトランジスタ素子領域全体にわたって段
差のない面であれば、ゲート絶縁膜は、トランジスタ素
子領域全体にわたって十分な厚さに堆積するため、ゲー
ト絶縁膜の絶縁耐圧はトランジスタ素子領域全体にわた
って高く、したがってゲート電極とソース，ドレイン電
極との間に短絡が発生することはない。

【００１５】

【実施例】以下、本発明の一実施例を図１および図２を
参照して説明する。

【００１６】図１は薄膜トランジスタの断面図である。

【００１７】この実施例の薄膜トランジスタは、逆スタ
ガー型のものであり、ガラス等からなる絶縁性基板１１
上に形成されたゲート電極１２ａと、このゲート電極１
２ａを覆うゲート絶縁膜１３と、このゲート絶縁膜１３
の上にゲート電極１２と対向させて形成されたｉ型半導
体層１４と、このｉ型半導体層１４の両側部の上にｎ型
半導体層１５を介して形成されたソース電極１６ｓおよ
びドレイン電極１６ｄとからなっている。１７はｉ型半
導体層４のチャンネル領域の上に形成されたブロッキン
グ絶縁膜である。

【００１８】この薄膜トランジスタの下部電極である上
記ゲート電極１２ａは、基板１のほぼ全面にわたる面積
の金属膜１２で形成されており、この金属膜１２のゲー
ト電極１２ａとなる部分以外の領域は、その膜厚全体に
わたって陽極酸化した酸化絶縁層１２ｂとされている。

【００１９】なお、この実施例では、ゲート電極１２ａ
の配線部（図示せず）も上記金属膜１２で形成しており
、したがって上記金属膜１２は、ゲート電極１２ａおよ
びその配線部以外の領域を陽極酸化されている。

【００２０】図２は上記薄膜トランジスタの製造方法を
示す製造工程図であり、この薄膜トランジスタは、次の
ような工程で製造する。

【００２１】［工程１］まず、図２（ａ）に示すように
、基板１１上に、そのほぼ全面にわたって、ゲート電極
用金属膜１２をスパッタ装置により成膜する。なお、こ
のゲート電極用金属膜１２には、例えばＴａ　、Ｔａ　
−Ｍｏ合金等を用いる。

【００２２】［工程２］次に、図２（ｂ）に示すように
、ゲート電極用金属膜１２上に、ゲート電極１２ａおよ
びその配線部となる部分を覆うレジストマスク２０を形
成し、この状態で上記金属膜１２のレジストマスク２０
で覆われていない領域をその膜厚全体にわたって陽極酸
化する。

【００２３】この陽極酸化は、基板１１を電解液中に浸
漬して、上記金属膜１２を電解液中で対向電極と対向さ
せ、上記金属膜１２を陽極とし、対向電極を陰極として
、その間に電圧を印加することによって行なう。

【００２４】このように、電解液中で金属膜（陽極）１
２と対向電極（陰極）との間に電圧を印加すると、金属
膜１２が化成反応を起して、この金属膜１２のレジスト
マスク２０で覆われていない領域がその表面から膜厚方
向に陽極酸化される。

【００２５】この場合、金属膜１２の膜厚方向への陽極
酸化の進行深さは、主に印加電圧によって決まるため、
印加電圧を十分高くすれば、金属膜１２をその膜厚全体
にわたって陽極酸化することができる。

【００２６】この陽極酸化を行なうと、上記金属膜１２
のうち、レジストマスク２０で覆っておいた部分が酸化
されずに金属膜のまま残って、この部分がゲート電極１
２ａおよび配線部となり、他の領域は、膜厚全体にわた
って陽極酸化された酸化絶縁層１２ｂとなる。

【００２７】なお、上記金属膜１２は、図２（ｂ）に示
したようにレジストマスク２０で覆われている部分の外
周部もある程度陽極酸化されるが、上記レジストマスク
２０を、ゲート電極１２ａおよび配線部の幅より若干広
い幅に形成しておけば、ゲート電極１２ａおよび配線部
を所望の幅に残すことができる。

【００２８】［工程３］次に、上記レジストマスク２０
を剥離し、この後、図２（ｃ）に示すように、上記金属
膜１２の上に、ゲート絶縁膜１３とｉ型半導体層１４と
ブロッキング絶縁膜１７とを、プラズマＣＶＤ装置によ
り連続して順次成膜する。

【００２９】なお、この実施例では、上記ゲート絶縁膜
１３およびブロッキング絶縁膜１７にＳｉ　Ｎ（窒化シ
リコン）を用い、ｉ型半導体層１４にａ−Ｓｉ　（アモ
ルファスシリコン）を用いている。

【００３０】［工程４］次に、図２（ｄ）に示すように
、上記ブロッキング絶縁膜１７を、フォトリソグラフィ
法によって、ｉ型半導体層１４のチャンネル領域のみを
覆う形状パターニングし、さらにｉ型半導体層１４をフ
ォトリソグラフィ法によって所定形状にパターニングす
る。

【００３１】［工程５］次に、図２（ｅ）に示すように
、ｎ型半導体層１５をプラズマＣＶＤ装置により成膜し
、さらにその上に、ソース，ドレイン電極用金属膜１６
をスパッタ装置により成膜する。

【００３２】なお、上記ｎ型半導体層１５には、不純物
をドープしたｎ型ａ−Ｓｉ　を用い、ソース，ドレイン
電極用金属膜１６には、ｎ型半導体層１５とのコンタク
ト性が良いＣｒ　等を用いる。

【００３３】［工程６］次に、図２（ｆ）に示すように
、上記ソース，ドレイン電極用金属膜１６をフォトリソ
グラフィ法によりパターニングして、ソース，ドレイン
電極１６ｓ，１６ｄおよびその配線部（図示せず）を形
成し、さらにｎ型半導体層１５を、ソース，ドレイン電
極１６ｓ，１６ｄおよびその配線部の下の部分を残して
エッチング除去して、薄膜トランジスタを完成する。

【００３４】すなわち、上記実施例の薄膜トランジスタ
は、ゲート電極（下部電極）１２ａとなる金属膜１２を
エッチングによりパターニングするのではなく、この金
属膜１２のゲート電極１２ａとなる部分以外の領域（ゲ
ート電極１２ａの配線部も含む領域）をその膜厚全体に
わたって陽極酸化することにより、ゲート電極１２ａの
周囲に上記金属膜１２を酸化絶縁層１２ｂとして残して
、下部電極の外周部の段差をなくしたものであり、上記
のように、金属膜１２を基板１１のほぼ全面にわたって
形成しておけば、後工程で成膜されるゲート絶縁膜の堆
積面（金属膜１２の上面）は、その全域にわたって段差
のない平坦面となる。

【００３５】そして、このようにゲート絶縁膜の堆積面
が、その全域にわたって段差のない平坦面であれば、後
工程で成膜されるゲート絶縁膜１３は、上記堆積面の全
域に十分な厚さに均一に堆積するため、ゲート絶縁膜１
３の絶縁耐圧をその全域にわたって高することができ、
したがって、ゲート電極１２ａとソース，ドレイン電極
１６ｓ，１６ｄとの間の短絡を確実に防止することがで
きる。

【００３６】なお、上記実施例では、ゲート電極１２ａ
となる金属膜１２を基板１１のほぼ全面にわたって形成
しているが、この金属膜１２は、フォトリソグラフィ法
によってパターニングしてもよく、その場合でも、上記
金属膜１２を、少なくともトランジスタ素子領域全体に
わたる面積に形成しておけば、後工程で成膜されるゲー
ト絶縁膜１３の堆積面の段差は、トランジスタ素子領域
内には生じない。

【００３７】そして、ゲート絶縁膜１３の堆積面が、少
なくともトランジスタ素子領域全体にわたって段差のな
い面であれば、ゲート絶縁膜１３は、トランジスタ素子
領域全体にわたって十分な厚さに堆積するため、ゲート
絶縁膜１３の絶縁耐圧はトランジスタ素子領域全体にわ
たって高く、したがってゲート電極１２ａとソース，ド
レイン電極１６ｓ，１６ｄとの間に短絡が発生すること
はない。

【００３８】また、本発明は、逆スタガー型の薄膜トラ
ンジスタに限らず、スタガー型、コプラナー型、逆コプ
ラナー型の薄膜トランジスタにも適用できる。

【００３９】すなわち、例えばスタガー型およびコプラ
ナー型の薄膜トランジスタの場合は、その下部電極であ
るソース，ドレイン電極を、少なくともトランジスタ素
子領域全体にわたる面積の金属膜で形成し、この金属膜
の前記電極となる部分以外の領域（ソース，ドレイン電
極間のチャンネル部を含む領域）を、その膜厚全体にわ
たって陽極酸化した酸化絶縁層とすればよく、このよう
にすれば、ソース，ドレイン電極の形成後に成膜するゲ
ート絶縁膜を、トランジスタ素子領域全体にわたって十
分な厚さに堆積させることができる。

【００４０】また、逆コプラナー型の薄膜トランジスタ
は、上記実施例の逆スタガー型薄膜トランジスタとは、
ｉ型半導体層１４とｎ型半導体層１５およびソース，ド
レイン電極１６ｓ，１６ｄの積層関係が逆になっている
だけであり、したがって、この逆コプラナー型薄膜トラ
ンジスタの場合は、上記実施例と同様に、下部電極であ
るゲート電極を、少なくともトランジスタ素子領域全体
にわたる面積の金属膜で形成し、この金属膜の前記電極
となる部分以外の領域（ただし、下部電極の配線部も上
記金属膜で形成する場合は、配線部も含む領域）を、そ
の膜厚全体にわたって陽極酸化した酸化絶縁層とすれば
よい。

【００４１】

【発明の効果】本発明の薄膜トランジスタは、そのゲー
ト電極とソース，ドレイン電極とのうち、下部の電極を
、少なくともトランジスタ素子領域全体にわたる面積の
金属膜で形成し、この金属膜の前記下部電極となる部分
以外の領域を、その膜厚全体にわたって陽極酸化した酸
化絶縁層としたものであるから、トランジスタ素子領域
全体にわたって十分な厚さにゲート絶縁膜を堆積させる
ことができ、したがって、ゲート絶縁膜の絶縁耐圧をト
ランジスタ素子領域全体にわたって高くして、ゲート電
極とソース，ドレイン電極との間の短絡を確実に防止す
ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す薄膜トランジスタの断
面図。

【図２】上記薄膜トランジスタの製造工程図。

【図３】従来の薄膜トランジスタの断面図。

【符号の説明】

１１…基板、１２…ゲート電極用金属膜、１２ａ…ゲー
ト電極、１２ｂ…酸化絶縁層、１３…ゲート絶縁膜、１
４…ｉ型半導体層、１５…ｎ型半導体層、１６ｓ…ソー
ス電極、１６ｄ…ドレイン電極、１７…ブロッキング絶
縁膜。

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　ゲート電極と、ゲート絶縁膜と、半導
   体層と、ソース電極およびドレイン電極とを積層した薄
   膜トランジスタにおいて、前記ゲート電極とソース，ド
   レイン電極とのうち、下部の電極を、少なくともトラン
   ジスタ素子領域全体にわたる面積の金属膜で形成し、こ
   の金属膜の前記電極となる部分以外の領域を、その膜厚
   全体にわたって陽極酸化した酸化絶縁層としたことを特
   徴とする薄膜トランジスタ。