CN103022033A - 阵列基板、制作方法及显示装置 - Google Patents
阵列基板、制作方法及显示装置 Download PDFInfo
- Publication number
- CN103022033A CN103022033A CN201210534066XA CN201210534066A CN103022033A CN 103022033 A CN103022033 A CN 103022033A CN 201210534066X A CN201210534066X A CN 201210534066XA CN 201210534066 A CN201210534066 A CN 201210534066A CN 103022033 A CN103022033 A CN 103022033A
- Authority
- CN
- China
- Prior art keywords
- metal wire
- resistive conductor
- connecting line
- array base
- base palte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 title abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 129
- 239000004020 conductor Substances 0.000 claims description 122
- 239000000203 mixture Substances 0.000 claims description 40
- 230000004888 barrier function Effects 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 7
- 239000007772 electrode material Substances 0.000 claims description 5
- 230000000694 effects Effects 0.000 abstract description 17
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 description 28
- 230000008020 evaporation Effects 0.000 description 22
- 238000001704 evaporation Methods 0.000 description 22
- 239000010410 layer Substances 0.000 description 20
- 230000008021 deposition Effects 0.000 description 18
- 238000005530 etching Methods 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 238000012545 processing Methods 0.000 description 14
- 239000011241 protective layer Substances 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000035772 mutation Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Manufacturing & Machinery (AREA)
Abstract
本发明实施例公开了一种阵列基板、制作方法及显示装置，涉及液晶显示领域，连接驱动IC与像素区域的连接线包括金属线和电阻线，电阻线与金属线串联连接，或者，电阻线与金属线的一部分并联连接，能够减小各条连接线之间电阻值的差异，进而提高显示面板的显示效果。本发明实施例的阵列基板，包括：驱动集成电路IC、像素区域以及连接驱动IC与像素区域的数条长度不等的连接线，连接线包括金属线和电阻线，其中，电阻线与金属线串联连接，或者，电阻线与金属线的一部分并联连接。
Description
技术领域
本发明涉及液晶显示领域，尤其涉及一种阵列基板、制作方法及显示装置。
背景技术
随着光电显示技术的日益成熟，用户对显示装置的品质提出了越来越高的要求。液晶显示装置因其寿命长、光效高、低辐射、低功耗的特点，逐渐取代了传统射线管显示装置而成为了近年来显示装置产品主流的研究方向。
其中在显示装置内部，显示面板上的所需信号是由驱动IC(Integrated circuit，集成电路)芯片提供，信号经由分布在显示面板内部的连接线传输到各像素区域线。但发明人在研发过程中发现现有技术至少存在以下缺陷：驱动IC在将信号通过连接线传输给像素区域时，由于各像素区域分布位置的不同，驱动IC到像素区域的距离也各不相同，因此连接驱动IC及像素区域的连接线长短各不相同。因此不同连接线之间的电阻值有着很大差异，IC近端像素和IC远端像素的信号衰减情况也不一致，最终使得显示面板的显示效果并不理想。
发明内容
本发明的实施例所要解决的技术问题在于提供一种阵列基板、制作方法及显示装置，能够减小各条连接线之间电阻值的差异，进而提高显示面板的显示效果。
为解决上述技术问题，本发明的实施例采用如下技术方案：
本发明提供了一种阵列基板，包括：
驱动集成电路IC、像素区域以及连接所述驱动IC与所述像素区域的数条长度不等的连接线，所述连接线包括金属线和电阻线，其中，
所述电阻线与所述金属线串联连接，或者，
所述电阻线与所述金属线的一部分并联连接。
进一步的，各条所述连接线的电阻总值之间偏差小于或者等于0.1％。
进一步的，各条所述连接线的电阻总值相同。
进一步的，所述金属线与所述电阻线位于不同层，且所述金属线与所述电阻线之间具有绝缘层，所述金属线与所述电阻线通过过孔相连接。
进一步的，所述金属线与所述电阻线位于相邻的两层或同层，所述金属线与所述电阻线通过界面物理接触的方式相连接。
优选的，所述电阻线的材料为所述像素区域的像素电极材料。
另一方面，本发明还提供了一种显示装置，包括上述的阵列基板。
再一方面，本发明还提供了一种阵列基板的制作方法，包括通过构图工艺形成包括连接线的图像，所述连接线的图形包括金属线的图形和电阻线的图形，其中，
所述电阻线与所述金属线串联连接，或者，
所述电阻线与所述金属线的一部分并联连接。
进一步的，所述连接线为连接扫描驱动集成电路IC与像素区域的扫描线时，所述方法包括：
形成金属线的图形；
形成电阻线的图形，所述金属线与所述电阻线通过界面物理接触的方式相连接；
形成第一绝缘层；
形成数据线的图形。
进一步的，所述连接线为连接扫描驱动集成电路IC与像素区域的扫描线时，所述方法包括：
形成金属线的图形；
形成第三绝缘层，通过构图工艺形成过孔图形；
形成电阻线的图形，使得所述金属线与所述电阻线通过所述过孔相连接；
形成第一绝缘层；
形成数据线的图形。
进一步的，所述连接线为连接数据驱动集成电路IC与像素区域的数据线时，所述方法包括：
形成扫描线的图形；
形成第二绝缘层；
形成金属线的图形；
形成电阻线的图形，所述金属线与所述电阻线通过界面物理接触的方式相连接。
进一步的，所述连接线为连接数据驱动集成电路IC与像素区域的数据线时，所述方法包括：
形成扫描线的图形；
形成第二绝缘层；
形成金属线的图形；
形成第四绝缘层，通过构图工艺形成过孔图形；
形成电阻线的图形，使得所述金属线与所述电阻线通过所述过孔相连接。
本发明实施例的阵列基板、制作方法及显示装置，连接驱动IC与像素区域的连接线包括金属线和电阻线，电阻线与金属线串联连接，或者，电阻线与金属线的一部分并联连接，能够改变各条连接线上的电阻值，使得各条连接线之间的电阻值差异变小，进而提高显示面板的显示效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中连接线的连接示意图之一；
图2为本发明实施例中连接线的连接示意图之二；
图3为本发明实施例中阵列基板制作方法的流程示意图之一；
图4为本发明实施例中阵列基板的剖面结构图之一；
图5为本发明实施例中阵列基板的剖面结构图之二；
图6为本发明实施例中阵列基板制作方法的流程示意图之二；
图7为本发明实施例中阵列基板的剖面结构图之三；
图8为本发明实施例中阵列基板的剖面结构图之四；
图9为本发明实施例中阵列基板制作方法的流程示意图之三；
图10为本发明实施例中阵列基板的剖面结构图之五；
图11为本发明实施例中阵列基板的剖面结构图之六；
图12为本发明实施例中阵列基板制作方法的流程示意图之四；
图13为本发明实施例中阵列基板的剖面结构图之七；
图14为本发明实施例中阵列基板的剖面结构图之八。
具体实施方式
本发明实施例的一种阵列基板、制作方法及显示装置，能够减小各条连接线之间电阻值的差异，提高显示面板的显示效果。
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、接口、技术之类的具体细节，以便透切理解本发明。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
下面结合下述附图对本发明实施例做详细描述。
本实施例的一种阵列基板，如图1或图2所示，驱动IC101、像素区域102以及连接驱动IC101与像素区域102的数条长度不等的连接线，连接线包括金属线2和电阻线1。其中，如图1所示，电阻线1与金属线2串联连接，或者，如图2所示，电阻线1与金属线2的一部分并联连接。本实施例中的连接线包括金属线2和电阻线1，因此连接线图形的设计包括多种可能。例如，如图1所示，金属线2的图形使用了方形的锯齿波浪形状而电阻线1的图形为一段直线形状；如图2所示，金属线2的图形为方形的锯齿波浪形状而电阻线1的图形为一段折线形状。当然，此处所述的金属线以及电阻线的图形也可为其它布线中常见的形状，例如，直线、曲线、波浪线、折线或者不规律的线型。另外，需要说明的是，如图1或图2所示，仅列举了电阻线1与金属线2两种可能的连接方式，而且电阻线1与金属线2在阵列基板中所处的层间位置由阵列基板的制作工艺所决定，即电阻线1与金属线2可能位于相邻的两层或者同层结构上，电阻线1与金属线2也可能位于不同层结构上。
作为本发明的一种具体实施方式，如图1所示的连接驱动IC101与像素区域102的连接线L1、L2、L3，每条连接线均包括金属线2和电阻线1，电阻线1与金属线2串联连接。设连接线的电阻总值为R，金属线的电阻值为R’，电阻线的电阻值为R”。根据串联电路的电阻值计算公式计算得到：R＝R’+R”。连接线L1、L2、L3的电阻值分别为R1＝R1’+R1”；R2＝R2’+R2”；R3＝R3’+R3”。因此，通过调整各条连接线中电阻线以及金属线的电阻值，便可达到调整各条连接线电阻总值的目的。
作为本发明的另一种具体实施方式，如图2所示连接驱动IC101与像素区域102的连接线L1、L2、L3，每条连接线均包括金属线2和电阻线1，电阻线1与金属线2的一部分并联连接。设连接线的电阻总值为R，金属线的电阻值为R’，电阻线的电阻值为R”。根据并联电路的电阻值计算公式：1/R＝1/R’+1/R”，近似计算出连接线L1、L2、L3电阻值分别为1/R1≈1/R1’+1/R1”；1/R2≈1/R2’+1/R2”；1/R3≈1/R3’+1/R3”。同样的，通过调整各条连接线中电阻线以及金属线的电阻值，便可达到调整各条连接线电阻总值的目的。
需要说明的是，根据电阻的计算公式R＝ρL/S，其中，ρ为材料的电阻率，S为截面积，L为长度。对于连接线而言，在使用材料确定截面积确定的情况下，连接线电阻值主要受连接线长度的影响。对于现有技术的连接线而言，各像素区域分布位置不同，必然导致各连接线长短各不相同，甚至最长连接线的电阻值可为最短连接线电阻值的3～5倍。而本实施方式的连接线包括金属线和电阻线，电阻线与金属线串联连接，或者，电阻线与金属线的一部分并联连接，通过改变电阻线以及金属线的电阻值，便可改变连接线的电阻总值，使得各条连接线之间的电阻值差异变小，并进一步使得各条连接线上的信号衰减情况更为接近从而提高显示面板的显示效果。
优选的，各条连接线的电阻总值之间偏差小于或者等于0.1％。举例来说，假设参考连接线的电阻值为1000Ω，当偏差为0.1％时，偏差电阻值仅为1Ω。此时，各条连接线之间电阻值的偏差是很小的，在进行信号传输时，各条连接线上的信号衰减情况也会因此变得非常接近。
作为本发明的最优选实施例，各条连接线的电阻总值是相同的。使用相同电阻总值的连接线进行信号传输时，各条连接线上的信号衰减情况会变得一致，此时会使得显示面板的显示效果大大提高。
本发明实施例的阵列基板，连接驱动IC与像素区域的连接线包括金属线和电阻线，电阻线与金属线串联连接，或者，电阻线与金属线的一部分并联连接，能够使得各条连接线之间的电阻值差异变小，进而提高显示面板的显示效果。
作为本发明的一种实施方式，当金属线与电阻线位于不同层上，且金属线与电阻线之间具有绝缘层。此时，需在绝缘层上设置过孔，使得金属线与电阻线通过过孔相连接。
作为本发明的一种实施方式，当金属线与电阻线位于相邻的两层或同层时，金属线与电阻线可通过界面物理接触(即直接接触)的方式相连接。本发明实施例具体可以先形成金属线膜层，在金属线膜层上直接形成电阻线膜层，通过一次构图工艺形成包括覆盖有电阻线的金属线。本发明实施例也可以先形成电阻线膜层，在电阻线膜层上直接形成金属线膜层，通过一次构图工艺形成包括覆盖有金属线的电阻线。
作为本发明的一种实施方式，当金属线与电阻线位于同层时，金属线与电阻线可通过界面物理接触(即直接接触)的方式相连接。本发明实施例具体可以先形成金属线膜层，通过一次构图工艺形成包括断开的金属线图形，所述断开的距离为需要串联的电阻线的长度。然后在金属线图形上直接形成电阻线膜层，通过一次构图工艺形成所述电阻线，使得所述电阻线与所述金属线同层直接相连接。
作为本发明的一种优选实施例，电阻线的材料可以为像素区域的像素电极材料。根据电阻值的计算公式R＝ρL/S，其中，ρ为物质的电阻率，S为截面积，L为长度。当截面积一定的情况下，若要得到特定的电阻值，电阻率越大所需的长度越短。电阻线若为电阻率较大的像素电极材料，可使电阻线的长度缩短从而节省布线空间。而且，像素电极材料为液晶显示装置制作工艺中的所用材料，在制作过程中，可将电阻线的制作步骤与其它透明电极的制作步骤合并，进一步节省制作工序，故而本实施例为一种较优的选择。
此外，本发明实施例的一种显示装置，包括如上所述的阵列基板。其中，阵列基板的结构以及工作原理同上述实施例，在此不再赘述。另外，显示装置其他部分的结构可以参考现有技术，对此本文不再详细描还。
本发明实施例的显示装置，所述显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本发明实施例的显示装置，连接驱动IC与像素区域的连接线包括金属线和电阻线，电阻线与金属线可以串联连接，或者，电阻线与金属线的一部分可以并联连接，能够使得各条连接线之间的电阻总值的差异变小，进而提高显示面板的显示效果。
此外，本发明实施例的一种阵列基板的制作方法，该制作方法包括通过构图工艺形成包括连接线的图像，连接线的图形包括金属线的图形和电阻线的图形，其中，电阻线图形与金属线图形串联连接，或者，电阻线与金属线的一部分并联连接。
需要说明的是，在本发明中所提及的构图工艺指的是包括涂胶、曝光、显影、刻蚀、光刻胶剥离等步骤的光刻工艺。
作为本发明的一种具体实施方式，当连接线为连接扫描驱动集成电路IC与像素区域的扫描线时，如图3所示，所述方法包括：
步骤S1、形成金属线的图形。
具体的，如图4和图5所示，首先在基板3上以蒸镀或沉积一层第一金属层。然后，通过第一次构图工艺经掩膜、曝光、刻蚀和光刻胶去除等工艺步骤形成金属线2的图形。
步骤S2、形成电阻线的图形，金属线与电阻线通过界面物理接触的方式相连接。
具体的，如图4和图5所示，首先在完成步骤S1的基板3上形成第一ITO层，具体可以采用蒸镀或沉积第一ITO层。然后，通过第二次构图工艺具体可以经掩膜、曝光、刻蚀和光刻胶去除等构图工艺步骤形成电阻线1的图形。
步骤S3、形成第一绝缘层。
具体的，如图4和图5所示，在完成步骤S2的基板上具体可以以蒸镀或沉积形成第一绝缘层6。
步骤S4、形成数据线的图形。
具体的，如图4和图5所示，首先在完成步骤S3的基板上具体可以以蒸镀或沉积一层第二金属层。然后，通过第三次构图工艺具体可以经掩膜、曝光、刻蚀和光刻胶去除等构图工艺步骤形成数据线5的图形。
进一步的，在完成步骤S4后，还包括：
步骤S5、形成保护层10。
具体的，如图4和图5所示，在完成步骤S4的基板上具体可以以蒸镀或沉积形成保护层10，保护层10用于起到保护其他层间结构的作用。
需要说明的是，在本实施方式的制作方法中，步骤S1形成的金属线与步骤S2形成的电阻线在连接时存在两种可能的情况，如图4所示，此时，电阻线1与金属线2是串联连接；如图5所示，此时，电阻线1与金属线2的一部分并联连接。
本发明实施例的阵列基板的制作方法，能够使得各条连接线之间的电阻总值差异变小，进而提高显示面板的显示效果。
作为本发明的另一种具体实施方式，当连接线为连接扫描驱动集成电路IC与像素区域的扫描线时，如图6所示，所述方法包括：
步骤S1、形成金属线的图形。
具体的，如图7和图8所示，首先在基板3上具体可以以蒸镀或沉积形成一层第一金属层。然后，通过第一次构图工艺具体可以经掩膜、曝光、刻蚀和光刻胶去除等构图工艺步骤形成金属线2的图形。
步骤S2、形成第三绝缘层，通过构图工艺形成过孔图形。
具体的，如图7和图8所示，首先在完成步骤S1的基板3上具体可以以蒸镀或沉积形成第三绝缘层8。然后，通过第二次构图工艺具体可以经掩膜、曝光、刻蚀和光刻胶去除等构图工艺步骤形成过孔图形。
步骤S3、形成电阻线的图形，使得金属线与电阻线通过过孔相连接。
具体的，如图7和图8所示，首先在完成步骤S2的基板3上具体可以以蒸镀或沉积第一ITO层。然后，通过第三次构图工艺经具体可以掩膜、曝光、刻蚀和光刻胶去除等构图工艺步骤形成电阻线1的图形，电阻线1与金属线2通过步骤S2形成的过孔相连接。
步骤S4、形成第一绝缘层。
具体的，如图7和图8所示，在完成步骤S3的基板上具体可以以蒸镀或沉积形成第一绝缘层6。
步骤S5、形成数据线的图形。
具体的，如图7和图8所示，首先在完成步骤S4的基板上具体可以以蒸镀或沉积形成一层第二金属层。然后，通过第四次构图工艺经掩膜、曝光、刻蚀和光刻胶去除等工艺步骤形成数据线5的图形。
进一步的，在完成步骤S5后，还包括：
步骤S6、形成保护层10。
具体的，如图7和图8所示，在完成步骤S5的基板上具体可以以蒸镀或沉积形成保护层10，保护层10用于起到保护其他层间结构的作用。
需要说明的是，在本实施方式的制作方法中，步骤S1形成的金属线与步骤S2形成的电阻线在连接时存在两种可能的情况，如图7所示，此时，电阻线1与金属线2是串联连接；如图8所示，此时，电阻线1与金属线2的一部分并联连接。
本发明实施例的阵列基板的制作方法，能够使得各条连接线之间的电阻总值的差异变小，进而提高显示面板的显示效果。
作为本发明的另一种具体实施方式，当连接线为连接数据驱动集成电路IC与像素区域的数据线时，如图9所示，所述方法包括：
步骤S1、形成扫描线的图形。
具体的，如图10和图11所示，首先在基板3上具体可以以蒸镀或沉积一层第一金属层。然后，通过第一次构图工艺经具体可以掩膜、曝光、刻蚀和光刻胶去除等构图工艺步骤形成扫描线4的图形。
步骤S2、形成第二绝缘层。
具体的，如图10和图11所示，在完成步骤S1的基板3上具体可以以蒸镀或沉积形成第二绝缘层7。
步骤S3、形成金属线的图形。
具体的，如图10和图11所示，在完成步骤S2的基板3上具体可以以蒸镀或沉积一层第二金属层。然后，通过第二次构图工艺具体可以经掩膜、曝光、刻蚀和光刻胶去除等构图工艺步骤形成金属线2的图形。
步骤S4、形成电阻线的图形，金属线与电阻线通过界面物理接触的方式相连接。
具体的，如图10和图11所示，在完成步骤S3的基板3上具体可以以蒸镀或沉积第一ITO层。然后，通过第三次构图工艺具体可以经掩膜、曝光、刻蚀和光刻胶去除等构图工艺步骤形成电阻线1的图形。
进一步的，在完成步骤S4后，还包括：
步骤S5、形成保护层。
具体的，如图10和图11所示，在完成步骤S4的基板上具体可以以蒸镀或沉积形成保护层10，保护层10用于起到保护其他层间结构的作用。
需要说明的是，在本实施方式的制作方法中，步骤S1形成的金属线与步骤S2形成的电阻线在连接时存在两种可能的情况，如图10所示，此时，电阻线1与金属线2是串联连接；如图11所示，此时，电阻线1与金属线2的一部分并联连接。
本发明实施例的阵列基板的制作方法，能够使得各条连接线之间的电阻总值的差异变小，进而提高显示面板的显示效果。
作为本发明的另一种具体实施方式，当连接线为连接数据驱动集成电路IC与像素区域的数据线时，如图12所示，所述方法包括：
步骤S1、形成扫描线的图形。
具体的，如图13和图14所示，首先在基板3上具体可以以蒸镀或沉积一层第一金属层。然后，通过第一次构图工艺具体可以经掩膜、曝光、刻蚀和光刻胶去除等构图工艺步骤形成扫描线4的图形。
步骤S2、形成第二绝缘层。
具体的，如图13和图14所示，在完成步骤S 1的基板3上具体可以以蒸镀或沉积形成第二绝缘层7。
步骤S3、形成金属线的图形。
具体的，如图13和图14所示，在完成步骤S2的基板3上具体可以以蒸镀或沉积一层第二金属层。然后，通过第二次构图工艺具体可以经掩膜、曝光、刻蚀和光刻胶去除等构图工艺步骤形成金属线2的图形。
步骤S4、形成第四绝缘层，通过构图工艺形成过孔图形。
具体的，如图13和图14所示，在完成步骤S3的基板3上具体可以以蒸镀或沉积形成第四绝缘层9。然后，通过第三次构图工艺具体可以经掩膜、曝光、刻蚀和光刻胶去除等构图工艺步骤形成过孔图形。
步骤S5、形成电阻线的图形，使得金属线与电阻线通过过孔相连接。
具体的，如图13和图14所示，在完成步骤S4的基板3上具体可以以蒸镀或沉积第一ITO层。然后，通过第四次构图工艺具体可以经掩膜、曝光、刻蚀和光刻胶去除等构图工艺步骤形成电阻线1的图形，电阻线1与金属线2通过步骤S4形成的过孔相连接。
进一步的，在完成步骤S5后，还包括：
步骤S6、形成保护层。
具体的，如图13和图14所示，在完成步骤S5的基板上具体可以以蒸镀或沉积形成保护层10，保护层10用于起到保护其他层间结构的作用。
需要说明的是，在本实施方式的制作方法中，步骤S1形成的金属线与步骤S2形成的电阻线在连接时存在两种可能的情况，如图13所示，此时，电阻线1与金属线2是串联连接；如图14所示，此时，电阻线1与金属线2的一部分并联连接。
本发明实施例的阵列基板的制作方法，能够使得各条连接线之间的电阻总值的差异变小，进而提高显示面板的显示效果。
需要说明的是，在本发明实施例中，各步骤的具体实现方式，尤其是其中关于形成层间结构以及层间结构形状的描述，仅仅为示例性说明，并非对技术方案的限制，本领域的技术人员可以根据实际需要进行设定和选择。作为优选的制作过程，举例来说，可在形成阵列基板其他透明电极层间结构的同时完成电阻线的制作，从而节省阵列基板的制作步骤；同样道理，金属线的制作过程也可与其他金属层间结构的制作过程合并，从而减少阵列基板的制作步骤。另外，各结构器件的图形可随着显示器设计的变化而变化，在此不做限定。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。
Claims (12)
1.一种阵列基板，包括：驱动集成电路IC、像素区域以及连接所述驱动集成电路IC与所述像素区域的数条长度不等的连接线，其特征在于，所述连接线包括金属线和电阻线，其中，
所述电阻线与所述金属线串联连接，或者，
所述电阻线与所述金属线的一部分并联连接。
2.根据权利要求1所述的阵列基板，其特征在于，各条所述连接线的电阻总值之间偏差小于或者等于0.1％。
3.根据权利要求2所述的阵列基板，其特征在于，各条所述连接线的电阻总值相同。
4.根据权利要求1-3任一项所述的阵列基板，其特征在于，所述金属线与所述电阻线位于不同层，且所述金属线与所述电阻线之间具有绝缘层，所述金属线与所述电阻线通过过孔相连接。
5.根据权利要求1-3任一项所述的阵列基板，其特征在于，所述金属线与所述电阻线位于相邻的两层或同层，所述金属线与所述电阻线通过界面物理接触的方式相连接。
6.根据权利要求1-3任一项所述的阵列基板，其特征在于，所述电阻线的材料为所述像素区域的像素电极材料。
7.一种显示装置，其特征在于，包括权利要求1-6任一项所述的阵列基板。
8.一种阵列基板的制作方法，其特征在于，包括通过构图工艺形成包括连接线的图像，所述连接线的图形包括金属线的图形和电阻线的图形，其中，
所述电阻线与所述金属线串联连接，或者，
所述电阻线与所述金属线的一部分并联连接。
9.根据权利要求8所述的阵列基板的制作方法，其特征在于，所述连接线为连接扫描驱动集成电路IC与像素区域的扫描线时，所述方法包括：
形成金属线的图形；
形成电阻线的图形，所述金属线与所述电阻线通过界面物理接触的方式相连接；
形成第一绝缘层；
形成数据线的图形。
10.根据权利要求8所述的阵列基板的制作方法，其特征在于，所述连接线为连接扫描驱动集成电路IC与像素区域的扫描线时，所述方法包括：
形成金属线的图形；
形成第三绝缘层，通过构图工艺形成过孔图形；
形成电阻线的图形，使得所述金属线与所述电阻线通过所述过孔相连接；
形成第一绝缘层；
形成数据线的图形。
11.根据权利要求8所述的阵列基板的制作方法，其特征在于，所述连接线为连接数据驱动集成电路IC与像素区域的数据线时，所述方法包括：
形成扫描线的图形；
形成第二绝缘层；
形成金属线的图形；
形成电阻线的图形，所述金属线与所述电阻线通过界面物理接触的方式相连接。
12.根据权利要求8所述的阵列基板的制作方法，其特征在于，所述连接线为连接数据驱动集成电路IC与像素区域的数据线时，所述方法包括：
形成扫描线的图形；
形成第二绝缘层；
形成金属线的图形；
形成第四绝缘层，通过构图工艺形成过孔图形；
形成电阻线的图形，使得所述金属线与所述电阻线通过所述过孔相连接。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210534066.XA CN103022033B (zh) | 2012-12-11 | 2012-12-11 | 阵列基板、制作方法及显示装置 |
| US14/103,796 US9673225B2 (en) | 2012-12-11 | 2013-12-11 | Array substrate, fabrication method thereof and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210534066.XA CN103022033B (zh) | 2012-12-11 | 2012-12-11 | 阵列基板、制作方法及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103022033A true CN103022033A (zh) | 2013-04-03 |
| CN103022033B CN103022033B (zh) | 2015-09-09 |
Family
ID=47970446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210534066.XA Active CN103022033B (zh) | 2012-12-11 | 2012-12-11 | 阵列基板、制作方法及显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9673225B2 (zh) |
| CN (1) | CN103022033B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103474435A (zh) * | 2013-09-17 | 2013-12-25 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法 |
| CN103560134A (zh) * | 2013-10-31 | 2014-02-05 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN105679744A (zh) * | 2016-03-29 | 2016-06-15 | 京东方科技集团股份有限公司 | 扇出线结构、显示面板及其制造方法 |
| WO2019019638A1 (zh) * | 2017-07-28 | 2019-01-31 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
| CN110854138A (zh) * | 2019-11-25 | 2020-02-28 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| CN112783366A (zh) * | 2020-12-16 | 2021-05-11 | 武汉华星光电半导体显示技术有限公司 | 触控显示面板 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10409102B2 (en) * | 2016-09-08 | 2019-09-10 | Japan Display Inc. | Display device |
| CN107807480B (zh) * | 2016-09-08 | 2021-04-20 | 株式会社日本显示器 | 显示装置 |
| CN109449168B (zh) * | 2018-11-14 | 2021-05-18 | 合肥京东方光电科技有限公司 | 导线结构及其制造方法、阵列基板和显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101206364A (zh) * | 2006-12-15 | 2008-06-25 | 三星电子株式会社 | 包括用于固化密封线的信号线的显示设备及其制备方法 |
| US7459780B2 (en) * | 2005-09-05 | 2008-12-02 | Au Optronics Corporation | Fan-out wire structure |
| CN102314003A (zh) * | 2010-06-29 | 2012-01-11 | 上海天马微电子有限公司 | 液晶显示面板及其液晶显示装置 |
| CN102315211A (zh) * | 2010-06-30 | 2012-01-11 | 上海天马微电子有限公司 | 薄膜晶体管阵列面板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5727120B2 (ja) * | 2006-08-25 | 2015-06-03 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 液晶表示装置 |
-
2012
- 2012-12-11 CN CN201210534066.XA patent/CN103022033B/zh active Active
-
2013
- 2013-12-11 US US14/103,796 patent/US9673225B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7459780B2 (en) * | 2005-09-05 | 2008-12-02 | Au Optronics Corporation | Fan-out wire structure |
| CN101206364A (zh) * | 2006-12-15 | 2008-06-25 | 三星电子株式会社 | 包括用于固化密封线的信号线的显示设备及其制备方法 |
| CN102314003A (zh) * | 2010-06-29 | 2012-01-11 | 上海天马微电子有限公司 | 液晶显示面板及其液晶显示装置 |
| CN102315211A (zh) * | 2010-06-30 | 2012-01-11 | 上海天马微电子有限公司 | 薄膜晶体管阵列面板 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103474435A (zh) * | 2013-09-17 | 2013-12-25 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法 |
| US10229938B2 (en) | 2013-09-17 | 2019-03-12 | Boe Technology Group Co., Ltd. | Array substrate and fabrication method thereof |
| WO2015039492A1 (zh) * | 2013-09-17 | 2015-03-26 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法 |
| WO2015062273A1 (zh) * | 2013-10-31 | 2015-05-07 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN103560134B (zh) * | 2013-10-31 | 2016-11-16 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| US10127855B2 (en) | 2013-10-31 | 2018-11-13 | Boe Technology Group Co., Ltd. | Array substrate, its manufacturing method, and display device |
| CN103560134A (zh) * | 2013-10-31 | 2014-02-05 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN105679744A (zh) * | 2016-03-29 | 2016-06-15 | 京东方科技集团股份有限公司 | 扇出线结构、显示面板及其制造方法 |
| WO2017166465A1 (zh) * | 2016-03-29 | 2017-10-05 | 京东方科技集团股份有限公司 | 扇出线结构、显示面板及其制造方法 |
| WO2019019638A1 (zh) * | 2017-07-28 | 2019-01-31 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
| CN110854138A (zh) * | 2019-11-25 | 2020-02-28 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| CN110854138B (zh) * | 2019-11-25 | 2022-03-08 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| CN112783366A (zh) * | 2020-12-16 | 2021-05-11 | 武汉华星光电半导体显示技术有限公司 | 触控显示面板 |
| CN112783366B (zh) * | 2020-12-16 | 2023-02-03 | 武汉华星光电半导体显示技术有限公司 | 触控显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103022033B (zh) | 2015-09-09 |
| US20140159204A1 (en) | 2014-06-12 |
| US9673225B2 (en) | 2017-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103022033B (zh) | 阵列基板、制作方法及显示装置 | |
| WO2022007055A1 (zh) | 触控显示面板 | |
| CN100405604C (zh) | 薄膜晶体管阵列板 | |
| WO2023241490A1 (zh) | 显示基板和显示装置 | |
| CN102830851B (zh) | 触摸屏及其制作方法 | |
| CN100369258C (zh) | 有源元件阵列基板 | |
| CN100438075C (zh) | 薄膜晶体管阵列面板 | |
| CN108255362A (zh) | 金属网格触控显示结构及其制作方法 | |
| CN101872092B (zh) | 液晶显示面板 | |
| KR102426617B1 (ko) | 표시장치 및 그의 제조방법 | |
| CN107123384B (zh) | 一种显示基板的测试方法及应用于显示设备的基板 | |
| CN102945846A (zh) | 阵列基板及其制造方法、显示装置 | |
| TWI406033B (zh) | 一種陣列基板的扇出線路 | |
| CN100470757C (zh) | 导线结构、像素结构、显示面板、光电装置及其形成方法 | |
| CN102360145A (zh) | 一种液晶显示面板及其制作方法 | |
| CN101644838A (zh) | 液晶面板修复线结构 | |
| US20220019303A1 (en) | Touch substrate, display panel, and display device | |
| CN114284302A (zh) | 阵列基板、显示面板及显示装置 | |
| CN107564921A (zh) | 显示面板及其制备方法、显示装置 | |
| CN104766868B (zh) | 阵列基板及显示面板 | |
| CN202306075U (zh) | 一种液晶显示面板 | |
| CN112860110B (zh) | 触控显示面板 | |
| US9773961B1 (en) | Display panel | |
| CN102043295A (zh) | 阵列基板及其制造方法和液晶显示器 | |
| US20070131989A1 (en) | Thin film transistor array substrate for reducing electrostatic discharge damage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |