CN100438075C - 薄膜晶体管阵列面板 - Google Patents

薄膜晶体管阵列面板 Download PDF

Info

Publication number
CN100438075C
CN100438075C CNB028294092A CN02829409A CN100438075C CN 100438075 C CN100438075 C CN 100438075C CN B028294092 A CNB028294092 A CN B028294092A CN 02829409 A CN02829409 A CN 02829409A CN 100438075 C CN100438075 C CN 100438075C
Authority
CN
China
Prior art keywords
storage electrode
gate
wire
data
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB028294092A
Other languages
English (en)
Other versions
CN1647282A (zh
Inventor
金相洙
金东奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1647282A publication Critical patent/CN1647282A/zh
Application granted granted Critical
Publication of CN100438075C publication Critical patent/CN100438075C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种栅极布线和沿横向延伸的存储电极布线，并且沿纵向延伸的数据布线与栅极布线和存储布线交叉。将多个像素电极和多个薄膜晶体管设置在由数据布线和栅极布线的交叉限定的像素区域上。存储电极布线通过设置在像素区域上的多个存储电极连接器相互连接。这样，可省略设置在栅极衬垫和显示区域之间的共同条或缩小宽度。因此，扇出区域变成具有足够的尺寸，从而减小信号线之间的电阻差。

Description

薄膜晶体管阵列面板
技术领域
本发明涉及一种薄膜晶体管阵列面板，特别是，涉及一种包含设置有用于连接显示区域和衬垫区域之间的布线和衬垫的连接器的扇出区域的薄膜晶体管阵列面板。
背景技术
将薄膜晶体管(TFT)阵列面板用作电路板，用于独立地驱动诸如液晶显示器(LCD)和有机电致(EL)发光显示器这样的显示器的像素。薄膜晶体管阵列面板包括传输扫描信号的扫描信号布线或栅极布线和传输数据信号的数据布线、与栅极布线和数据布线连接的多个薄膜晶体管、与薄膜晶体管连接的多个像素电极、覆盖且绝缘栅极布线的栅极绝缘层、以及覆盖且绝缘薄膜晶体管和数据布线的钝化层。薄膜晶体管包括栅极布线一部分的栅极、形成通道的半导体层、数据布线一部分的源极和漏极、栅极绝缘层、钝化层等。薄膜晶体管是用于响应来自栅极布线的扫描信号传输和闭锁来自数据布线的要提供给像素电极的数据信号的开关元件。
将用于将驱动信号施加于栅极线和数据线的多个驱动集成电路与薄膜晶体管追根列面板连接。将驱动集成电路通过多个衬垫与栅极线和数据线连接，并且将衬垫集中在用于与驱动集成电路连接的狭窄区域。相反，位于由像素的大小限定的显示区域上的栅极线或数据线之间距离大于衬垫之间的距离。因此，在衬垫区域与显示区域之间存在多个区域，在此信号线的距离增加，并将这些区域称之为扇出(fan-out)区域。扇出区域的存在导致信号线之间的长度差异，因而导致信号线之间的RC延迟。RC延迟的差异表现为图像的差异，从而使图像质量变差。
扇出区域占据狭窄区域且位于设置有多个像素的显示区域和面板的边缘之间。若将连接多个存储电极线且将共同电压施加于存储电极线的共同条(common bar)设置在显示区域和衬垫区域之间，则该共同条占据要布置到扇出区域的部分区域。若扇出区域越窄，则位于扇出区域中信号线的弯角越大，从而增加信号线之间的长度差异且信号线的宽度就越小。因此，增加位于扇出区域上信号线之间的电阻差。
针对COG(chip on glass，将芯片固定于玻璃上)型液晶显示器而言这类问题更为严重。间距，即，COG芯片的输出插头之间的距离为约45微米，其与TAB(tape automatic bonding，卷带式自动接合)型的输出衬垫之间100微米的间距相比是非常小的。因此，可将信号的弯角大大增加。
发明内容
本发明目的在于减小位于薄膜晶体管中的信号线之间的RC延迟差异。
基于本发明这种目的，将存储电极布线通过设置在像素区域上的信号通路相互连接。
具体而言，本发明提供了一种薄膜晶体管阵列面板，其包括：绝缘基片；栅极布线，形成在绝缘基片上且包括多条栅极线、多个栅极、及与栅极线的一端连接的多个栅极衬垫；存储电极布线，形成在绝缘基片上且包括多条存储电极线及多个存储电极；栅极绝缘层，形成在栅极布线和存储电极布线上；半导体层，形成在栅极绝缘层上；数据布线，形成在栅极绝缘层上且包括与栅极线绝缘且交叉的多条数据线、部分地接触半导体层的多个源极、面对源极且与半导体层部分接触的多个漏极、及与数据线的一端连接的多个数据衬垫；钝化层，形成在数据布线上；多个像素电极，形成在钝化层上且与漏极电连接；以及多个存储电极连接器，形成在钝化层上且连接位于栅极线两侧的存储电极线和存储电极。
可供选择地，提供了一种薄膜晶体管阵列面板，其包括：绝缘基片；栅极布线，形成在绝缘基片上且包括多条栅极线、多个栅极、及与栅极线的一端连接的多个栅极衬垫；存储电极布线，形成在绝缘基片上且包括多条存储电极线及多个存储电极；栅极绝缘层，形成在栅极布线上；半导体层，形成在栅极绝缘层上；数据布线，形成在栅极绝缘层上且包括三层结构，该三层结构含有非晶硅层、欧姆接触层、及金属层，该数据布线包含多条数据线、与数据线连接的多个源极、面对源极的多个漏极、及多个数据衬垫；钝化层，形成在数据布线上；多个像素电极，形成在钝化层上且与漏极电连接；以及多个存储电极连接器，形成在钝化层上且连接位于栅极线两侧的存储电极线和存储电极。
薄膜晶体管阵列面板可以进一步包括设置在数据布线和钝化层之间的多个滤色器，并且可以进一步包括与全部存储电极线的一端连接的共同条。
可供选择地，提供了一种薄膜晶体管阵列面板，其包括：绝缘基片；第一信号线，形成在绝缘基片上且沿横向延伸；第二信号线，形成在绝缘基片上且沿横向延伸；第三信号线，与第一信号线及第二信号线绝缘且交叉，并且沿纵向延伸；多个像素电极，位于由第一信号线和第三信号线的交叉限定的像素区域；以及多个薄膜晶体管，与第一信号线、第三信号线、及像素电极连接，其中，第二信号线通过设置在像素区域上的连接通路相互连接。
薄膜晶体管阵列面板可以进一步包括连接第二信号线的一端的共同条。
可供选择地，提供了一种薄膜晶体管阵列面板，其包括：绝缘基片；多个第一信号线，形成在绝缘基片上、沿横向延伸、且包含多个第一信号衬垫；多条第二信号线，形成在绝缘基片上且沿横向延伸；多条第三信号线，与第一信号线及第二信号线绝缘且交叉、沿纵向延伸、且包含多个第三信号衬垫；多个像素电极，设置在由第一信号线和第三信号线的交叉限定的像素区域；多条信号线，与第一信号线、第三信号线、及像素电极连接；第一共同条，连接位于第一信号衬垫对面的第二信号线的端部；以及第二共同条，连接位于靠近第一信号衬垫的第二信号线的端部，其中，第二共同条具有等于或小于150微米的宽度。
附图说明
图1是根据本发明第一实施例的薄膜晶体管阵列面板示意图；
图2是根据本发明第二实施例的薄膜晶体管阵列面板布局图；
图3是沿着III-III′线图2所示的薄膜晶体管阵列面板截面图；
图4是根据本发明第三实施例的薄膜晶体管阵列面板布局图；
图5是沿着V-V′线图4所示的薄膜晶体管阵列面板截面图；
图6是沿着VI-VI′线图4所示的薄膜晶体管阵列面板截面图；
图7A至图12C是按照工艺步骤说明根据本发明第三实施例的薄膜晶体管阵列面板制造方法的布局图和截面图；
图13是根据本发明第四实施例的薄膜晶体管阵列面板布局图；
图14是沿着XIV-XIV′线图13所示的薄膜晶体管阵列面板截面图；
图15是根据本发明第五实施例的薄膜晶体管阵列面板布局图；
图16是沿着XIV-XIV′线图15所示的薄膜晶体管阵列面板截面图；
图17是沿着XVII-XVII′线图15所示的薄膜晶体管阵列面板截面图；以及
图18是根据本发明第六实施例的薄膜晶体管阵列面板示意图。
附图标号说明
95：辅助栅极衬垫        97：辅助数据衬垫
110：绝缘基片           121：栅极线
123：栅极               125：栅极衬垫
131：存储电极线         140：栅极绝缘层
151、153、157、159：半导体层
161、162、163、165、169：欧姆接触层
171：数据线             173：源极
175：漏极
179：数据衬垫           190：像素电极
具体实施方式
为了使本领域技术人员能够实施本发明，现参照附图详细地说明本发明的实施例。然而，本发明可表现为不同形式，它不局限于在此说明的实施例。
在附图中，为了清楚起见，扩大了各层的厚度及区域。在全篇说明书中对相同元件附上相同的标号。应当理解的是，当提到诸如层、膜、区域、或基片这样的元件在别的元件“之上”时，指其直接位于别的元件之上，或者也可能有别的元件介于其间。相反，当某个元件被提到“直接”位于别的元件之上时，指并无别的元件介于其间。
下面，参照附图详细地说明根据本发明实施例的薄膜晶体管阵列面板及其制造方法。
图1是根据本发明第一实施例的薄膜晶体管阵列面板示意图。
在绝缘基片110上形成沿横向延伸的多条栅极线121、及与栅极线121绝缘交叉并沿纵向延伸的多条数据线171。在栅极线121的右端部和数据线171的上端部分别设置多个栅极衬垫125和多个数据衬垫179。在栅极衬垫125和显示区域(在此栅极线121和数据线171交叉)之间设置多个衬垫区域(未示出)。在每个相邻的两条栅极线121之间形成沿横向延伸的存储电极线131，并且将位于基片110上的全部存储电极线131通过多个存储电极133和多个存储电极连接器91彼此连接。存储电极线131还通过右侧的共同条132彼此连接。共同条132包含位于其端部的衬垫134。
由于将存储电极线131通过存储电极133和存储电极连接器91彼此连接，因此在栅极衬垫125和显示区域之间不存在共同条。因此，充分地确保扇出区域的尺寸，以便减小扇出区域上栅极线121的弯角并且还减小栅极线121之间的电阻差。
表1说明了根据本发明实施例及具有传统共同条的位于液晶显示器的信号线之间的扇出区域的电阻差。针对安装三个等距COGIC(集成电路)芯片的15″XGA液晶显示器面板进行测定，每个均具有通道250和45微米的间距。
表1
Figure C0282940900111
由表1可知，与传统液晶显示器相比，根据本发明实施例的液晶显示器的最长信号线与最短信号线之间的电阻差更小。
第二至第五实施例说明了如图1所示的利用存储电极133和存储电极连接器91连接存储电极线131的具体结构。
图2是根据本发明第二实施例的薄膜晶体管阵列面板布局图，而图3是沿着III-III′线图2所示的薄膜晶体管阵列面板截面图。
在绝缘基片110上形成栅极布线121、123、125以及存储电极布线131、133。
栅极布线121、123、125包括沿横向延伸的栅极线121、栅极线121一部分的栅极123、以及与栅极线121的一端连接并接收来自外部装置的栅极信号传输到栅极线121的多个栅极衬垫125。栅极布线121、123、125呈锥形，从而栅极布线的顶部比栅极布线的底部窄，并且这种结构改善栅极布线121、123、125与叠置层(overlying layers)之间的阶梯覆盖(step coverage)。
存储电极布线包括沿横向延伸的存储电极线131和与存储电极线131连接并沿纵向延伸的存储电极133。存储电极布线131、133也呈锥形。
在栅极布线121、123、125和存储电极布线131、133上形成栅极绝缘层140。
在栅极绝缘层140的预定区域上形成非晶硅层151、153和优选由诸如重掺杂n型杂的非晶硅这样的半导体组成的欧姆接触层161、163、165。
在欧姆接触层161、163、165及栅极绝缘层140上形成由钨组成的数据布线171、173、175、179。数据布线171、173、175、177、179包括与栅极线121交叉以限定多个像素区域的多条数据线171、从数据线171分支且与欧姆接触层163连接的源极173、与源极173分离且相对于栅极123与源极173相对的漏极175、以及与数据线171的一端连接从而与外部电路连接的多个数据衬垫179。
在数据布线171、173、175、179上形成钝化层180。该钝化层包括露出漏极175的多个第一接触孔181、露出栅极衬垫125的多个第二接触孔182、露出数据衬垫179的多个第三接触孔183、露出存储电极133端部的多个第四接触孔、以及露出存储电极线131的多个第五接触孔185。
在钝化层180上形成通过第一接触孔181与漏极175连接的多个像素电极190、通过第二接触孔182与栅极衬垫125连接的辅助栅极衬垫95、及通过第三接触孔183与数据衬垫179连接的辅助数据衬垫97。形成通过第四及第五接触孔184、185与存储电极133及存储电极线131连接的多个存储电极连接器91。存储电极连接器91连接位于栅极线121两侧的存储电极133和存储电极线131。因此，位于基片110上的全部存储电极布线131、133通过设置在所有像素区域的连接通路彼此连接。这样，通过多个通路将存储电极布线131、133相互连接，以便基片110中的任一点都可以保持低的电阻。
图4是根据本发明第三实施例的薄膜晶体管阵列面板布局图，图5是沿着V-V′线图4所示的薄膜晶体管阵列面板截面图，而图6是沿着VI-VI′线图4所示的薄膜晶体管阵列面板截面图。
参照图4至图6，在透明绝缘基片110上形成栅极布线121、123、125和存储电极布线131、133。栅极布线121、123、125和存储电极布线131、133优选由铝或银组成并且呈锥形以具有平稳倾斜的侧面。因此，可以防止位于栅极布线121、123、125和存储电极布线131、133上的多个层由于栅极布线121、123、125和存储电极布线131、133的梯级差而致的断开或损坏。
栅极布线121、123、125包括多条栅极线121、多条栅极衬垫125、和多个栅极123。存储电极布线131、133包括多条存储电极线131和多个存储电极133。存储电极线131与多个像素重叠以形成用于增强以后要描述的像素的电荷存储能力的存储电容器。若由像素电极与栅极线重叠而产生的存储电容充足，则可将存储电极布线131、133省略。
在栅极布线121、123、125及存储电极布线131、133上形成栅极绝缘层140，并且在栅极绝缘层140的预定区域上形成非晶硅层151、153、159和欧姆接触层161、162、163、165。
在欧姆接触层161、162、163、165上形成优选由铝或银组成的数据布线171、173、175、179。数据布线171、173、175、179包括多条数据线171、多个数据衬垫179、多个源极173、多个漏极175、以及多个数据衬垫179。
数据布线171、173、175、179和欧姆接触层161、162、163、165具有基本相同的形状，并且非晶硅层151、153、159除了薄膜晶体管的通道部151之外具有与数据布线171、173、175、179和欧姆接触层161、162、163、165基本相同的形状。具体而言，源极173和漏极175以及位于源极173、漏极175下方的欧姆接触层163、165彼此分离，但非晶硅层151未分开并且连续以形成薄膜晶体管的通道部。
在数据布线171、173、175、179上形成包括多个第一至第五接触孔181-185的钝化层180。第一接触孔181露出漏极175、第二接触孔182露出栅极衬垫125、第三接触孔183露出数据衬垫179、而第四及第五接触孔184、185分别露出存储电极133和存储电极线131。
在钝化层180上形成通过第一接触孔181与漏极175连接的多个像素电极190、通过第二接触孔182与栅极衬垫125连接的辅助栅极衬垫95、以及通过第三接触孔183与数据衬垫179连接的辅助数据衬垫97。形成通过第四及第五接触孔184、185与存储电极133及存储电极线131连接的多个存储电极连接器91。存储电极连接器91连接位于栅极线121两侧的存储电极133和存储电极线131。因此，将位于基片110上全部存储电极布线131、133通过设置在全部像素区域处的连接通路彼此连接。这样，通过多个通路连接存储电极布线131、133，以便位于基片110上任何一点处其电阻均可以保持低的电阻。
参照图7A至图12C详细地描述具有上述结构的薄膜晶体管阵列面板的制造方法。
参照图7A至图7C，在透明绝缘基片110上沉积诸如铝和银这样的金属并制作布线图案以形成栅极布线121、123、125及存储电极布线131、133。
栅极布线121、123、125和存储电极布线131、133可以具有双层结构。
参照图8A至图8B，在栅极布线121、123、125及存储电极布线131、133上通过化学汽相沉积法(CVD)形成优选由氮化硅组成的栅极绝缘层140、本征非晶硅层150、非本征非晶硅层160A。在非本征非晶硅层160A上沉积优选由铝或银组成的金属层701A。
参照图9A至图9B，在金属层701A上涂布感光膜P/R、曝光、及显像，以形成感光层图案P/R。定位于非晶硅层151的薄膜晶体管通道上的位于第一区域A的多个第一部分具有比定位于用于数据布线的第二部分B上的多个第二部分薄的厚度，并且除去位于其它部分上的部分感光层以露出金属层701A。
通过利用狭缝图案、晶格图案、或半透明层获得感光层的位置依赖性厚度，其可以按需要进行选择。对于本领域普通技术人员而言熟知这些技术的具体描述，因此将其省略。
参照图10A至图10B，利用感光图案P/R为掩模，依次蚀刻金属层701A、非本征非晶硅层160A、本征非晶硅层150，以形成数据布线701B、171、179、欧姆接触层160B、161、162、以及非晶硅层151、153、159。由于数据部线的部分701B，其将成为源极及漏极，并且欧姆接触层的下部160B一直不断开，它们分别具有与制成的数据布线和制成的欧姆接触层略有不同的形状。
为了具体描述，在多个步骤中进行利用感光图案为掩模的蚀刻。
首先，干蚀刻不具有感光图案的位于第三区域C的金属层701A，以露出非本征非晶硅层160A。
将位于第三区域C的非本征非晶硅层160A和本征非晶硅层150以及与位于第一区域A的感光图案的第一部分进行干蚀刻以完成非晶硅层151、153、159。此时，还将光致抗蚀剂图案进行蚀刻以露出位于第一区域A上的金属层701A的部分。
通过抛光完全除去位于第一区域A上的光致抗蚀剂残留物，以露出位于通道部分上的金属层701A的部分。此时，将光致抗蚀剂图案P/R的第二部分部分地进行蚀刻。
参照图11A至图11C，位于第一区域A的数据布线的部分701B和非本征非晶硅层160B，以完成数据布线171、173、175、179和欧姆接触层161、162、163、165。此时，位于第一区域A的非晶硅层151的部分及位于第二区域B的光致抗蚀剂图案的部分可以部分地进行蚀刻。
参照图12A至图12C，在数据布线171、173、175、179上沉积钝化层180并且进行光学蚀刻以形成第一至第五接触孔181-185。(第三掩模)
其次，在包括第一至第五接触孔181-185的钝化层180上形成由诸如ITO或IZO这样的透明导电材料组成且制作布线图案以形成多个像素电极190、多个辅助栅极衬垫95、多个辅助数据衬垫97、以及多个存储电极连接器133。(第四掩模)
将像素电极190通过第一接触孔181与漏极175连接，将辅助栅极衬垫95通过第二接触孔182与栅极衬垫125连接，将辅助数据衬垫97通过第三接触孔183与数据衬垫179连接，以及将存储电极连接器91通过第四及第五接触孔184、185与存储电极133及存储电极线131连接。
图13是根据本发明第四实施例的薄膜晶体管阵列面板布局图，图14是沿着XIV-XIV′线图13所示的薄膜晶体管阵列面板截面图。
根据本发明第四实施例的薄膜晶体管阵列面板和根据本发明第二实施例的薄膜晶体管阵列面板的栅极布线121、123、125、存储电极布线131、133、栅极绝缘层140、非晶硅层151、153、欧姆接触层161、163、165及数据布线171、173、175、179基本相同。
通过位于数据布线171、173、175、179上的像素列形成多个红、绿、蓝滤色器230，并且在滤色器230上形成钝化层180。滤色器230包括分别露出漏极175、存储电极133及存储电极线131的第一至第三接触孔231、234、235，而钝化层180包括分别露出漏极175、栅极衬垫125、数据衬垫179、存储电极133及存储电极线131的第一至第五接触孔181-185。在钝化层180上形成多个像素电极190、多个辅助栅极衬垫95、多个辅助数据衬垫97及多个存储电极连接器91。将像素电极190通过位于滤色器230和钝化层180的接触孔231、181与漏极175连接，将辅助栅极衬垫95通过钝化层180的接触孔182与栅极衬垫125连接，并且将辅助数据衬垫97通过钝化层180的接触孔183与数据衬垫179连接。存储电极连接器91通过滤色器230和钝化层180的接触孔234、184与存储电极133连接，且通过接触孔235、185与存储电极线131连接。
存储电极连接器91连接位于栅极线121两侧的存储电极133和存储电极线131。因此，位于基片110上的全部存储电极布线131、133通过设置在整个像素区域处的连接通路彼此连接。这样，存储电极133和存储电极线131通过多个通路进行连接，以便在基片110上的任意点保持低的电阻。
图15是根据本发明第五实施例的薄膜晶体管阵列面板布局图，图16是沿着XIV-XIV′线图15所示的薄膜晶体管阵列面板截面图，图17是沿着XVII-XVII′线图15所示的薄膜晶体管阵列面板截面图。
根据第五实施例的薄膜晶体管阵列面板和根据本发明第三实施例的薄膜晶体管阵列面板上的栅极布线121、123、125、存储电极布线131、133、栅极绝缘层140、非晶硅层151、153、159、欧姆接触层161、162、163、165及数据布线171、173、175、179基本上相同。
通过位于在数据布线171、173、175、179上的像素列形成红、绿、蓝滤色器230。将滤色器230设置在包含以矩阵排列的多个像素区域上，但是它们不设置在具有衬垫125、179的周边区域。在滤色器230上形成钝化层180。滤色器230具有分别露出漏极175、存储电极133及存储电极线131的第一至第三接触孔231、234、235，并且钝化层180具有分别露出漏极175、栅极衬垫125、数据衬垫179、存储电极133及存储电极线131的第一及第五接触孔181-185。在钝化层180上形成多个像素电极190、多个辅助栅极衬垫95、多个辅助数据衬垫97及多个存储电极连接器91。像素电极190通过滤色器230和钝化层180的接触孔231、181与漏极175连接，辅助栅极衬垫95通过钝化层180的接触孔182与栅极衬垫125连接，以及辅助数据衬垫97通过钝化层180的接触孔183与数据衬垫179连接。存储电极连接器91通过滤色器230和钝化层180的接触孔234、184与存储电极133连接，并且通过接触孔235、185与存储电极线131连接。
存储电极连接器91连接位于栅极线121两侧的存储电极133和存储电极线131。因此，将位于基片110的全部存储电极布线131、133通过设置在整个像素区域处的连接通路彼此连接。这样，将存储电极布线131、133通过多个通路进行连接，以便在基片110的任意点处保持低的电阻。
具有上述结构的薄膜晶体管阵列面板的制造方法与根据第三实施例的结构基本相同，除了其包括在形成钝化层180之前通过涂布、曝光、和显影包含用于相应颜色的颜料的光致蚀刻材料(感光材料)形成滤色器230的另外步骤。
如上所述，存储电极布线131、133在相应的像素区域中利用存储电极连接器91相互连接，从而省略共同条。下列实施列不省略共同条并且减小被用于确保扇出区域的共同条占据的面积。
图18是根据本发明第六实施例的薄膜晶体管阵列面板示意图。
在绝缘基片110上形成沿横向延伸的多条栅极线121和与栅极线121绝缘交叉且沿纵向延伸的多条数据线171。在栅极线121的右端部和数据线171的上端部分别设置多个栅极衬垫125和多个数据衬垫179。将多个衬垫区域(未示出)设置在栅极衬垫125与显示区域(在此栅极线121和数据线171交叉)之间。沿横向延伸的存储电极线131形成在每两个相邻的栅极线121之间，并且将位于基片110上的存储电极线131通过靠近基片110右侧的第一共同条132和靠近基片110左侧的第二共同条136彼此连接。第二共同条136形成在与栅极线171相同的层上，并通过与像素电极(未示出)形成在相同层上的连接件与形成在与栅极线121相同层上的存储电极连接。对于这种连接而言，在栅极绝缘层和钝化层包括多个接触孔188、189。第一共同条132包括位于其一端部的衬垫134。
第二共同条136的宽度W2比第一共同条132的宽度W1窄，且具有等于或小于150微米的值，从而确保足够大尺寸的扇出区域。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
如上所述，将存储电极通过连接位于像素区域的连接通路进行连接，以便将定位于栅极衬垫和显示区域之间的共同条省略或变窄。这样，获得足够大尺寸的扇出区域以减少信号线之间的电阻差。

Claims (4)

1.一种薄膜晶体管阵列面板，包括：
绝缘基片；
栅极布线，形成在所述绝缘基片上且包括多条栅极线、多个栅极、及与所述栅极线的一端连接的多个栅极衬垫；
存储电极布线，形成在所述绝缘基片上且包括多条存储电极线及多个存储电极；
栅极绝缘层，形成在所述栅极布线和所述存储电极布线上；
半导体层，形成在所述栅极绝缘层上；
数据布线，形成在所述栅极绝缘层上且包括与所述栅极线绝缘且交叉的多条数据线、部分地接触所述半导体层的多个源极、面对所述源极且与所述半导体层部分接触的多个漏极、及与所述数据线的一端连接的多个数据衬垫；
钝化层，形成在所述数据布线上；
多个像素电极，形成在所述钝化层上且与所述漏极电连接；
多个存储电极连接器，形成在所述钝化层上且连接位于所述栅极线两侧的所述存储电极线和所述存储电极；以及
共同条，与全部所述存储电极线的一端相连接，以及平行于所述数据线，
其中，所述共同条位于所述栅极衬垫的相对端上。
2.一种薄膜晶体管阵列面板，包括：
绝缘基片；
栅极布线，形成在所述绝缘基片上且包括多条栅极线、多个栅极、及与所述栅极线的一端连接的多个栅极衬垫；
存储电极布线，形成在所述绝缘基片上且包括多条存储电极线及多个存储电极；
栅极绝缘层，形成在所述栅极布线上；
半导体层，形成在所述栅极绝缘层上；
数据布线，形成在所述栅极绝缘层上且包括三层结构，
所述三层结构含有非晶硅层、欧姆接触层、及金属层，所述数据布线包含多条数据线、与所述数据线连接的多个源极、面对所述源极的多个漏极、及多个数据衬垫；
钝化层，形成在所述数据布线上；
多个像素电极，形成在所述钝化层上且与所述漏极电连接；
多个存储电极连接器，形成在所述钝化层上且连接位于所述栅极线两侧的所述存储电极线和所述存储电极；以及
共同条，与全部所述存储电极线的一端相连接，以及平行于所述数据线，其中
所述共同条位于所述栅极衬垫的相对端上。
3.根据权利要求1或2所述的薄膜晶体管阵列面板，进一步包括设置在所述数据布线和所述钝化层之间的多个滤色器。
4.一种薄膜晶体管阵列面板，包括：
绝缘基片；
包括衬垫的第一信号线，形成在所述绝缘基片上且沿横向延伸；
第二信号线，形成在所述绝缘基片上且沿横向延伸；
第三信号线，与所述第一信号线及所述第二信号线绝缘且交叉，并且沿纵向延伸；
多个像素电极，位于由所述第一信号线和所述第三信号线的交叉限定的像素区域；
多个薄膜晶体管，与所述第一信号线、所述第三信号线、及所述像素电极连接；以及
共同条，与所述第二信号线的一端相连接，以及平行于所述第三信号线，
其中，所述第二信号线通过设置在所述像素区域上的连接通路彼此连接，
其中，所述共同条位于所述衬垫的相对端上。
CNB028294092A 2002-08-01 2002-09-18 薄膜晶体管阵列面板 Expired - Lifetime CN100438075C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2002/45563 2002-08-01
KR1020020045563A KR100878237B1 (ko) 2002-08-01 2002-08-01 박막 트랜지스터 기판

Publications (2)

Publication Number Publication Date
CN1647282A CN1647282A (zh) 2005-07-27
CN100438075C true CN100438075C (zh) 2008-11-26

Family

ID=36315419

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028294092A Expired - Lifetime CN100438075C (zh) 2002-08-01 2002-09-18 薄膜晶体管阵列面板

Country Status (7)

Country Link
US (2) US7700948B2 (zh)
JP (1) JP2005534974A (zh)
KR (1) KR100878237B1 (zh)
CN (1) CN100438075C (zh)
AU (1) AU2002328455A1 (zh)
TW (1) TWI249641B (zh)
WO (1) WO2004013913A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100878237B1 (ko) * 2002-08-01 2009-01-13 삼성전자주식회사 박막 트랜지스터 기판
US7279713B2 (en) * 2003-05-09 2007-10-09 Au Optronics Corp. Bonding pad and method for manufacturing the same
KR100980010B1 (ko) * 2003-07-14 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판
JP4275644B2 (ja) * 2004-06-23 2009-06-10 シャープ株式会社 アクティブマトリクス基板およびその製造方法、並びに電子装置
KR101133767B1 (ko) * 2005-03-09 2012-04-09 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101300683B1 (ko) * 2006-02-06 2013-08-26 삼성디스플레이 주식회사 액정 표시 장치
KR101310284B1 (ko) 2006-09-28 2013-09-24 삼성디스플레이 주식회사 표시 장치와, 표시 기판 및 이의 제조 방법
KR101349094B1 (ko) * 2006-12-13 2014-01-09 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 갖는 액정표시장치
TWI387824B (zh) * 2008-08-13 2013-03-01 Chunghwa Picture Tubes Ltd 液晶顯示器面板
KR101540341B1 (ko) 2008-10-17 2015-07-30 삼성전자주식회사 패널 구조체, 패널 구조체를 포함하는 표시장치 및 이들의 제조방법
KR101575175B1 (ko) * 2008-12-24 2015-12-09 삼성디스플레이 주식회사 박막 트랜지스터 기판
KR101666192B1 (ko) * 2010-02-02 2016-10-14 삼성전자 주식회사 반도체 칩 및 이를 포함하는 반도체 모듈
CN101813861B (zh) * 2010-05-06 2012-01-25 友达光电股份有限公司 液晶显示面板
CN102566166A (zh) * 2010-12-22 2012-07-11 北京京东方光电科技有限公司 一种双栅的tft基板及其制造方法
US9761613B2 (en) 2010-12-22 2017-09-12 Beijing Boe Optoelectronics Technology Co., Ltd. TFT array substrate and manufacturing method thereof
JP5901007B2 (ja) * 2011-09-12 2016-04-06 株式会社ジャパンディスプレイ 表示装置
KR102032962B1 (ko) * 2012-10-26 2019-10-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP6473692B2 (ja) * 2013-10-30 2019-02-20 堺ディスプレイプロダクト株式会社 表示パネル
US9263477B1 (en) * 2014-10-20 2016-02-16 Shenzhen China Star Optoelectronics Technology Co., Ltd. Tri-gate display panel
CN105609010A (zh) * 2014-11-19 2016-05-25 上海聚然智能科技有限公司 多层式显示器及其光学视觉优化方法
JP6482256B2 (ja) * 2014-12-02 2019-03-13 三菱電機株式会社 薄膜トランジスタ基板および液晶表示装置
KR102420115B1 (ko) * 2015-05-22 2022-07-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0764508A (ja) * 1993-08-30 1995-03-10 Fujitsu General Ltd 表示パネルの駆動方法およびその装置
CN1172962A (zh) * 1995-08-11 1998-02-11 夏普株式会社 透射型液晶显示器件及其制造方法
KR20010050708A (ko) * 1999-11-05 2001-06-15 윤종용 액정 표시 장치용 박막 트랜지스터 기판
KR20010086613A (ko) * 1999-12-09 2001-09-15 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2589820B2 (ja) 1989-08-14 1997-03-12 シャープ株式会社 アクティブマトリクス表示装置
US5668032A (en) * 1995-07-31 1997-09-16 Holmberg; Scott H. Active matrix ESD protection and testing scheme
KR100552280B1 (ko) 1997-12-31 2006-06-22 삼성전자주식회사 유지 축전기를 가지는 액정 표시 장치 및 그 제조 방법
TW559683B (en) * 1998-09-21 2003-11-01 Advanced Display Kk Liquid display device and manufacturing process therefor
JP4070896B2 (ja) * 1998-10-07 2008-04-02 三菱電機株式会社 電気光学素子および該電気光学素子の製造方法
US6759281B1 (en) 1999-04-26 2004-07-06 Samsung Electronics Co., Ltd. Method of making a display switch having a contact hole through a passivation layer and a color filter
CN1163964C (zh) 1999-11-05 2004-08-25 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列面板
KR100686223B1 (ko) * 2000-04-28 2007-02-22 삼성전자주식회사 액정 표시 장치
TW593569B (en) * 2000-12-21 2004-06-21 Dainichiseika Color Chem Near-infrared reflecting composite pigments
KR100769160B1 (ko) * 2000-12-29 2007-10-23 엘지.필립스 엘시디 주식회사 액정표시장치의 테스트 패드
KR100878237B1 (ko) * 2002-08-01 2009-01-13 삼성전자주식회사 박막 트랜지스터 기판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0764508A (ja) * 1993-08-30 1995-03-10 Fujitsu General Ltd 表示パネルの駆動方法およびその装置
CN1172962A (zh) * 1995-08-11 1998-02-11 夏普株式会社 透射型液晶显示器件及其制造方法
KR20010050708A (ko) * 1999-11-05 2001-06-15 윤종용 액정 표시 장치용 박막 트랜지스터 기판
KR20010086613A (ko) * 1999-12-09 2001-09-15 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Also Published As

Publication number Publication date
US7700948B2 (en) 2010-04-20
KR20040012153A (ko) 2004-02-11
JP2005534974A (ja) 2005-11-17
US7910927B2 (en) 2011-03-22
US20100148180A1 (en) 2010-06-17
US20060097262A1 (en) 2006-05-11
WO2004013913A1 (en) 2004-02-12
AU2002328455A1 (en) 2004-02-23
TW200413801A (en) 2004-08-01
TWI249641B (en) 2006-02-21
CN1647282A (zh) 2005-07-27
KR100878237B1 (ko) 2009-01-13

Similar Documents

Publication Publication Date Title
CN100438075C (zh) 薄膜晶体管阵列面板
CN100407018C (zh) 薄膜晶体管阵列面板
US5828433A (en) Liquid crystal display device and a method of manufacturing the same
CN101552242B (zh) 薄膜晶体管阵列面板及其制造方法
US6444484B1 (en) Wiring structure of thin film transistor array and method of manufacturing the same
US8692756B2 (en) Liquid crystal display device and method for manufacturing same
KR100905470B1 (ko) 박막 트랜지스터 어레이 기판
US8101445B2 (en) Thin film transistor array panel and method for manufacturing the same
KR101917146B1 (ko) 표시 기판
KR20020017992A (ko) 액티브 매트릭스 기판, 그 제조방법 및 표시장치
US7223997B2 (en) Thin film transistor array panel
US8279388B2 (en) Thin film transistor array panel and a method for manufacturing the same
US7286195B2 (en) Interconnect structure for TFT-array substrate and method for fabricating the same
CN100446252C (zh) 薄膜晶体管阵列面板及其制造方法
CN100386866C (zh) 像素阵列基板的制造方法
KR20050001268A (ko) 노광 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
US6069370A (en) Field-effect transistor and fabrication method thereof and image display apparatus
KR20010055970A (ko) 정전기 방전 구조를 가지는 액정 표시 장치용 박막트랜지스터 기판 및 그 제조 방법
KR100623974B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20060068442A (ko) 표시장치용 박막트랜지스터 기판과 그 제조방법
US7547588B2 (en) Thin film transistor array panel
JP3294509B2 (ja) 液晶表示装置
KR100338009B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법
CN106873267A (zh) 显示面板
KR100256277B1 (ko) 전계효과트랜지스터와그제조방법및영상디스플레이장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121219

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121219

Address after: Gyeonggi Do, South Korea

Patentee after: SAMSUNG DISPLAY Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co.,Ltd.

CX01 Expiry of patent term

Granted publication date: 20081126

CX01 Expiry of patent term